JPH05210408A - 高速スキップ方式 - Google Patents
高速スキップ方式Info
- Publication number
- JPH05210408A JPH05210408A JP4040506A JP4050692A JPH05210408A JP H05210408 A JPH05210408 A JP H05210408A JP 4040506 A JP4040506 A JP 4040506A JP 4050692 A JP4050692 A JP 4050692A JP H05210408 A JPH05210408 A JP H05210408A
- Authority
- JP
- Japan
- Prior art keywords
- block
- skip
- cpu
- command
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Numerical Control (AREA)
Abstract
(57)【要約】
【目的】 スキップ送りのブロックでスキップ信号が入
ってからブロックの実行を完了し、メインＣＰＵから次
ブロックの指令を受け、分配処理を行うまでのサーボＣ
ＰＵの指令待ち時間によるパルス分配の途切れをなく
し、ワーク加工のための軌跡精度を向上させ、さらには
サイクルタイムを短縮させる手段（これを高速スキップ
方式と称する）を有する数値制御装置である高速スキッ
プ方式を提供すること。 【構成】 スキップ送りのブロックを実行する際に、第
１のＣＰＵであるメインＣＰＵ側ではスキップ送りのブ
ロック実行中に次ブロックのバッファリングを行い、共
有データ上に次ブロックの指令データを転送しておき、
また第２のＣＰＵであるサーボＣＰＵ側ではスキップ送
りが完了した時点で直ちに、共有データ上から次ブロッ
クの指令データを内部データに転送できるようになり、
その結果次サンプリング処理から分配をおこなうことが
できる。
ってからブロックの実行を完了し、メインＣＰＵから次
ブロックの指令を受け、分配処理を行うまでのサーボＣ
ＰＵの指令待ち時間によるパルス分配の途切れをなく
し、ワーク加工のための軌跡精度を向上させ、さらには
サイクルタイムを短縮させる手段（これを高速スキップ
方式と称する）を有する数値制御装置である高速スキッ
プ方式を提供すること。 【構成】 スキップ送りのブロックを実行する際に、第
１のＣＰＵであるメインＣＰＵ側ではスキップ送りのブ
ロック実行中に次ブロックのバッファリングを行い、共
有データ上に次ブロックの指令データを転送しておき、
また第２のＣＰＵであるサーボＣＰＵ側ではスキップ送
りが完了した時点で直ちに、共有データ上から次ブロッ
クの指令データを内部データに転送できるようになり、
その結果次サンプリング処理から分配をおこなうことが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、研削加工等で使用され
る加工物の寸法を測定しながら加工し、測定器から出力
される数段の寸法到達信号をスキップ信号として数値制
御装置に入力し、本信号によって送り速度を変えたり、
加工を完了させたりすること、即ちスキップ送り機能、
を有する数値制御装置である高速スキップ方式に関す
る。
る加工物の寸法を測定しながら加工し、測定器から出力
される数段の寸法到達信号をスキップ信号として数値制
御装置に入力し、本信号によって送り速度を変えたり、
加工を完了させたりすること、即ちスキップ送り機能、
を有する数値制御装置である高速スキップ方式に関す
る。
【０００２】
【従来の技術】通常数値制御（ＮＣ）装置は、現ブロッ
クの実行完了後、速やかに次ブロックの実行に移れるよ
うにするため、移動完了待ちなど時間的余裕がある場合
には現ブロック実行の最中に、次ブロックの実行形式の
データ作成、即ちバッファリング、を行っている。特に
切削送り（Ｇ０１）等のブロックが続く場合などは、例
えば、特開平３─２３５１０２号公報に開示されている
高速バッファリング手法を用いることにより、第１のＣ
ＰＵ（以下メインＣＰＵと称する）によりバッファリン
グされたデータを使用して、ブロック間で第２のＣＰＵ
（以下サーボＣＰＵと称する）が時間待ちなしに、メイ
ンＣＰＵからの指令をうけることができるため、サーボ
ＣＰＵはブロック間では、パルス分配の途切れなく移動
を行うことも可能であった。
クの実行完了後、速やかに次ブロックの実行に移れるよ
うにするため、移動完了待ちなど時間的余裕がある場合
には現ブロック実行の最中に、次ブロックの実行形式の
データ作成、即ちバッファリング、を行っている。特に
切削送り（Ｇ０１）等のブロックが続く場合などは、例
えば、特開平３─２３５１０２号公報に開示されている
高速バッファリング手法を用いることにより、第１のＣ
ＰＵ（以下メインＣＰＵと称する）によりバッファリン
グされたデータを使用して、ブロック間で第２のＣＰＵ
（以下サーボＣＰＵと称する）が時間待ちなしに、メイ
ンＣＰＵからの指令をうけることができるため、サーボ
ＣＰＵはブロック間では、パルス分配の途切れなく移動
を行うことも可能であった。
【０００３】
【発明が解決しようとする課題】しかしメインＣＰＵと
サーボＣＰＵが共有メモリを介するシステムの構成上、
スキップ送りのＮＣブロックにおいては、ブロックの実
行が完了するまで、次ブロック以降のバッファリングが
抑制されてしまうという問題点があった。それは次のよ
うな理由によるものであった。第１に、サーボＣＰＵ側
では、スキップ送りのブロックにおける分配の最中にス
キップ信号が入った場合は、ただちに分配をやめ移動完
了としなければならないが、その際メインＣＰＵ側から
指令した目標座標値と、サーボＣＰＵ側の現在指令座標
値との間で違いが生じてしまったこと、 そして第２
に、メインＣＰＵでは、例えば次ブロックの移動がイン
クリメンタル指令の場合、現在の指令位置、即ちスキッ
プ信号が入って停止した位置、からのインクリメンタル
座標値となるため、サーボＣＰＵ側からの現在指令座標
値を基に座標計算をやりなおし、次ブロックの指令デー
タ、すなわちサーボＣＰＵへの指令データ、即ちサーボ
コード、を新たに作成しなおしてから、次ブロックの指
令をしなければならなかったこと、であった。
サーボＣＰＵが共有メモリを介するシステムの構成上、
スキップ送りのＮＣブロックにおいては、ブロックの実
行が完了するまで、次ブロック以降のバッファリングが
抑制されてしまうという問題点があった。それは次のよ
うな理由によるものであった。第１に、サーボＣＰＵ側
では、スキップ送りのブロックにおける分配の最中にス
キップ信号が入った場合は、ただちに分配をやめ移動完
了としなければならないが、その際メインＣＰＵ側から
指令した目標座標値と、サーボＣＰＵ側の現在指令座標
値との間で違いが生じてしまったこと、 そして第２
に、メインＣＰＵでは、例えば次ブロックの移動がイン
クリメンタル指令の場合、現在の指令位置、即ちスキッ
プ信号が入って停止した位置、からのインクリメンタル
座標値となるため、サーボＣＰＵ側からの現在指令座標
値を基に座標計算をやりなおし、次ブロックの指令デー
タ、すなわちサーボＣＰＵへの指令データ、即ちサーボ
コード、を新たに作成しなおしてから、次ブロックの指
令をしなければならなかったこと、であった。
【０００４】こうした理由によりスキップ送りのブロッ
ク実行中は、次ブロック以降のバッファリングは抑制さ
れてしまうという結果になっていた。こうしてメインＣ
ＰＵ側においては、スキップ送りのブロック実行中は、
次ブロックのバッファリングを行わず、ブロックを完了
した事を認識した時点で初めて、次ブロック以降のバッ
ファリングを開始することになっていた。特にメインＣ
ＰＵは、サーボＣＰＵがスキップ信号の入力によりブロ
ックの実行を完了したことを認識した場合は、サーボＣ
ＰＵから共有メモリ上に転送されている現在指令座標
値、即ちサーボステータスデータ、を基に、新たにメイ
ン側における座標計算を行なってからバッファリングを
始めることになる。
ク実行中は、次ブロック以降のバッファリングは抑制さ
れてしまうという結果になっていた。こうしてメインＣ
ＰＵ側においては、スキップ送りのブロック実行中は、
次ブロックのバッファリングを行わず、ブロックを完了
した事を認識した時点で初めて、次ブロック以降のバッ
ファリングを開始することになっていた。特にメインＣ
ＰＵは、サーボＣＰＵがスキップ信号の入力によりブロ
ックの実行を完了したことを認識した場合は、サーボＣ
ＰＵから共有メモリ上に転送されている現在指令座標
値、即ちサーボステータスデータ、を基に、新たにメイ
ン側における座標計算を行なってからバッファリングを
始めることになる。
【０００５】このため、従来のスキップ方式におけるブ
ロック間、及びメインＣＰＵとサーボＣＰＵとの間、の
実行状態を示す図５で図示するように、メインＣＰＵが
スキップ送りのブロック完了認識後、サーボＣＰＵに次
ブロックの移動指令を行うまで、メインＣＰＵのバッフ
ァリング処理のため、サーボＣＰＵが指令待ち状態とな
ってしまい、その結果次ブロックの移動の指令を受け分
配を開始するまで、１００〜２００ｍｓｅｃのタイムラ
グが発生し、ワーク加工における軌跡精度の低下、しい
てはサイクルタイムの増加につながってしまうという課
題があった。
ロック間、及びメインＣＰＵとサーボＣＰＵとの間、の
実行状態を示す図５で図示するように、メインＣＰＵが
スキップ送りのブロック完了認識後、サーボＣＰＵに次
ブロックの移動指令を行うまで、メインＣＰＵのバッフ
ァリング処理のため、サーボＣＰＵが指令待ち状態とな
ってしまい、その結果次ブロックの移動の指令を受け分
配を開始するまで、１００〜２００ｍｓｅｃのタイムラ
グが発生し、ワーク加工における軌跡精度の低下、しい
てはサイクルタイムの増加につながってしまうという課
題があった。
【０００６】本発明の課題は、スキップ送りのブロック
でスキップ信号が入ってからブロックの実行を完了し、
メインＣＰＵから次ブロックの指令を受け、分配処理を
行うまでのサーボＣＰＵの指令待ち時間によるパルス分
配の途切れをなくし、ワーク加工のための軌跡精度を向
上させ、さらにはサイクルタイムを短縮させる手段（こ
れを高速スキップ方式と称する）を有する数値制御装置
である高速スキップ方式を提供することにある。
でスキップ信号が入ってからブロックの実行を完了し、
メインＣＰＵから次ブロックの指令を受け、分配処理を
行うまでのサーボＣＰＵの指令待ち時間によるパルス分
配の途切れをなくし、ワーク加工のための軌跡精度を向
上させ、さらにはサイクルタイムを短縮させる手段（こ
れを高速スキップ方式と称する）を有する数値制御装置
である高速スキップ方式を提供することにある。
【０００７】
【課題を解決するための手段】このため本発明は、特許
請求の範囲記載の高速スキップ方式を提供することによ
って上述した従来技術の課題を解決した。
請求の範囲記載の高速スキップ方式を提供することによ
って上述した従来技術の課題を解決した。
【０００８】（作用）本発明の高速スキップ方式による
と、スキップ送りのブロックを実行する際に、第１のＣ
ＰＵであるメインＣＰＵ側ではスキップ送りのブロック
実行中に次ブロックのバッファリングを行い、共有デー
タ上に次ブロックの指令データを転送しておき、また第
２のＣＰＵであるサーボＣＰＵ側ではスキップ送りが完
了した時点で直ちに、共有データ上から次ブロックの指
令データを内部データに転送できるようになり、その結
果次サンプリング処理から分配をおこなうことができる
ようになった。これによりサーボＣＰＵはスキップ送り
のブロックと次ブロックに対しても、切削送りのブロッ
クと同様にブロック間を待ち時間なしでパルス分配を行
うことができ、ワーク加工の際の軌跡精度向上およびサ
イクルタイムの短縮につながることになった。
と、スキップ送りのブロックを実行する際に、第１のＣ
ＰＵであるメインＣＰＵ側ではスキップ送りのブロック
実行中に次ブロックのバッファリングを行い、共有デー
タ上に次ブロックの指令データを転送しておき、また第
２のＣＰＵであるサーボＣＰＵ側ではスキップ送りが完
了した時点で直ちに、共有データ上から次ブロックの指
令データを内部データに転送できるようになり、その結
果次サンプリング処理から分配をおこなうことができる
ようになった。これによりサーボＣＰＵはスキップ送り
のブロックと次ブロックに対しても、切削送りのブロッ
クと同様にブロック間を待ち時間なしでパルス分配を行
うことができ、ワーク加工の際の軌跡精度向上およびサ
イクルタイムの短縮につながることになった。
【０００９】
【実施例】以下本発明の実施例を図面及びフローチャー
トを用いて説明する。図１は本発明の高速スキップ方式
を組み込んだ数値制御装置の構成概念ブロック図、図２
は図１の各々のＣＰＵの処理の流れを具体的に示すブロ
ック図、図３は図１のメインＣＰＵの、本発明の高速ス
キップ方式における、スキップ機能ブロックの解釈、処
理の流れを示すフローチャート、図４は図１のサーボＣ
ＰＵの、本発明の高速スキップ方式における、スキップ
送り処理の流れを示すフローチャート、をそれぞれ示
す。
トを用いて説明する。図１は本発明の高速スキップ方式
を組み込んだ数値制御装置の構成概念ブロック図、図２
は図１の各々のＣＰＵの処理の流れを具体的に示すブロ
ック図、図３は図１のメインＣＰＵの、本発明の高速ス
キップ方式における、スキップ機能ブロックの解釈、処
理の流れを示すフローチャート、図４は図１のサーボＣ
ＰＵの、本発明の高速スキップ方式における、スキップ
送り処理の流れを示すフローチャート、をそれぞれ示
す。
【００１０】まずメインＣＰＵ側（図３）において、サ
ーボＣＰＵにスキップ送り機能の指令を行う際、ＳＫＦ
ＳＴ（高速スキップ有効）フラグをセットしておき、ス
キップ送りの完了待ちの間に次ブロックを１ブロック、
バッファリングする。バッファリング完了後、サーボ側
との共有メモリ上に次ブロックの指令データを転送し、
ＳＤＣＲＱ（次ブロックサーボコード有効）フラグをセ
ットする。
ーボＣＰＵにスキップ送り機能の指令を行う際、ＳＫＦ
ＳＴ（高速スキップ有効）フラグをセットしておき、ス
キップ送りの完了待ちの間に次ブロックを１ブロック、
バッファリングする。バッファリング完了後、サーボ側
との共有メモリ上に次ブロックの指令データを転送し、
ＳＤＣＲＱ（次ブロックサーボコード有効）フラグをセ
ットする。
【００１１】サーボＣＰＵ側（図４）は、メインＣＰＵ
からの指令データに基づきスキップ送りの分配処理を行
う。この場合、移動中にスキップ信号が入ると分配を停
止するが、そのとき現指令データでＳＫＦＳＴフラグが
セットされており、かつ共有メモリ上のＳＤＣＲＱフラ
グもセットされていた場合、直ちに共有メモリから次ブ
ロックのサーボコードを転送する。この際、サーボＣＰ
Ｕ側内部において以下の計算を行う。 （ａ）次ブロックの終点座標がインクリメンタル指令の
場合、メインＣＰＵからの移動量データを現在指令座標
に加算することにより終点座標を算出する。 （ｂ）アブソリュート指令の場合は、メインＣＰＵから
の移動量データがそのまま終点座標になる。
からの指令データに基づきスキップ送りの分配処理を行
う。この場合、移動中にスキップ信号が入ると分配を停
止するが、そのとき現指令データでＳＫＦＳＴフラグが
セットされており、かつ共有メモリ上のＳＤＣＲＱフラ
グもセットされていた場合、直ちに共有メモリから次ブ
ロックのサーボコードを転送する。この際、サーボＣＰ
Ｕ側内部において以下の計算を行う。 （ａ）次ブロックの終点座標がインクリメンタル指令の
場合、メインＣＰＵからの移動量データを現在指令座標
に加算することにより終点座標を算出する。 （ｂ）アブソリュート指令の場合は、メインＣＰＵから
の移動量データがそのまま終点座標になる。
【００１２】こうしてサーボＣＰＵ側自身で次ブロック
の目標座標を算出することにより、次サンプリングから
分配を行えることになり、時間待ちなしで次ブロックの
分配を開始できることになる。またこのときサーボＣＰ
Ｕは、現在指令座標値をサーボステータスデータとし
て、共有メモリ上に転送する。メインＣＰＵ側はこの現
在指令座標値より新たな座標計算を行う。この結果、最
初のメインＣＰＵ側の指令座標との間に違いが生じた場
合、そのずれ分（最初の目標座標値−現在の指令座標
値）をすでにバッファリングされた、次ブロックの指令
座標にフィードバックする。バッファリングされた指令
データについては、それがインクリメンタル指令の場合
のみ座標のシフトを行えばよく、作成されたその他のデ
ータ（例えば目標速度等）は、そのまま有効となる。
の目標座標を算出することにより、次サンプリングから
分配を行えることになり、時間待ちなしで次ブロックの
分配を開始できることになる。またこのときサーボＣＰ
Ｕは、現在指令座標値をサーボステータスデータとし
て、共有メモリ上に転送する。メインＣＰＵ側はこの現
在指令座標値より新たな座標計算を行う。この結果、最
初のメインＣＰＵ側の指令座標との間に違いが生じた場
合、そのずれ分（最初の目標座標値−現在の指令座標
値）をすでにバッファリングされた、次ブロックの指令
座標にフィードバックする。バッファリングされた指令
データについては、それがインクリメンタル指令の場合
のみ座標のシフトを行えばよく、作成されたその他のデ
ータ（例えば目標速度等）は、そのまま有効となる。
【００１３】なおメインＣＰＵ側の高速スキップの完了
の検出は、従来のＳＫＩＰＥＤフラグ（スキップ入力に
よるスキップ完了）、ＦＧＳＭＥＮＤ（分配完了）フラ
グは使用せず、ＳＤＣＡＫ（サーボコード転送完了）フ
ラグにより行う。ただし、本方式は１ブロックにつき１
ショットの処理であるため、スキップ送り中に速度オー
バーライド等の変化により、メインＣＰＵ側がサーボＣ
ＰＵ側に再度、現ブロックに関する指令を行う必要が生
じた場合、現ブロックのスキップ送りに対しては高速ス
キップ方式は無効となり、従来のスキップ方式と同等に
なる。この場合、メインＣＰＵは従来のＳＫＩＰＥＤ、
ＦＧＳＭＥＮＤフラグにより、ブロック終了の認識を行
う。
の検出は、従来のＳＫＩＰＥＤフラグ（スキップ入力に
よるスキップ完了）、ＦＧＳＭＥＮＤ（分配完了）フラ
グは使用せず、ＳＤＣＡＫ（サーボコード転送完了）フ
ラグにより行う。ただし、本方式は１ブロックにつき１
ショットの処理であるため、スキップ送り中に速度オー
バーライド等の変化により、メインＣＰＵ側がサーボＣ
ＰＵ側に再度、現ブロックに関する指令を行う必要が生
じた場合、現ブロックのスキップ送りに対しては高速ス
キップ方式は無効となり、従来のスキップ方式と同等に
なる。この場合、メインＣＰＵは従来のＳＫＩＰＥＤ、
ＦＧＳＭＥＮＤフラグにより、ブロック終了の認識を行
う。
【００１４】図６は本発明による高速スキップ方式にお
ける、ブロック間及びメインＣＰＵとサーボＣＰＵとの
間、のＮＣブロックの実行状態を示したものである。こ
こでΔｔ２はサーボＣＰＵのサンプリング時間（分配周
期）であり、サーボＣＰＵはスキップ送りの最中にスキ
ップ信号が入った場合においては、次のサンプリング時
には分配を行えることがわかる。一方、Δｔ１は、メイ
ンＣＰＵがＳＤＣＡＫフラグによりＮ１ブロックの完了
を認識してから、サーボＣＰＵからの現在指令座標値よ
りメインＣＰＵ側における現在指令座標の計算を行い、
Ｎ２ブロックの指令データに、ずれ分をフィードバック
してからＮ２ブロックのバッファリングを完了するまで
の時間である。ところで、本方式においてはブロックの
つなぎ目において、メインＣＰＵ側がＮ２のブロックの
バッファリングを完了する前に、サーボＣＰＵ側でＮ２
のブロックの分配をはじめることになるが、メインＣＰ
Ｕ側は、Δｔ１の間は、ＮＣプログラムの実行が停止し
ないようにしているため実用上問題はない。こうしてサ
ーボＣＰＵは、スキップ送りのブロックにおいて待ち時
間なしに次ブロックの分配を行うことができるものとな
った。
ける、ブロック間及びメインＣＰＵとサーボＣＰＵとの
間、のＮＣブロックの実行状態を示したものである。こ
こでΔｔ２はサーボＣＰＵのサンプリング時間（分配周
期）であり、サーボＣＰＵはスキップ送りの最中にスキ
ップ信号が入った場合においては、次のサンプリング時
には分配を行えることがわかる。一方、Δｔ１は、メイ
ンＣＰＵがＳＤＣＡＫフラグによりＮ１ブロックの完了
を認識してから、サーボＣＰＵからの現在指令座標値よ
りメインＣＰＵ側における現在指令座標の計算を行い、
Ｎ２ブロックの指令データに、ずれ分をフィードバック
してからＮ２ブロックのバッファリングを完了するまで
の時間である。ところで、本方式においてはブロックの
つなぎ目において、メインＣＰＵ側がＮ２のブロックの
バッファリングを完了する前に、サーボＣＰＵ側でＮ２
のブロックの分配をはじめることになるが、メインＣＰ
Ｕ側は、Δｔ１の間は、ＮＣプログラムの実行が停止し
ないようにしているため実用上問題はない。こうしてサ
ーボＣＰＵは、スキップ送りのブロックにおいて待ち時
間なしに次ブロックの分配を行うことができるものとな
った。
【００１４】なお共有メモリ上のデータは次のように定
義するものとする。 （サーボコード） フラグ ＳＫＦＳＴ 高速スキップ有効／無効フラグで、高速スキップ方式を
有効とする場合にセットされる。サーボＣＰＵ側はスキ
ップ送りにおいて、このフラグがセットされている場
合、高速スキップ方式が有効であることを認識する。 ＳＤＣＲＱ 次ブロックサーボコード転送有効／無効フラグで、メイ
ンＣＰＵが共有メモリ上に次ブロックのサーボコードを
転送した場合にセットされる。サーボＣＰＵは、本フラ
グがセットされている場合に、共有メモリ上から次ブロ
ックの指令データを転送することができる。
義するものとする。 （サーボコード） フラグ ＳＫＦＳＴ 高速スキップ有効／無効フラグで、高速スキップ方式を
有効とする場合にセットされる。サーボＣＰＵ側はスキ
ップ送りにおいて、このフラグがセットされている場
合、高速スキップ方式が有効であることを認識する。 ＳＤＣＲＱ 次ブロックサーボコード転送有効／無効フラグで、メイ
ンＣＰＵが共有メモリ上に次ブロックのサーボコードを
転送した場合にセットされる。サーボＣＰＵは、本フラ
グがセットされている場合に、共有メモリ上から次ブロ
ックの指令データを転送することができる。
【００１５】ＳＫＡＬＭ スキップアラーム有効／無効フラグで、高速スキップ方
式のスキップ送りで、信号が入らなかったとき（目標地
点まて到達したとき）にメインＣＰＵ側でアラームにし
たい場合にセットされる。サーボＣＰＵ側はこのフラグ
がセットされているとき、分配完了によるスキップ送り
の実行完了時においては、共有データ上から次ブロック
の指令データの転送はおこなわない。 ＳＫＩＮＣ 次ブロック移動インクリメンタル／アブソリュート判別
フラグで、高速スキップで、サーボＣＰＵ側が次ブロッ
クの移動の種類を判別するためのフラグ。次ブロックの
移動がインクリメンタルの場合セットされ、アブソリュ
ート指令の場合リセットされる。
式のスキップ送りで、信号が入らなかったとき（目標地
点まて到達したとき）にメインＣＰＵ側でアラームにし
たい場合にセットされる。サーボＣＰＵ側はこのフラグ
がセットされているとき、分配完了によるスキップ送り
の実行完了時においては、共有データ上から次ブロック
の指令データの転送はおこなわない。 ＳＫＩＮＣ 次ブロック移動インクリメンタル／アブソリュート判別
フラグで、高速スキップで、サーボＣＰＵ側が次ブロッ
クの移動の種類を判別するためのフラグ。次ブロックの
移動がインクリメンタルの場合セットされ、アブソリュ
ート指令の場合リセットされる。
【００１６】データ ＮＳＫＰ 次ブロック移動量で、高速スキップ方式における、次ブ
ロックの移動量。ＳＫＩＮＣフラグがセットされていた
場合、サーボＣＰＵ側は本データを現在指令位置に加算
することにより終点座標を算出する。また、ＳＫＩＮＣ
フラグがリセットされていた場合、本データがそのまま
終点座標になる。
ロックの移動量。ＳＫＩＮＣフラグがセットされていた
場合、サーボＣＰＵ側は本データを現在指令位置に加算
することにより終点座標を算出する。また、ＳＫＩＮＣ
フラグがリセットされていた場合、本データがそのまま
終点座標になる。
【００１７】（サーボステータスデータ） フラグ ＳＫＰＡＬＭ スキップ信号無検出フラグで、スキップ送りで、信号が
入らなかったとき（目標地点まで到達したとき）にセッ
トされる。メインＣＰＵ側はＳＫＡＬＭがセットされて
おり、このフラグがセットされたとき、アラームを発生
させることができる。（スキップ送りの到達チェックを
行いたい場合に有効となる。） データ ＳＫＦＳＴＰ 高速スキップ送り完了時のサーボ指令座標で、サーボＣ
ＰＵがスキップ送りの分配の最中に、スキップ信号が入
り停止したときの指令座標値。メインＣＰＵ側は、この
データよりメインＣＰＵ側における現在指令位置座標を
計算する。
入らなかったとき（目標地点まで到達したとき）にセッ
トされる。メインＣＰＵ側はＳＫＡＬＭがセットされて
おり、このフラグがセットされたとき、アラームを発生
させることができる。（スキップ送りの到達チェックを
行いたい場合に有効となる。） データ ＳＫＦＳＴＰ 高速スキップ送り完了時のサーボ指令座標で、サーボＣ
ＰＵがスキップ送りの分配の最中に、スキップ信号が入
り停止したときの指令座標値。メインＣＰＵ側は、この
データよりメインＣＰＵ側における現在指令位置座標を
計算する。
【００１８】
【発明の効果】以上説明したように本発明によれば、ス
キップ送りのブロックで、スキップ信号が入ってブロッ
クを完了し、メインＣＰＵから次ブロックの指令を受け
分配処理を行うまでの、ブロック間でのサーボＣＰＵの
指令待ちによるブロック間でのパルス分配の途切れがな
くなり、ワーク加工のための軌跡精度向上、さらにはサ
イクルタイム短縮を実現することができる高速スキップ
方式を提供するものとなった。
キップ送りのブロックで、スキップ信号が入ってブロッ
クを完了し、メインＣＰＵから次ブロックの指令を受け
分配処理を行うまでの、ブロック間でのサーボＣＰＵの
指令待ちによるブロック間でのパルス分配の途切れがな
くなり、ワーク加工のための軌跡精度向上、さらにはサ
イクルタイム短縮を実現することができる高速スキップ
方式を提供するものとなった。
【図１】本発明の高速スキップ方式を組み込んだ数値制
御装置の構成概念ブロック図。
御装置の構成概念ブロック図。
【図２】図１の各々のＣＰＵの処理の流れを具体的に示
すブロック図。
すブロック図。
【図３】本発明の高速スキップ方式における、図１の第
１のＣＰＵのスキップ機能ブロックの解釈、処理の流れ
を示すフローチャート。
１のＣＰＵのスキップ機能ブロックの解釈、処理の流れ
を示すフローチャート。
【図４】本発明の高速スキップ方式における、図１の第
２のＣＰＵのスキップ送り処理の流れを示すフローチャ
ート。
２のＣＰＵのスキップ送り処理の流れを示すフローチャ
ート。
【図５】従来のスキップ方式におけるブロック間、及び
メインＣＰＵとサーボＣＰＵとの間、の実行状態を示し
た説明図。
メインＣＰＵとサーボＣＰＵとの間、の実行状態を示し
た説明図。
【図６】本発明による高速スキップ方式における、ブロ
ック間、及びメインＣＰＵとサーボＣＰＵとの間、のＮ
Ｃブロックの実行状態を示した説明図。
ック間、及びメインＣＰＵとサーボＣＰＵとの間、のＮ
Ｃブロックの実行状態を示した説明図。
Claims (1)
- 【請求項１】 ＮＣブロックを解釈、処理する第１のＣ
ＰＵと、第１のＣＰＵからの指令に基づき分配を処理す
る第２のＣＰＵが、共有メモリを介してデータを受け渡
しするようなシステム構成からなる数値制御装置におい
て、まず該第１のＣＰＵでは、該第２のＣＰＵがスキッ
プ送りのブロック実行を完了するまでの間に、次ブロッ
クのバッファリングを行い、該第２のＣＰＵへの指令デ
ータを該共有メモリに転送しておく手段を有し、次に該
第２のＣＰＵでは、スキップ送りのブロックの分配中に
スキップ信号が入るかまたは分配完了により現ブロック
の実行が完了した該現ブロックのサンプリング処理の中
で、該共有メモリから次ブロックの指令データを内部デ
ータに転送する手段を有することにより、次サンプリン
グ時から速やかに、次ブロックの移動の分配処理を行う
ことができる手段を設けることにより、研削加工等で使
用されるスキップ送りのブロックで、スキップ信号が入
ってブロックの実行を完了し、該第１のＣＰＵより次ブ
ロックの指令を受けてから移動までのブロック間での該
第２のＣＰＵの指令待ち時間をなくし、高速にブロック
間の処理を行うことを特徴とする高速スキップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040506A JPH05210408A (ja) | 1992-01-31 | 1992-01-31 | 高速スキップ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040506A JPH05210408A (ja) | 1992-01-31 | 1992-01-31 | 高速スキップ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210408A true JPH05210408A (ja) | 1993-08-20 |
Family
ID=12582439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040506A Withdrawn JPH05210408A (ja) | 1992-01-31 | 1992-01-31 | 高速スキップ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017204188A (ja) * | 2016-05-12 | 2017-11-16 | ファナック株式会社 | 条件指定による加工プログラム先読み開始機能を備えた数値制御装置 |
-
1992
- 1992-01-31 JP JP4040506A patent/JPH05210408A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017204188A (ja) * | 2016-05-12 | 2017-11-16 | ファナック株式会社 | 条件指定による加工プログラム先読み開始機能を備えた数値制御装置 |
| US10338570B2 (en) | 2016-05-12 | 2019-07-02 | Fanuc Corporation | Numerical controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4096770A (en) | Method and apparatus for modifying the position of a machine slide to compensate for different following errors | |
| EP0568416A2 (en) | Numeric controller calculating a short path trajectory of a robot | |
| JPH02146607A (ja) | Ｎｃ移動指令補間方式 | |
| JPH05210408A (ja) | 高速スキップ方式 | |
| JP3244326B2 (ja) | 数値制御装置 | |
| JPH044527B2 (ja) | ||
| JPH0424198B2 (ja) | ||
| JPS60180749A (ja) | 数値制御旋盤における加工基準点の補正制御方法 | |
| JPS6221123B2 (ja) | ||
| KR920005252B1 (ko) | 수치제어장치 | |
| JP2584225B2 (ja) | 数値制御装置 | |
| JP2703099B2 (ja) | 産業用ロボットのコンベア追従方法 | |
| JP2001154719A (ja) | 自由曲線補間方法 | |
| JPH0545966B2 (ja) | ||
| JPH0233122Y2 (ja) | ||
| JPS63239511A (ja) | ロボツト・システム | |
| JPH0336884Y2 (ja) | ||
| JPH0440141B2 (ja) | ||
| JPH0233128Y2 (ja) | ||
| JPS58127110A (ja) | 計測方法および計測装置 | |
| JPH0550358A (ja) | 数値制御プログラムへのワーク搬入要求付加方法 | |
| JPS63193203A (ja) | ロボツト教示デ−タ位置修正方法 | |
| JPS63163904A (ja) | オンライン割込み加工制御システム | |
| JPH09192713A (ja) | プロセスシミュレータ | |
| JPH0566820A (ja) | 計測機能を有する数値制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |