JPH05211285A - 二層半導体容量 - Google Patents
二層半導体容量Info
- Publication number
- JPH05211285A JPH05211285A JP31587691A JP31587691A JPH05211285A JP H05211285 A JPH05211285 A JP H05211285A JP 31587691 A JP31587691 A JP 31587691A JP 31587691 A JP31587691 A JP 31587691A JP H05211285 A JPH05211285 A JP H05211285A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- capacitance
- wiring material
- converter
- parasitic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000003071 parasitic effect Effects 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】従来の２層構造の半導体容量は、単位容量の並
列接続で集積回路のマスクパタンを設計する場合、下部
電極の上を配線が通るため配線と下部電極間で寄生容量
が生じていたので下部電極に切り欠けを入れることによ
ってこの寄生容量をなくす。 【構成】図１において、上部電極にコンタクトによって
結合された配線材の下に直接下部電極がないため、ここ
で寄生する容量はほぼ零であることがわかる。
列接続で集積回路のマスクパタンを設計する場合、下部
電極の上を配線が通るため配線と下部電極間で寄生容量
が生じていたので下部電極に切り欠けを入れることによ
ってこの寄生容量をなくす。 【構成】図１において、上部電極にコンタクトによって
結合された配線材の下に直接下部電極がないため、ここ
で寄生する容量はほぼ零であることがわかる。
Description
【０００１】
【産業上の利用分野】本発明は半導体容量に関し特にポ
リシリコンやアルミ等の導電材を両電極に用いた二層構
造の半導体容量に関する。
リシリコンやアルミ等の導電材を両電極に用いた二層構
造の半導体容量に関する。
【０００２】
【従来の技術】集積回路で実現できる容量素子は、
（１）ポリシリコン−アルミニウムの２層構造、（２）
２層ポリシリコン構造及び（３）拡散層を用いたＭＯＳ
構造等が用いられているが、（１）のポリシリコン−ア
ルミニウムの２層構造のものは、大きな容量が得られに
くく、また、（３）のＭＯＳ構造容量は、半導体の不純
物濃度を高くしないと電圧依存性が大きく、また、基板
間に大きな接合容量が寄生する。そこで現在では、比較
的大きな容量値がとれ、しかも電圧依存性が少ないもの
として２層ポリシリコン構造の容量素子が多く用いられ
ている。
（１）ポリシリコン−アルミニウムの２層構造、（２）
２層ポリシリコン構造及び（３）拡散層を用いたＭＯＳ
構造等が用いられているが、（１）のポリシリコン−ア
ルミニウムの２層構造のものは、大きな容量が得られに
くく、また、（３）のＭＯＳ構造容量は、半導体の不純
物濃度を高くしないと電圧依存性が大きく、また、基板
間に大きな接合容量が寄生する。そこで現在では、比較
的大きな容量値がとれ、しかも電圧依存性が少ないもの
として２層ポリシリコン構造の容量素子が多く用いられ
ている。
【０００３】従来の２層ポリシリコン容量は、図３に示
すように第１ポリシリコン３３と第２ポリシリコン３２
との間に酸化膜や窒化膜等の絶縁層をはさんだ構造にな
っており、これを用いる場合にはコンタクト３１等によ
り上部電極３２に配線材３０を接合して使用する。容量
値Ｃは絶縁層の誘電率をε、絶縁層の厚さをＴ、電極面
積をＳとすると Ｃ＝ε（Ｓ／Ｔ） であたえられる。
すように第１ポリシリコン３３と第２ポリシリコン３２
との間に酸化膜や窒化膜等の絶縁層をはさんだ構造にな
っており、これを用いる場合にはコンタクト３１等によ
り上部電極３２に配線材３０を接合して使用する。容量
値Ｃは絶縁層の誘電率をε、絶縁層の厚さをＴ、電極面
積をＳとすると Ｃ＝ε（Ｓ／Ｔ） であたえられる。
【０００４】
【発明が解決しようとする課題】この従来の２層構造の
半導体容量は、スイッチトキャパシタ回路やＡ／Ｄコン
バータ，Ｄ／Ａコンバータといった容量の比精度が問題
となる回路で使用する場合、単位容量の並列接続で集積
回路のマスクパタンを設計している。このため下部電極
の上を配線が通ることとなり、配線と下部電極との間で
寄生容量が生じるという問題点があった。
半導体容量は、スイッチトキャパシタ回路やＡ／Ｄコン
バータ，Ｄ／Ａコンバータといった容量の比精度が問題
となる回路で使用する場合、単位容量の並列接続で集積
回路のマスクパタンを設計している。このため下部電極
の上を配線が通ることとなり、配線と下部電極との間で
寄生容量が生じるという問題点があった。
【０００５】
【課題を解決するための手段】本発明によれば、上部電
極に接合された配線材の下に直接下部電極が存在しない
ように下部電極に切り欠けを付ける事により配線材と下
部電極との間に生じる寄生容量をなくした２層構造の半
導体容量を得る。
極に接合された配線材の下に直接下部電極が存在しない
ように下部電極に切り欠けを付ける事により配線材と下
部電極との間に生じる寄生容量をなくした２層構造の半
導体容量を得る。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例である。図におい
て、上部電極１２にコンタクト１１によって結合された
Ａｌの配線材１０の下に直接下部電極１３がないため、
ここに寄生する容量はほぼ零であることがわかる。
て、上部電極１２にコンタクト１１によって結合された
Ａｌの配線材１０の下に直接下部電極１３がないため、
ここに寄生する容量はほぼ零であることがわかる。
【０００８】一方、図２は本発明の他の実施例である。
本構成は配線材にポリシリコン２１を用いた例であり、
前述のＡｌ配線を用いたものに比べて構造が単純である
がポリシリコンは、Ａｌに比べて抵抗率が高いため接続
箇所を２箇所に増やして接続抵抗を減少させた物であ
る。本構成による容量も前述と同様に配線材と下部電極
２２との間の寄生容量がほぼ零であることがわかる。
本構成は配線材にポリシリコン２１を用いた例であり、
前述のＡｌ配線を用いたものに比べて構造が単純である
がポリシリコンは、Ａｌに比べて抵抗率が高いため接続
箇所を２箇所に増やして接続抵抗を減少させた物であ
る。本構成による容量も前述と同様に配線材と下部電極
２２との間の寄生容量がほぼ零であることがわかる。
【０００９】
【発明の効果】以上説明したように、本発明の２層構造
の半導体容量は、上部電極の配線材と下部電極との間に
寄生容量が生じないので、スイッチトキャパシタ回路や
Ａ／Ｄコンバータ，Ｄ／Ａコンバータといった容量の比
精度が問題となる回路において高比精度の容量ブロック
が設計できるという効果を有する。
の半導体容量は、上部電極の配線材と下部電極との間に
寄生容量が生じないので、スイッチトキャパシタ回路や
Ａ／Ｄコンバータ，Ｄ／Ａコンバータといった容量の比
精度が問題となる回路において高比精度の容量ブロック
が設計できるという効果を有する。
【００１０】例として４ｂｉｔの重み付けＤ／Ａコンバ
ータ（図４（ａ）参照）を考える。
ータ（図４（ａ）参照）を考える。
【００１１】従来例） ４ｂｉｔＤ／Ａコンバータ内で
用いられる容量は、Ｃ，２Ｃ，４Ｃ，８Ｃ，１６Ｃの合
計５種で、これを単位容量Ｃｕを４×８で構成したと仮
定する（図４（ｂ）参照）。
用いられる容量は、Ｃ，２Ｃ，４Ｃ，８Ｃ，１６Ｃの合
計５種で、これを単位容量Ｃｕを４×８で構成したと仮
定する（図４（ｂ）参照）。
【００１２】この場合のＤ／Ａコンバータの最大出力Ｖ
ｏｍは以下のようになる。
ｏｍは以下のようになる。
【００１３】 Ｖｏｍ＝（１５Ｃｕ＋１４Ｃｐ）／（１６Ｃｕ＋２４Ｃｐ） 但し Ｃｐは寄生容量 本発明） 説明したように本構成によるキャパシタを用
いればＣｐ＝０であるので前述のＶｏｍは以下のように
なる。
いればＣｐ＝０であるので前述のＶｏｍは以下のように
なる。
【００１４】 Ｖｏｍ＝１５Ｃｕ／１６Ｃｕ ＝１５／１６
【図１】本発明の一実施例を示す平面図
【図２】本発明の他の実施例を示す平面図
【図３】従来の２層ポリシリコン容量の平面図
【図４】（ａ）は４ｂｉｔ Ｄ／Ａコンバータの回路
図、（ｂ）はこのＤ／Ａコンバータに用いられる容量ブ
ロックの平面図
図、（ｂ）はこのＤ／Ａコンバータに用いられる容量ブ
ロックの平面図
１０，３０ アルミニウム配線 １１，３１ コンタクト １２，２２，３２ 第２ポリシリコン １３，２３，３３ 第１ポリシリコン ４１ ＭＯＳスイッチ ４２ 演算増幅器 Ｃｕ 単位容量 Ｃｐ 寄生容量
Claims (1)
- 【請求項１】 下部電極用の導電材と上部電極用の導電
材との間に絶縁膜をはさんだ二層構造の半導体容量にお
いて、上部電極に接合された配線材の下に直接下部電極
が存在しないように下部電極に切り欠けを付けることに
より配線材と下部電極との間に生じる寄生容量をなくし
たことを特徴とする二層半導体容量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587691A JPH05211285A (ja) | 1991-11-29 | 1991-11-29 | 二層半導体容量 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587691A JPH05211285A (ja) | 1991-11-29 | 1991-11-29 | 二層半導体容量 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211285A true JPH05211285A (ja) | 1993-08-20 |
Family
ID=18070665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31587691A Withdrawn JPH05211285A (ja) | 1991-11-29 | 1991-11-29 | 二層半導体容量 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407479A (en) * | 1993-07-28 | 1995-04-18 | The Center For Innovative Technology | Sol-gel β-aluminum titanate thin film coating |
-
1991
- 1991-11-29 JP JP31587691A patent/JPH05211285A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407479A (en) * | 1993-07-28 | 1995-04-18 | The Center For Innovative Technology | Sol-gel β-aluminum titanate thin film coating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826149B2 (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| JP3977053B2 (ja) | 容量素子及びその製造方法 | |
| US4831431A (en) | Capacitance stabilization | |
| US6208500B1 (en) | High quality factor capacitor | |
| JPS594175A (ja) | 電界効果半導体装置 | |
| JPH05211285A (ja) | 二層半導体容量 | |
| US5257005A (en) | Small value precision integrated circuit resistors | |
| JPH0438862A (ja) | 半導体集積回路装置 | |
| JPH05235266A (ja) | 半導体集積回路装置 | |
| US5528061A (en) | Semiconductor integrated circuit device having multi-contact wiring structure | |
| JPH01223757A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH0396267A (ja) | 半導体集積回路装置 | |
| KR960009209A (ko) | 반도체 집적회로 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH0453104B2 (ja) | ||
| EP0635889A1 (en) | Bidirectional control rectifying semiconductor apparatus | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPH0834286B2 (ja) | 集積回路装置 | |
| JPH0453103B2 (ja) | ||
| JPH07249742A (ja) | 半導体装置 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPS6365706A (ja) | 電圧分圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |