JPH05211295A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05211295A JPH05211295A JP1356392A JP1356392A JPH05211295A JP H05211295 A JPH05211295 A JP H05211295A JP 1356392 A JP1356392 A JP 1356392A JP 1356392 A JP1356392 A JP 1356392A JP H05211295 A JPH05211295 A JP H05211295A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type diffusion
- resistance layer
- type
- diffusion resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 2
- 238000006073 displacement reaction Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】拡散抵抗層と、拡散抵抗層の上部に設けて拡散
抵抗層の抵抗値を調整する拡散抵抗層と反対導電型の拡
散層との相対位置のずれによる抵抗値の変化を小さく抑
える。 【構成】Ｐ型拡散抵抗層２の上部に設けてＰ型拡散抵抗
層２の抵抗値を調節するＮ+ 型拡散層３をＰ型拡散抵抗
層２の両端に接続して設けた引出領域２ａの一部を含ん
で形成することにより、Ｐ型拡散抵抗層２とＮ+ 型拡散
層３との相対位置のずれによる抵抗値の変化量を小さく
することができる。
抵抗層の抵抗値を調整する拡散抵抗層と反対導電型の拡
散層との相対位置のずれによる抵抗値の変化を小さく抑
える。 【構成】Ｐ型拡散抵抗層２の上部に設けてＰ型拡散抵抗
層２の抵抗値を調節するＮ+ 型拡散層３をＰ型拡散抵抗
層２の両端に接続して設けた引出領域２ａの一部を含ん
で形成することにより、Ｐ型拡散抵抗層２とＮ+ 型拡散
層３との相対位置のずれによる抵抗値の変化量を小さく
することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に抵抗素子に関する。
特に抵抗素子に関する。
【０００２】
【従来の技術】半導体集積回路の中でも、特にアナログ
回路においては抵抗値の高い抵抗素子を必要とする場合
がある。
回路においては抵抗値の高い抵抗素子を必要とする場合
がある。
【０００３】図２（ａ），（ｂ）は従来の半導体集積回
路の第１の例を示す平面図及びＢ−Ｂ′線断面図であ
る。
路の第１の例を示す平面図及びＢ−Ｂ′線断面図であ
る。
【０００４】図２（ａ），（ｂ）に示すように、Ｎ型半
導体基板の一主面に設けた深さよりも幅の狭い線状のＰ
型拡散抵抗層２及びＰ型拡散抵抗層２の両端に接続して
設けたＰ型の引出領域２ａと、Ｐ型拡散抵抗層２の上部
に設けた島状のＮ+ 型拡散層３と、これらを含む表面に
設けた層間絶縁膜４と、層間絶縁膜４に設けたコンタク
ト孔５を介してＰ型引出領域２ａと接続する配線とを有
して構成され、Ｐ型拡散抵抗層２の上に設けたＮ+ 型拡
散層３の深さを変化させる事によりＰ型拡散抵抗層２の
断面積を変化させ抵抗値を所要の値に設定することがで
きる。
導体基板の一主面に設けた深さよりも幅の狭い線状のＰ
型拡散抵抗層２及びＰ型拡散抵抗層２の両端に接続して
設けたＰ型の引出領域２ａと、Ｐ型拡散抵抗層２の上部
に設けた島状のＮ+ 型拡散層３と、これらを含む表面に
設けた層間絶縁膜４と、層間絶縁膜４に設けたコンタク
ト孔５を介してＰ型引出領域２ａと接続する配線とを有
して構成され、Ｐ型拡散抵抗層２の上に設けたＮ+ 型拡
散層３の深さを変化させる事によりＰ型拡散抵抗層２の
断面積を変化させ抵抗値を所要の値に設定することがで
きる。
【０００５】ところで、半導体集積回路の微細化が進め
られるにつれて、このような抵抗素子のために与えられ
るスペースもおのずから限られたものになってきてい
る。充分長いスペースがある場合には直線状に抵抗領域
を配置して所要の抵抗値を得ればよいが、幅はあっても
長さ方向に十分なスペースがとれない場合には図３に示
すように、Ｐ型拡散抵抗層２を直角に折曲げて配置して
いる。
られるにつれて、このような抵抗素子のために与えられ
るスペースもおのずから限られたものになってきてい
る。充分長いスペースがある場合には直線状に抵抗領域
を配置して所要の抵抗値を得ればよいが、幅はあっても
長さ方向に十分なスペースがとれない場合には図３に示
すように、Ｐ型拡散抵抗層２を直角に折曲げて配置して
いる。
【０００６】
【発明が解決しようとする課題】この従来の半導体集積
回路は、図３に示すように、Ｐ型拡散抵抗層２に対して
Ｎ+ 型拡散層３の相対位置がずれると抵抗素子の抵抗値
が変化するという問題点がある。
回路は、図３に示すように、Ｐ型拡散抵抗層２に対して
Ｎ+ 型拡散層３の相対位置がずれると抵抗素子の抵抗値
が変化するという問題点がある。
【０００７】例えば、抵抗領域の長さが２０μｍ、幅が
１μｍ、抵抗値が２０ＫΩ（層抵抗値約１ＫΩ／□）で
ある場合にＰ型拡散抵抗層２に対してＮ+ 型拡散層３の
位置が図の左方向及び上方向にそれぞれ２μｍずつずれ
ると抵抗値は約２４ＫΩとなり目標値を約２０％も上回
るという結果になる。反対に図の右方向及び下方向にそ
れぞれ２μｍずつずれると抵抗値は、約１６ＫΩとなり
目標値を約２０％も下回るという結果になる。
１μｍ、抵抗値が２０ＫΩ（層抵抗値約１ＫΩ／□）で
ある場合にＰ型拡散抵抗層２に対してＮ+ 型拡散層３の
位置が図の左方向及び上方向にそれぞれ２μｍずつずれ
ると抵抗値は約２４ＫΩとなり目標値を約２０％も上回
るという結果になる。反対に図の右方向及び下方向にそ
れぞれ２μｍずつずれると抵抗値は、約１６ＫΩとなり
目標値を約２０％も下回るという結果になる。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
は、一導電型半導体基板の一主面に設けた折り曲げたパ
ターンを有する線状の逆導電型の拡散抵抗層と、前記拡
散抵抗層の両端に接続し且つ前記拡散抵抗層より幅の広
い逆導電型の引出領域と、両側の前記引出領域のそれぞ
れ一部を含む前記拡散抵抗層の上部に設けた一導電型拡
散層とを有する。
は、一導電型半導体基板の一主面に設けた折り曲げたパ
ターンを有する線状の逆導電型の拡散抵抗層と、前記拡
散抵抗層の両端に接続し且つ前記拡散抵抗層より幅の広
い逆導電型の引出領域と、両側の前記引出領域のそれぞ
れ一部を含む前記拡散抵抗層の上部に設けた一導電型拡
散層とを有する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示す半導体チッ
プの平面図及びＡ−Ａ′線断面図である。
プの平面図及びＡ−Ａ′線断面図である。
【００１１】図１（ａ），（ｂ）に示すように、Ｎ型半
導体基板１の一主面に選択的にＰ型不純物をイオン注入
して直角に折曲げたパターンの線状のＰ型拡散抵抗層２
及びＰ型拡散抵抗層２の両端に接続したＰ型拡散抵抗層
２よりも幅の広いＰ型の引出領域２ａを形成する。次
に、両端の引出領域２ａの一部を含むＰ型拡散抵抗層２
の上部にＰ型拡散抵抗層２よりも浅いＮ+ 型拡散層３を
形成する。ここで、Ｎ+型拡散層３の深さを変えること
によりＰ型拡散抵抗層２の断面積を変化させ抵抗値を制
御することができる。次に、これらを含む表面に層間絶
縁膜４を堆積して選択的にコンタクト孔５を設け、コン
タクト孔５を介して引出領域２ａに接続する配線６を形
成す。ここで、引出領域２ａとＮ+ 型拡散層３の一部が
重なりを有しているため、Ｐ型拡散抵抗層２とＮ+ 型拡
散層３との相対位置が重なりの範囲内で多少ずれても抵
抗値の変化を小さく抑えることができる利点がある。例
えば、引出領域２ａの幅をＰ型拡散抵抗層２の幅の１０
倍程度にすると、抵抗値の変化を数％以下に抑えること
ができる。
導体基板１の一主面に選択的にＰ型不純物をイオン注入
して直角に折曲げたパターンの線状のＰ型拡散抵抗層２
及びＰ型拡散抵抗層２の両端に接続したＰ型拡散抵抗層
２よりも幅の広いＰ型の引出領域２ａを形成する。次
に、両端の引出領域２ａの一部を含むＰ型拡散抵抗層２
の上部にＰ型拡散抵抗層２よりも浅いＮ+ 型拡散層３を
形成する。ここで、Ｎ+型拡散層３の深さを変えること
によりＰ型拡散抵抗層２の断面積を変化させ抵抗値を制
御することができる。次に、これらを含む表面に層間絶
縁膜４を堆積して選択的にコンタクト孔５を設け、コン
タクト孔５を介して引出領域２ａに接続する配線６を形
成す。ここで、引出領域２ａとＮ+ 型拡散層３の一部が
重なりを有しているため、Ｐ型拡散抵抗層２とＮ+ 型拡
散層３との相対位置が重なりの範囲内で多少ずれても抵
抗値の変化を小さく抑えることができる利点がある。例
えば、引出領域２ａの幅をＰ型拡散抵抗層２の幅の１０
倍程度にすると、抵抗値の変化を数％以下に抑えること
ができる。
【００１２】
【発明の効果】以上説明したように本発明は、一導電型
半導体基板に設けた折り曲げたパターンを有する線状の
逆導電型の拡散抵抗層の上部に設けて拡散抵抗層の抵抗
値を制御する一導電型の拡散層を拡散抵抗層の両端に接
続した引出領域の一部を含めて形成することにより、拡
散抵抗層と一導電型拡散層との相対位置がずれても抵抗
値の変化を小さく抑えることができるという効果を有す
る。
半導体基板に設けた折り曲げたパターンを有する線状の
逆導電型の拡散抵抗層の上部に設けて拡散抵抗層の抵抗
値を制御する一導電型の拡散層を拡散抵抗層の両端に接
続した引出領域の一部を含めて形成することにより、拡
散抵抗層と一導電型拡散層との相対位置がずれても抵抗
値の変化を小さく抑えることができるという効果を有す
る。
【図１】本発明の一実施例を示す半導体チップの平面図
及びＡ−Ａ′線断面図。
及びＡ−Ａ′線断面図。
【図２】従来の半導体集積回路の第１の例を示す半導体
チップの平面図及びＢ−Ｂ′線断面図。
チップの平面図及びＢ−Ｂ′線断面図。
【図３】従来の半導体集積回路の第２の例を示す半導体
チップの平面図。
チップの平面図。
１ Ｎ型半導体基板 ２ Ｐ型拡散抵抗層 ３ Ｎ+ 型拡散層 ４ 層間絶縁膜 ５ コンタクト孔 ６ 配線
Claims (2)
- 【請求項１】 一導電型半導体基板の一主面に設けた線
状の逆導電型の拡散抵抗層と、前記拡散抵抗層の両端に
接続し且つ前記拡散抵抗層より幅の広い逆導電型の引出
領域と、両側の前記引出領域のそれぞれ一部を含む前記
拡散抵抗層の上部に設けた一導電型拡散層とを有するこ
とを特徴とする半導体集積回路。 - 【請求項２】 逆導電型の拡散抵抗層が直角に折り曲げ
たパターンを有する請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1356392A JPH05211295A (ja) | 1992-01-29 | 1992-01-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1356392A JPH05211295A (ja) | 1992-01-29 | 1992-01-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211295A true JPH05211295A (ja) | 1993-08-20 |
Family
ID=11836643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1356392A Withdrawn JPH05211295A (ja) | 1992-01-29 | 1992-01-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211295A (ja) |
-
1992
- 1992-01-29 JP JP1356392A patent/JPH05211295A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5567977A (en) | Precision integrated resistor | |
| KR950010067A (ko) | 반도체장치 및 그 제조방법 | |
| EP0544364B1 (en) | Monolithic semi-conductor device having a vertical structure with a deep-base and finger-emitter power transistor having a ballast resistance | |
| JPH05206470A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US4890191A (en) | Integrated circuits | |
| EP0439163B1 (en) | Semiconductor device having a high-frequency bipolar transistor | |
| US3918080A (en) | Multiemitter transistor with continuous ballast resistor | |
| US4689655A (en) | Semiconductor device having a bipolar transistor with emitter series resistances | |
| JPH05211295A (ja) | 半導体集積回路 | |
| US4864379A (en) | Bipolar transistor with field shields | |
| JPH0618253B2 (ja) | 半導体集積回路 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| JP2504498B2 (ja) | 半導体装置 | |
| JPH0513017Y2 (ja) | ||
| JPS6079748A (ja) | 半導体集積回路の多層配線構造 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| US4712126A (en) | Low resistance tunnel | |
| JP3204376B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JP2526536Y2 (ja) | 半導体装置 | |
| JP2723724B2 (ja) | 半導体装置 | |
| JPH0442827B2 (ja) | ||
| JP2982435B2 (ja) | 抵抗器 | |
| JPH043462A (ja) | 半導体抵抗素子 | |
| JPH0445254Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |