JPH0442827B2 - - Google Patents
Info
- Publication number
- JPH0442827B2 JPH0442827B2 JP60153517A JP15351785A JPH0442827B2 JP H0442827 B2 JPH0442827 B2 JP H0442827B2 JP 60153517 A JP60153517 A JP 60153517A JP 15351785 A JP15351785 A JP 15351785A JP H0442827 B2 JPH0442827 B2 JP H0442827B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- region
- current mirror
- series resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置（以後、ICと
称する）においてしばしば用いられるカレントミ
ラー回路の構成方法に関し、特にトランジスタの
形状の差によつて生ずる電流比の設定ずれを容易
に調節することが可能なカレントミラー回路の構
成方法に関する。
称する）においてしばしば用いられるカレントミ
ラー回路の構成方法に関し、特にトランジスタの
形状の差によつて生ずる電流比の設定ずれを容易
に調節することが可能なカレントミラー回路の構
成方法に関する。
従来、１：ｎの電流比を有するカレントミラー
回路をIC上で実現する場合、同一形状のトラン
ジスタを（１＋ｎ）個、同一方向に並べて構成す
るか、又はｎが大きい場合はチツプ面積を小さく
するため、ｎ個分のトランジスタを配置するので
はなく、エミツタ領域のみｎ個分配置し、それら
エミツタ領域を包含するように、ひとつのベース
領域を形成して、１個の大きなトランジスタを形
成し、所望のカレントミラー回路を構成してい
た。
回路をIC上で実現する場合、同一形状のトラン
ジスタを（１＋ｎ）個、同一方向に並べて構成す
るか、又はｎが大きい場合はチツプ面積を小さく
するため、ｎ個分のトランジスタを配置するので
はなく、エミツタ領域のみｎ個分配置し、それら
エミツタ領域を包含するように、ひとつのベース
領域を形成して、１個の大きなトランジスタを形
成し、所望のカレントミラー回路を構成してい
た。
しかしながら、上述した従来のカレントミラー
回路構成方法においては、前者は、明らかにチツ
プ面積の増大を招くこととなり、また後者では、
電流比１：ｎが精密に実現しにくいという欠点が
ある。
回路構成方法においては、前者は、明らかにチツ
プ面積の増大を招くこととなり、また後者では、
電流比１：ｎが精密に実現しにくいという欠点が
ある。
後者については図面を用いて詳細に説明する。
第２図ａは電流比１：５を実現するために構成さ
れたカレントミラー回路のトランジスタ群の平面
図であり、トランジスタQ1とトランジスタQ2と
は、それぞれコレクタ電極１および２を有し、そ
れぞれのベース領域３および４内に、それぞれ同
一形状、同一寸法のエミツタ領域５ならびに６−
ａ，６−ｂ，６−ｃ，６−ｄおよび６−ｅを有し
ており、抵抵抗配線材料例えばアルミニウム７に
よりカレントミラー回路が構成されており、エミ
ツタ領域の個数の比がそのまま電流比となる。
第２図ａは電流比１：５を実現するために構成さ
れたカレントミラー回路のトランジスタ群の平面
図であり、トランジスタQ1とトランジスタQ2と
は、それぞれコレクタ電極１および２を有し、そ
れぞれのベース領域３および４内に、それぞれ同
一形状、同一寸法のエミツタ領域５ならびに６−
ａ，６−ｂ，６−ｃ，６−ｄおよび６−ｅを有し
ており、抵抵抗配線材料例えばアルミニウム７に
よりカレントミラー回路が構成されており、エミ
ツタ領域の個数の比がそのまま電流比となる。
しかしながら実際には電流比は１：５とはなら
ない場合が多い。その主は理由は、トランジスタ
Q1，Q2のベース抵抗成分の差によつて生じる。
すなわち、第２図ｂは第２図ａの等価回路図であ
るが、各トランジスタには必らずベース直列抵抗
成分８および９−ａ乃至９−ｅが存在する。回路
特性上、これら抵抗がほぼ同程度の抵抗値を有す
るならば、これらの誤差は各トランジスタのコレ
クタ電流の比にはさほど影響は与えない。しかし
ながら、通常トランジスタQ2のエミツタ領域６
−ａ〜６−ｅどおしは必要最小限の距離によつて
配置されるため、これらエミツタ領域間に存在す
るベース領域間距離は、両側のエミツタ領域の拡
散横拡がりにより狭められるため、トランジスタ
Q1のベース直列抵抗８に対し、トランジスタQ2
のベース直列抵抗９−ｂ，９−ｃ，９−ｄはかな
り高抵抗を有してしまい、その結果両トランジス
タQ1，Q2のコレクタ電流の比が所望する値に設
定できなくなる。
ない場合が多い。その主は理由は、トランジスタ
Q1，Q2のベース抵抗成分の差によつて生じる。
すなわち、第２図ｂは第２図ａの等価回路図であ
るが、各トランジスタには必らずベース直列抵抗
成分８および９−ａ乃至９−ｅが存在する。回路
特性上、これら抵抗がほぼ同程度の抵抗値を有す
るならば、これらの誤差は各トランジスタのコレ
クタ電流の比にはさほど影響は与えない。しかし
ながら、通常トランジスタQ2のエミツタ領域６
−ａ〜６−ｅどおしは必要最小限の距離によつて
配置されるため、これらエミツタ領域間に存在す
るベース領域間距離は、両側のエミツタ領域の拡
散横拡がりにより狭められるため、トランジスタ
Q1のベース直列抵抗８に対し、トランジスタQ2
のベース直列抵抗９−ｂ，９−ｃ，９−ｄはかな
り高抵抗を有してしまい、その結果両トランジス
タQ1，Q2のコレクタ電流の比が所望する値に設
定できなくなる。
第２図ａの構成に於いては、エミツタ領域間距
離を広げるこにより上述した理由によるコレクタ
電流比の誤差は小なくすることができるが、その
結果としてトランジスタQ2の面積が大きくなつ
てしまうことは明らかである。このように、上述
した従来の構成方法ではカレントミラー回路の精
密なコレクタ電流比を実現するためには、かなり
大きな面積を必要とし、また誤差を修正する場合
にも各トランジスタ形状を変更しなければならな
いという欠点を有していた。
離を広げるこにより上述した理由によるコレクタ
電流比の誤差は小なくすることができるが、その
結果としてトランジスタQ2の面積が大きくなつ
てしまうことは明らかである。このように、上述
した従来の構成方法ではカレントミラー回路の精
密なコレクタ電流比を実現するためには、かなり
大きな面積を必要とし、また誤差を修正する場合
にも各トランジスタ形状を変更しなければならな
いという欠点を有していた。
本発明の半導体集積回路は、第１のトランジス
タと、この第１のトランジスタと同一構造でエミ
ツタ領域数をｎ倍個有する第２のトランジスタと
を用いて構成されたカレントミラー回路を有して
おり、前記第１のトランジスタにベース直列抵抗
成分増加部分を設けたことを特徴とする。
タと、この第１のトランジスタと同一構造でエミ
ツタ領域数をｎ倍個有する第２のトランジスタと
を用いて構成されたカレントミラー回路を有して
おり、前記第１のトランジスタにベース直列抵抗
成分増加部分を設けたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図ａは本発明の一実施例を示すトランジスタ
群の平面図、第１図ｂは第１図ａの動作を説明す
るための等価回路図である。カレントミラー回路
を構成するため第１のトランジスタQ1と第２の
トランジスタQ2は隣接して配置されている。ト
ランジスタQ1は、１個のエミツタ領域５を有し
ており、第２のトランジスタQ2は、第１のトラ
ンジスタQ1のエミツタ領域５と同一形状であつ
て、適切な距離を保ちかつ並行に５個配置された
エミツタ領域６−ａ乃至６−ｅを有し、全てが低
抵抗配線材料、例えばアルミニウム７で接続され
ている。第１のトランジスタQ1のコレクタ電極
１とベース領域３および第２のトランジスタQ2
のベース領域４が低抵抗配線７により、接続され
てカレントミラー回路を構成している。
第１図ａは本発明の一実施例を示すトランジスタ
群の平面図、第１図ｂは第１図ａの動作を説明す
るための等価回路図である。カレントミラー回路
を構成するため第１のトランジスタQ1と第２の
トランジスタQ2は隣接して配置されている。ト
ランジスタQ1は、１個のエミツタ領域５を有し
ており、第２のトランジスタQ2は、第１のトラ
ンジスタQ1のエミツタ領域５と同一形状であつ
て、適切な距離を保ちかつ並行に５個配置された
エミツタ領域６−ａ乃至６−ｅを有し、全てが低
抵抗配線材料、例えばアルミニウム７で接続され
ている。第１のトランジスタQ1のコレクタ電極
１とベース領域３および第２のトランジスタQ2
のベース領域４が低抵抗配線７により、接続され
てカレントミラー回路を構成している。
第１図ａにおいて第１のトランジスタQ1のベ
ース領域５のパターン形状は、電極部とエミツタ
領域４の間に凹部があり、この結果、トランジス
タQ1のベース直列抵抗成分８の通常の形状に比
較して高抵抗となる。すなわちこのパターン形状
の凹部を種々に変化させることによりトランジス
タQ1のベース直列抵抗成分８は容易に増加させ
ることが可能である。
ース領域５のパターン形状は、電極部とエミツタ
領域４の間に凹部があり、この結果、トランジス
タQ1のベース直列抵抗成分８の通常の形状に比
較して高抵抗となる。すなわちこのパターン形状
の凹部を種々に変化させることによりトランジス
タQ1のベース直列抵抗成分８は容易に増加させ
ることが可能である。
第３図は、本発明の第２の実施例を示す第１の
トランジスタQ1の平面図である。第３図におい
て、ベース領域３内部のベース電極とエミツタ領
域５との間に、エミツタ領域５と同時に形成され
る高濃度半導体領域１０を配置し、その電位はフ
ローテイングとしておく。このようにすることに
より、ベース電極からエミツタ領域５へのベース
電流の流が抑制され、ベース直列抵抗成分８は増
加する。
トランジスタQ1の平面図である。第３図におい
て、ベース領域３内部のベース電極とエミツタ領
域５との間に、エミツタ領域５と同時に形成され
る高濃度半導体領域１０を配置し、その電位はフ
ローテイングとしておく。このようにすることに
より、ベース電極からエミツタ領域５へのベース
電流の流が抑制され、ベース直列抵抗成分８は増
加する。
第４図は、本発明の第３の実施例を示す第１の
トランジスタQ1の平面図である。第４図におい
て、第１のトランジスタQ1のベース領域３は中
央に凹部を有した形状を有し、かつ、内部にはエ
ミツタ領域５と同時に形成される高濃度半導体領
域１０を有し、ベース形状あるいは高濃度半導体
領域１０の面積、配置等を変更することにより、
Q1のベース直列抵抗成分８を増加、あるいは減
少することが可能となつている。
トランジスタQ1の平面図である。第４図におい
て、第１のトランジスタQ1のベース領域３は中
央に凹部を有した形状を有し、かつ、内部にはエ
ミツタ領域５と同時に形成される高濃度半導体領
域１０を有し、ベース形状あるいは高濃度半導体
領域１０の面積、配置等を変更することにより、
Q1のベース直列抵抗成分８を増加、あるいは減
少することが可能となつている。
また上述した実施例以外でも、第１のトランジ
スタQ1のベース電極部のコンタクト形成面積を
小さくすることにより、ベース電極部コンタクト
抵抗を増加させることや、ベース電極とエミツタ
領域との間隔を広げることによつても、第１のト
ランジスタQ1のベース直列抵抗成分を増加させ
ることが可能であることはいうまでもない。
スタQ1のベース電極部のコンタクト形成面積を
小さくすることにより、ベース電極部コンタクト
抵抗を増加させることや、ベース電極とエミツタ
領域との間隔を広げることによつても、第１のト
ランジスタQ1のベース直列抵抗成分を増加させ
ることが可能であることはいうまでもない。
以上説明したように本発明の半導体集積回路装
置は、第２のトランジスタQ2のベース直列抵抗
成分の増加に対し、第１のトランジスタQ1のベ
ース直列抵抗成分をパターン形状の変更のみで増
加可能となつているので、第２のトランジスタ
Q2のベース直列抵抗成分の増加を考慮すること
なく、第２のトランジスタQ2の面積最小化をは
かることができる。
置は、第２のトランジスタQ2のベース直列抵抗
成分の増加に対し、第１のトランジスタQ1のベ
ース直列抵抗成分をパターン形状の変更のみで増
加可能となつているので、第２のトランジスタ
Q2のベース直列抵抗成分の増加を考慮すること
なく、第２のトランジスタQ2の面積最小化をは
かることができる。
また、ICの製作完了後、カレントミラー回路
の電流比の誤差あるいは補正が必要となつた場合
も、第１のトランジスタQ1のベース直列抵抗成
分を増減することによつて容易に設定を変更する
ことが可能であることは明らかである。
の電流比の誤差あるいは補正が必要となつた場合
も、第１のトランジスタQ1のベース直列抵抗成
分を増減することによつて容易に設定を変更する
ことが可能であることは明らかである。
第１図ａは本発明の第１の実施例を示すトラン
ジスタ群の平面図、第１図ｂは第１図ａの等価回
路図、第２図ａは従来のカレントミラー回路の構
成を示すトランジスタ群の平面図、および第２図
ｂはその等価回路図、第３図および第４はそれぞ
れ本発明の第２，第３の実施例を示す第１のトラ
ンジスタの平面図を示す。 １……第１のトランジスタQ1のコレクタ電極、
２……第２のトランジスタQ2のコレクタ電極、
３……第１のトランジスタQ1のベース領域、４
……第２のトランジスタQ2のベース領域、５…
…第１のトランジスタQ1のエミツタ領域、６−
ａ，６−ｂ，６−ｃ，６−ｄ，６−ｅ……第２の
トランジスタQ2のエミツタ領域、７……低抵抗
配線材料、８……第１のトランジスタQ1のベー
ス直列抵抗成分、９−ａ，９−ｂ，９−ｃ，９−
ｄ，９−ｅ……第２のトランジスタQ2のベース
直列抵抗成分、１０……高濃度半導体領域。
ジスタ群の平面図、第１図ｂは第１図ａの等価回
路図、第２図ａは従来のカレントミラー回路の構
成を示すトランジスタ群の平面図、および第２図
ｂはその等価回路図、第３図および第４はそれぞ
れ本発明の第２，第３の実施例を示す第１のトラ
ンジスタの平面図を示す。 １……第１のトランジスタQ1のコレクタ電極、
２……第２のトランジスタQ2のコレクタ電極、
３……第１のトランジスタQ1のベース領域、４
……第２のトランジスタQ2のベース領域、５…
…第１のトランジスタQ1のエミツタ領域、６−
ａ，６−ｂ，６−ｃ，６−ｄ，６−ｅ……第２の
トランジスタQ2のエミツタ領域、７……低抵抗
配線材料、８……第１のトランジスタQ1のベー
ス直列抵抗成分、９−ａ，９−ｂ，９−ｃ，９−
ｄ，９−ｅ……第２のトランジスタQ2のベース
直列抵抗成分、１０……高濃度半導体領域。
Claims (1)
- １ 第１のトランジスタおよび該第１のトランジ
スタのエミツタ領域と同じ形状のエミツタ領域を
ｎ倍個有する第２のトランジスタを用いて構成さ
れたカレントミラー回路を有する半導体集積回路
装置に於いて、前記第１のトランジスタは該トラ
ンジスタのベース直列抵抗成分成形部分を有する
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60153517A JPS6214456A (ja) | 1985-07-11 | 1985-07-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60153517A JPS6214456A (ja) | 1985-07-11 | 1985-07-11 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6214456A JPS6214456A (ja) | 1987-01-23 |
| JPH0442827B2 true JPH0442827B2 (ja) | 1992-07-14 |
Family
ID=15564265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60153517A Granted JPS6214456A (ja) | 1985-07-11 | 1985-07-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214456A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0289341A (ja) * | 1988-09-27 | 1990-03-29 | Matsushita Electron Corp | 半導体集積回路 |
| JPH08162472A (ja) * | 1994-12-02 | 1996-06-21 | Mitsubishi Electric Corp | バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法 |
| JP2003045882A (ja) | 2001-07-27 | 2003-02-14 | Nec Corp | 半導体装置及びその設計方法 |
-
1985
- 1985-07-11 JP JP60153517A patent/JPS6214456A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6214456A (ja) | 1987-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0442827B2 (ja) | ||
| JPH0687505B2 (ja) | 大電力用電界効果トランジスタ | |
| JPH07109831B2 (ja) | 半導体装置 | |
| US4689655A (en) | Semiconductor device having a bipolar transistor with emitter series resistances | |
| JPH0434307B2 (ja) | ||
| JPH0122734B2 (ja) | ||
| JP3253468B2 (ja) | 半導体装置 | |
| JP2613941B2 (ja) | 半導体容量素子 | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JP2529396B2 (ja) | 半導体集積回路装置 | |
| JP3152561B2 (ja) | 半導体集積回路 | |
| JPS6256666B2 (ja) | ||
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| KR940005724B1 (ko) | 반도체 장치의 수동소자 저항구조 | |
| JP2823743B2 (ja) | 半導体集積装置 | |
| JP2919398B2 (ja) | 半導体装置 | |
| JP2895327B2 (ja) | トランジスタ | |
| JPH0793370B2 (ja) | 半導体装置 | |
| JPH0511669B2 (ja) | ||
| JPS6124264A (ja) | 半導体装置 | |
| JPS6320864A (ja) | 半動体装置 | |
| JPH0445254Y2 (ja) | ||
| JPH05211295A (ja) | 半導体集積回路 | |
| JPH01114047A (ja) | 半導体装置 | |
| JPH0666418B2 (ja) | 半導体装置 |