JPH05211315A - マスクｒｏｍの製造方法 - Google Patents
マスクｒｏｍの製造方法Info
- Publication number
- JPH05211315A JPH05211315A JP4210244A JP21024492A JPH05211315A JP H05211315 A JPH05211315 A JP H05211315A JP 4210244 A JP4210244 A JP 4210244A JP 21024492 A JP21024492 A JP 21024492A JP H05211315 A JPH05211315 A JP H05211315A
- Authority
- JP
- Japan
- Prior art keywords
- mask rom
- manufacturing
- forming
- ion
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 製造時間を短縮し、保管中に有機物などの汚
染を防止して効率及び信頼性を向上させ、プログラム工
程中にプログラム領域の確認を可能とし、不良チップの
分析が簡単で有能なマスクＲＯＭの製造方法を提供す
る。 【構成】 マスクＲＯＭの製造方法において、第１導電
形の半導体基板上にゲート絶縁膜、多結晶シリコンゲー
ト、ソース及びドレイン領域とスペーサを形成した後、
拡散防止膜で前記構造の全表面を塗布した後貯蔵する。
そして、需要者が要求するプログラムによりプログラム
領域を形成しチャネル領域を形成した後保護層を形成す
る。 【効果】 有機物及びＮａなどによる汚染を防止するこ
とができマスクＲＯＭの信頼性及び効率を向上させるこ
とができる。また、拡散防止膜のエッチング工程でＲＯ
Ｍデータ領域の確認が可能であり、不良チップの分析が
容易となり、需要者の注文による納品工期も短くなる。
染を防止して効率及び信頼性を向上させ、プログラム工
程中にプログラム領域の確認を可能とし、不良チップの
分析が簡単で有能なマスクＲＯＭの製造方法を提供す
る。 【構成】 マスクＲＯＭの製造方法において、第１導電
形の半導体基板上にゲート絶縁膜、多結晶シリコンゲー
ト、ソース及びドレイン領域とスペーサを形成した後、
拡散防止膜で前記構造の全表面を塗布した後貯蔵する。
そして、需要者が要求するプログラムによりプログラム
領域を形成しチャネル領域を形成した後保護層を形成す
る。 【効果】 有機物及びＮａなどによる汚染を防止するこ
とができマスクＲＯＭの信頼性及び効率を向上させるこ
とができる。また、拡散防止膜のエッチング工程でＲＯ
Ｍデータ領域の確認が可能であり、不良チップの分析が
容易となり、需要者の注文による納品工期も短くなる。
Description
【０００１】
【産業上の利用分野】本発明はマスクＲＯＭの製造方法
に関し、特にプログラムＲＯＭデータの貯蔵全過程にお
ける有機物とＮａなどによる汚染の防止と、製造時間の
短縮化を図ることのできるマスクＲＯＭのプログラム工
程に関する。
に関し、特にプログラムＲＯＭデータの貯蔵全過程にお
ける有機物とＮａなどによる汚染の防止と、製造時間の
短縮化を図ることのできるマスクＲＯＭのプログラム工
程に関する。
【０００２】
【従来の技術】マスクＲＯＭ（ＭＡＳＫ ＲＯＭ）は不
揮発性メモリの一種であり、素子製造段階でデータを固
定した後に、データの変更をすることが不可能となる素
子である。マスクＲＯＭは主にＣＲＴディスプレイやプ
リンターの文字字体（Ｆｏｎｔ）用ＲＯＭあるいは使用
者により指定されたデータプログラム用ＲＯＭとして使
用されている。特にマスクＲＯＭはメモリセルの構造が
簡単であり半導体メモリ中最も集積度が高く、需要者が
要求する同一データのＲＯＭを大量に生産することがで
き、費用も安価で広く使用されている。図６〜９は従来
技術によるマスクＲＯＭの製造工程図である。
揮発性メモリの一種であり、素子製造段階でデータを固
定した後に、データの変更をすることが不可能となる素
子である。マスクＲＯＭは主にＣＲＴディスプレイやプ
リンターの文字字体（Ｆｏｎｔ）用ＲＯＭあるいは使用
者により指定されたデータプログラム用ＲＯＭとして使
用されている。特にマスクＲＯＭはメモリセルの構造が
簡単であり半導体メモリ中最も集積度が高く、需要者が
要求する同一データのＲＯＭを大量に生産することがで
き、費用も安価で広く使用されている。図６〜９は従来
技術によるマスクＲＯＭの製造工程図である。
【０００３】図６を参照すると、Ｐ形シリコン半導体基
板１上に従来の方法によりゲート絶縁膜３及び多結晶シ
リコンゲート５を形成する。次に、前記基板１に前記基
板１と相反し、前記多結晶シリコンゲート５をイオン注
入マスクとしてＰ及びＡｓなどのｎ形不純物イオンをイ
オン注入して第１イオン注入層７を形成する。
板１上に従来の方法によりゲート絶縁膜３及び多結晶シ
リコンゲート５を形成する。次に、前記基板１に前記基
板１と相反し、前記多結晶シリコンゲート５をイオン注
入マスクとしてＰ及びＡｓなどのｎ形不純物イオンをイ
オン注入して第１イオン注入層７を形成する。
【０００４】図７を参照すると、前記多結晶シリコンゲ
ート５の側壁に従来の方法によりスペーサ１１を形成し
た後、熱処理の方法（Ａｎｎｅａｌｉｎｇ，アニーリン
グ）により前記第１イオン注入層７のイオンを活性化し
てソース及びドレイン領域８，９を形成する。次に、前
記ソース及びドレイン領域８，９と金属配線との抵抗性
（Ｏｈｍｉｃ，オーミック）接触のため前記多結晶シリ
コンゲート５とスペーサ１１をイオン注入マスクとして
Ｐ及びＡｓなどのｎ形不純物イオンを前記ソース及びド
レイン領域８，９上部にイオン注入し第２イオン注入層
を形成した後、アニーリングにより前記第２イオン注入
層のイオンを活性化してソース及びドレイン拡散領域１
３，１５を形成する。
ート５の側壁に従来の方法によりスペーサ１１を形成し
た後、熱処理の方法（Ａｎｎｅａｌｉｎｇ，アニーリン
グ）により前記第１イオン注入層７のイオンを活性化し
てソース及びドレイン領域８，９を形成する。次に、前
記ソース及びドレイン領域８，９と金属配線との抵抗性
（Ｏｈｍｉｃ，オーミック）接触のため前記多結晶シリ
コンゲート５とスペーサ１１をイオン注入マスクとして
Ｐ及びＡｓなどのｎ形不純物イオンを前記ソース及びド
レイン領域８，９上部にイオン注入し第２イオン注入層
を形成した後、アニーリングにより前記第２イオン注入
層のイオンを活性化してソース及びドレイン拡散領域１
３，１５を形成する。
【０００５】この時、不純物イオンのイオン注入エネル
ギーを適切に調節して前記ソース及びドレイン領域８，
９を貫通しないようにイオンを注入する。そして前記ソ
ース及びドレイン拡散領域１３，１５を形成した後需要
者の注文により次の工程が進行されるまで、前記構造の
基板１を窒素環境あるいは真空容器に貯蔵する。
ギーを適切に調節して前記ソース及びドレイン領域８，
９を貫通しないようにイオンを注入する。そして前記ソ
ース及びドレイン拡散領域１３，１５を形成した後需要
者の注文により次の工程が進行されるまで、前記構造の
基板１を窒素環境あるいは真空容器に貯蔵する。
【０００６】図８を参照すると、所望のプログラムに応
じて前記貯蔵中の基板１にプログラム工程を進行する。
従来の写真工程（Ｐｈｏｔｏ−Ｌｉｔｈｏｇｒａｐｈ
ｙ，ホトリソグラフィ）によりプログラム領域１４が露
出されるように感光膜（Ｐｈｏｔｏｒｅｓｉｓｔ，ホト
レジスト）パターン１６を形成した後、前記プログラム
領域１４の前記ゲート絶縁膜３及び多結晶シリコンゲー
ト５を貫通するように十分な高エネルギーでＰ形不純物
イオンをイオン注入して前記ゲート絶縁膜３下部の前記
基板１に第３イオン注入層１７を形成する。この時前記
多結晶シリコンゲート５の下部の前記基板１以外の部分
に注入されたＰ形不純物イオンは前記プログラム領域１
４の露出された前記ソース及びドレイン領域８，９を貫
通して前記基板１のさらに深い所に注入されるため半導
体装置の電気伝導に影響を及ばさない。
じて前記貯蔵中の基板１にプログラム工程を進行する。
従来の写真工程（Ｐｈｏｔｏ−Ｌｉｔｈｏｇｒａｐｈ
ｙ，ホトリソグラフィ）によりプログラム領域１４が露
出されるように感光膜（Ｐｈｏｔｏｒｅｓｉｓｔ，ホト
レジスト）パターン１６を形成した後、前記プログラム
領域１４の前記ゲート絶縁膜３及び多結晶シリコンゲー
ト５を貫通するように十分な高エネルギーでＰ形不純物
イオンをイオン注入して前記ゲート絶縁膜３下部の前記
基板１に第３イオン注入層１７を形成する。この時前記
多結晶シリコンゲート５の下部の前記基板１以外の部分
に注入されたＰ形不純物イオンは前記プログラム領域１
４の露出された前記ソース及びドレイン領域８，９を貫
通して前記基板１のさらに深い所に注入されるため半導
体装置の電気伝導に影響を及ばさない。
【０００７】図９を参照すると、前記ホトレジストパタ
ーン１６を除去した後前記構造の全表面に従来の方法に
より拡散防止膜１９及び各種金属配線を形成する。そし
て、前記構造の全表面にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓ
ｐｈｏ ＳｉｌｉｃａｔｅＧｌａｓｓ），ＰＳＧ（Ｐｈ
ｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ），ＵＳＧ
（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）な
どガラス材質絶縁物質により保護層２１を形成する。こ
の時、前記工程中のアニーリングにより前記第３イオン
注入層１７が活性化されて前記ゲート絶縁膜３下部にチ
ャネル領域１８を形成する。
ーン１６を除去した後前記構造の全表面に従来の方法に
より拡散防止膜１９及び各種金属配線を形成する。そし
て、前記構造の全表面にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓ
ｐｈｏ ＳｉｌｉｃａｔｅＧｌａｓｓ），ＰＳＧ（Ｐｈ
ｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ），ＵＳＧ
（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）な
どガラス材質絶縁物質により保護層２１を形成する。こ
の時、前記工程中のアニーリングにより前記第３イオン
注入層１７が活性化されて前記ゲート絶縁膜３下部にチ
ャネル領域１８を形成する。
【０００８】前記の従来技術によるマスクＲＯＭ製造工
程では前記ゲート絶縁膜３、ソース及びドレイン領域
８，９、ソース及びドレイン拡散領域１３，１５を形成
した前記シリコン基板１を需要者の注文したプログラム
により前記プログラム工程などの次の工程を行なうま
で、窒素環境あるいは真空容器に貯蔵する。従って、製
造に必要な時間が長くなり長期間の貯蔵過程で前記多結
晶シリコンゲート５、ソース及びドレイン領域８，９が
空気に露出されて有機物及びＮａなどにより汚染される
問題が発生する。さらに、前記汚染された基板を使用し
て前記プログラム工程など次の工程を行なうためマスク
ＲＯＭの効率及び信頼性が低下される問題も発生する。
また、前記プログラム工程中にプログラム領域の確認が
不可能な不良チップを確認するためには完成されたマス
クＲＯＭを試験しなければならない。従って、プログラ
ムの確認に多くの時間を要するという問題があった。
程では前記ゲート絶縁膜３、ソース及びドレイン領域
８，９、ソース及びドレイン拡散領域１３，１５を形成
した前記シリコン基板１を需要者の注文したプログラム
により前記プログラム工程などの次の工程を行なうま
で、窒素環境あるいは真空容器に貯蔵する。従って、製
造に必要な時間が長くなり長期間の貯蔵過程で前記多結
晶シリコンゲート５、ソース及びドレイン領域８，９が
空気に露出されて有機物及びＮａなどにより汚染される
問題が発生する。さらに、前記汚染された基板を使用し
て前記プログラム工程など次の工程を行なうためマスク
ＲＯＭの効率及び信頼性が低下される問題も発生する。
また、前記プログラム工程中にプログラム領域の確認が
不可能な不良チップを確認するためには完成されたマス
クＲＯＭを試験しなければならない。従って、プログラ
ムの確認に多くの時間を要するという問題があった。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は製造時間を短縮することができ、保管中に有機物など
による汚染を防止して効率及び信頼性を向上させること
のできるマスクＲＯＭの製造方法を提供することであ
る。
は製造時間を短縮することができ、保管中に有機物など
による汚染を防止して効率及び信頼性を向上させること
のできるマスクＲＯＭの製造方法を提供することであ
る。
【００１０】また、本発明の他の目的はプログラム工程
中にプログラム領域の確認が可能であり不良チップの分
析が簡単でまた効率的なマスクＲＯＭの製造方法を提供
することにある。
中にプログラム領域の確認が可能であり不良チップの分
析が簡単でまた効率的なマスクＲＯＭの製造方法を提供
することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
め、本発明はマスクＲＯＭの製造方法において、第１導
電形の半導体基板上にゲート絶縁膜と多結晶シリコンゲ
ートを形成する工程と、前記構造の全表面に第２導電形
の不純物イオンを注入して第１イオン注入層を形成する
工程と、前記第１イオン注入層のイオンを活性化してソ
ース及びドレイン領域を形成した後前記多結晶シリコン
ゲートの側壁にスペーサを形成する工程と、前記ソース
及びドレイン領域に前記第２導電形の不純物イオンを注
入して第２イオン注入層を形成する工程と、前記第２イ
オン注入層のイオンを活性化してソース及びドレイン拡
散領域を形成した後、前記構造の全表面に拡散防止膜を
形成する工程と、プログラム領域が露出されるように感
光膜パターンを形成した後、露出された前記拡散防止膜
を除去する工程と、前記ゲート絶縁膜下部の前記基板に
前記第１導電形の不純物イオンを注入して第３イオン注
入層を形成する工程と、前記第３イオン注入層のイオン
を活性化してチャネル領域を形成した後前記構造の全表
面に保護層を形成する工程とからなることを特徴とす
る。
め、本発明はマスクＲＯＭの製造方法において、第１導
電形の半導体基板上にゲート絶縁膜と多結晶シリコンゲ
ートを形成する工程と、前記構造の全表面に第２導電形
の不純物イオンを注入して第１イオン注入層を形成する
工程と、前記第１イオン注入層のイオンを活性化してソ
ース及びドレイン領域を形成した後前記多結晶シリコン
ゲートの側壁にスペーサを形成する工程と、前記ソース
及びドレイン領域に前記第２導電形の不純物イオンを注
入して第２イオン注入層を形成する工程と、前記第２イ
オン注入層のイオンを活性化してソース及びドレイン拡
散領域を形成した後、前記構造の全表面に拡散防止膜を
形成する工程と、プログラム領域が露出されるように感
光膜パターンを形成した後、露出された前記拡散防止膜
を除去する工程と、前記ゲート絶縁膜下部の前記基板に
前記第１導電形の不純物イオンを注入して第３イオン注
入層を形成する工程と、前記第３イオン注入層のイオン
を活性化してチャネル領域を形成した後前記構造の全表
面に保護層を形成する工程とからなることを特徴とす
る。
【００１２】
【作用】本発明は、第１導電形の半導体基板上にゲート
絶縁膜、多結晶シリコンゲート、ソース及びドレイン領
域とスペーサを形成した後、拡散防止膜で前記構造の全
表面を塗布した後、所望のプログラムに基づく次の工程
が遂行されるまで貯蔵され、その後チャネル領域及び保
護層が形成される。この拡散防止膜は、窒素環境あるい
は真空容器内に貯蔵される基板の多結晶シリコンゲート
のソース及びドレイン領域を保護しており、有機物及び
Ｎａなどによる汚染の防止やマスクＲＯＭの信頼性及び
効率の向上も図っている。更に、拡散防止膜のエッチン
グ工程においてＲＯＭデータ領域の確認及び不良チップ
の分析も容易とし、拡散防止膜形成工程をプログラム工
程前に実施するため、製造工期も短くなる。
絶縁膜、多結晶シリコンゲート、ソース及びドレイン領
域とスペーサを形成した後、拡散防止膜で前記構造の全
表面を塗布した後、所望のプログラムに基づく次の工程
が遂行されるまで貯蔵され、その後チャネル領域及び保
護層が形成される。この拡散防止膜は、窒素環境あるい
は真空容器内に貯蔵される基板の多結晶シリコンゲート
のソース及びドレイン領域を保護しており、有機物及び
Ｎａなどによる汚染の防止やマスクＲＯＭの信頼性及び
効率の向上も図っている。更に、拡散防止膜のエッチン
グ工程においてＲＯＭデータ領域の確認及び不良チップ
の分析も容易とし、拡散防止膜形成工程をプログラム工
程前に実施するため、製造工期も短くなる。
【００１３】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。図１〜５は本発明によるマスクＲＯＭ製造工程図で
ある。
る。図１〜５は本発明によるマスクＲＯＭ製造工程図で
ある。
【００１４】図１を参照すると、Ｐ型シリコン半導体基
板３１上に、従来の方法によりゲート絶縁膜３３及び多
結晶シリコンゲート３５を形成する。次に、前記基板３
１に前記基板３１と相反し、前記多結晶シリコンゲート
３５をイオン注入マスクとしてＰ及びＡｓなどのｎ形不
純物イオンをイオン注入して第１イオン注入層３６を形
成する。
板３１上に、従来の方法によりゲート絶縁膜３３及び多
結晶シリコンゲート３５を形成する。次に、前記基板３
１に前記基板３１と相反し、前記多結晶シリコンゲート
３５をイオン注入マスクとしてＰ及びＡｓなどのｎ形不
純物イオンをイオン注入して第１イオン注入層３６を形
成する。
【００１５】図２を参照すると、前記多結晶シリコンゲ
ート３５の側壁に従来の方法によりスペーサ３９を形成
した後、アニーリングにより前記第１イオン注入層３６
のイオンを活性化してソース及びドレイン領域３７，３
８を形成する。この時、前記ソース及びドレイン領域３
７，３８は前記基板３１の上部表面から約０．３〜０．
４μｍ程の深さで形成する。
ート３５の側壁に従来の方法によりスペーサ３９を形成
した後、アニーリングにより前記第１イオン注入層３６
のイオンを活性化してソース及びドレイン領域３７，３
８を形成する。この時、前記ソース及びドレイン領域３
７，３８は前記基板３１の上部表面から約０．３〜０．
４μｍ程の深さで形成する。
【００１６】次に前記ソース及びドレイン領域３７，３
８と金属配線とのオーミック接触のため、前記多結晶シ
リコンゲート３５とスペーサ３９をイオン注入マスクと
してＰ及びＡｓなどのｎ形不純物イオンを前記ソース及
びドレイン領域３７，３８上部にイオン注入して拡散領
域を形成する第２イオン注入層４０を形成する。
８と金属配線とのオーミック接触のため、前記多結晶シ
リコンゲート３５とスペーサ３９をイオン注入マスクと
してＰ及びＡｓなどのｎ形不純物イオンを前記ソース及
びドレイン領域３７，３８上部にイオン注入して拡散領
域を形成する第２イオン注入層４０を形成する。
【００１７】図３を参照すると、前記構造の全表面に化
学気相成長法（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ；以下ＣＶＤという）により酸化硅素膜あ
るいは窒化硅素膜を用いて拡散防止膜４５を形成する。
次に、前記アニーリングで前記第２イオン注入層４０の
イオンを活性化して金属配線とのオーミック接触のため
のソース及びドレイン拡散領域４１，４３を形成する。
前記ソース及びドレイン拡散領域４１，４３は前記ソー
ス及びドレイン領域３７，３８の上部から約０．２μｍ
程の深さで形成する。
学気相成長法（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ；以下ＣＶＤという）により酸化硅素膜あ
るいは窒化硅素膜を用いて拡散防止膜４５を形成する。
次に、前記アニーリングで前記第２イオン注入層４０の
イオンを活性化して金属配線とのオーミック接触のため
のソース及びドレイン拡散領域４１，４３を形成する。
前記ソース及びドレイン拡散領域４１，４３は前記ソー
ス及びドレイン領域３７，３８の上部から約０．２μｍ
程の深さで形成する。
【００１８】前記拡散防止膜４５は貯蔵期間中有機物及
びＮａなど各種汚染で前記構造の半導体基板３１を保護
するために形成する。その後前記ソース及びドレイン拡
散領域４１，４３と拡散防止膜４５が形成された前記構
造の基板３１は、所望のプログラムに応じて次の工程が
遂行されるまで窒素環境あるいは真空容器に貯蔵され
る。
びＮａなど各種汚染で前記構造の半導体基板３１を保護
するために形成する。その後前記ソース及びドレイン拡
散領域４１，４３と拡散防止膜４５が形成された前記構
造の基板３１は、所望のプログラムに応じて次の工程が
遂行されるまで窒素環境あるいは真空容器に貯蔵され
る。
【００１９】図４を参照すると、需要者の所望のプログ
ラムにより前記貯蔵中である基板３１にプログラム工程
を進行して前記拡散防止膜４５の所定部分に従来のホト
リソグラフィによりプログラム領域５０が露出されるよ
うにホトレジストパターン４９を形成した後、湿式蝕刻
方法（Ｗｅｔ Ｅｔｃｈｉｎｇ，ウェットエッチング）
あるいは乾式蝕刻方法（Ｄｒｙ Ｅｔｃｈｉｎｇ，ドラ
イエッチング）により前記ホトレジストパターン４９に
より露出された前記拡散防止膜４５を除去する。そして
前記プログラム領域５０の前記ゲート絶縁膜３３の下部
にＢなどのＰ形不純物イオンをイオン注入して前記ゲー
ト絶縁膜３３下部の前記基板３１に第３イオン注入層４
７を形成する。
ラムにより前記貯蔵中である基板３１にプログラム工程
を進行して前記拡散防止膜４５の所定部分に従来のホト
リソグラフィによりプログラム領域５０が露出されるよ
うにホトレジストパターン４９を形成した後、湿式蝕刻
方法（Ｗｅｔ Ｅｔｃｈｉｎｇ，ウェットエッチング）
あるいは乾式蝕刻方法（Ｄｒｙ Ｅｔｃｈｉｎｇ，ドラ
イエッチング）により前記ホトレジストパターン４９に
より露出された前記拡散防止膜４５を除去する。そして
前記プログラム領域５０の前記ゲート絶縁膜３３の下部
にＢなどのＰ形不純物イオンをイオン注入して前記ゲー
ト絶縁膜３３下部の前記基板３１に第３イオン注入層４
７を形成する。
【００２０】この時前記多結晶シリコンゲート３５の下
部の前記基板３１以外の部分に注入されたＰ形不純物イ
オンは前記プログラム領域５０の露出された前記ソース
及びドレイン領域３７，３８を貫通して前記基板３１の
さらに深い所に注入されるため半導体装置の電気伝導に
影響を及ばさない。
部の前記基板３１以外の部分に注入されたＰ形不純物イ
オンは前記プログラム領域５０の露出された前記ソース
及びドレイン領域３７，３８を貫通して前記基板３１の
さらに深い所に注入されるため半導体装置の電気伝導に
影響を及ばさない。
【００２１】図５を参照すると、前記ホトレジストパタ
ーン４９を除去した後前記アニーリングにより前記ゲー
ト絶縁膜３３下部の前記第３イオン注入層４７を活性化
してチャネル領域４８を形成する。そして、前記構造の
全表面にＢＰＳＧ，ＰＳＧ，ＵＳＧなどガラス材質絶縁
物質により保護層５１を形成する。
ーン４９を除去した後前記アニーリングにより前記ゲー
ト絶縁膜３３下部の前記第３イオン注入層４７を活性化
してチャネル領域４８を形成する。そして、前記構造の
全表面にＢＰＳＧ，ＰＳＧ，ＵＳＧなどガラス材質絶縁
物質により保護層５１を形成する。
【００２２】
【発明の効果】以上のように、本発明は、第１導電形の
半導体基板上にゲート絶縁膜、多結晶シリコンゲート、
ソース及びドレイン領域とスペーサを形成した後拡散防
止膜で前記構造の全表面を塗布した後、プログラム工程
のような所望のプログラムに応じた次の工程が遂行され
るまで窒素環境あるいは真空容器に貯蔵される。そし
て、その後チャネル領域及び保護層が形成される。
半導体基板上にゲート絶縁膜、多結晶シリコンゲート、
ソース及びドレイン領域とスペーサを形成した後拡散防
止膜で前記構造の全表面を塗布した後、プログラム工程
のような所望のプログラムに応じた次の工程が遂行され
るまで窒素環境あるいは真空容器に貯蔵される。そし
て、その後チャネル領域及び保護層が形成される。
【００２３】従って、本発明は拡散防止膜を形成した後
に貯蔵するため多結晶シリコンゲートとソース及びドレ
イン領域が拡散防止膜により保護されて有機物及びＮａ
などによる汚染を防止することができ、マスクＲＯＭの
信頼性及び効率を向上させることができる利点がある。
また、本発明は拡散防止膜のエッチング工程によりＲＯ
Ｍデータ領域の確認を可能とし不良チップの分析を容易
とし拡散防止膜形成工程をプログラム工程前に実施する
ため需要者の注文による製造工期が短くなる利点があ
る。
に貯蔵するため多結晶シリコンゲートとソース及びドレ
イン領域が拡散防止膜により保護されて有機物及びＮａ
などによる汚染を防止することができ、マスクＲＯＭの
信頼性及び効率を向上させることができる利点がある。
また、本発明は拡散防止膜のエッチング工程によりＲＯ
Ｍデータ領域の確認を可能とし不良チップの分析を容易
とし拡散防止膜形成工程をプログラム工程前に実施する
ため需要者の注文による製造工期が短くなる利点があ
る。
【図１】本発明によるマスクＲＯＭの製造工程図であ
る。
る。
【図２】本発明によるマスクＲＯＭの製造工程図であ
る。
る。
【図３】本発明によるマスクＲＯＭの製造工程図であ
る。
る。
【図４】本発明によるマスクＲＯＭの製造工程図であ
る。
る。
【図５】本発明によるマスクＲＯＭの製造工程図であ
る。
る。
【図６】従来技術によるマスクＲＯＭの製造工程図であ
る。
る。
【図７】従来技術によるマスクＲＯＭの製造工程図であ
る。
る。
【図８】従来技術によるマスクＲＯＭの製造工程図であ
る。
る。
【図９】従来技術によるマスクＲＯＭの製造工程図であ
る。
る。
１ 半導体基板 ３ ゲート絶縁膜 ５ 多結晶シリコンゲート ７ 第１イオン注入層 ８ ソース領域 ９ ドレイン領域 １１ スペーサ １３ ソース拡散領域 １４ プログラム領域 １５ ドレイン拡散領域 １６ ホトレジストパターン １７ 第３イオン注入層 １８ チャネル領域 １９ 拡散防止膜 ２１ 保護膜 ３１ 半導体基板 ３３ ゲート絶縁膜 ３５ 多結晶シリコンゲート ３６ 第１イオン注入層 ３７ ソース領域 ３８ ドレイン領域 ３９ スペーサ ４０ 第２イオン注入層 ４１ ソース拡散領域 ４３ ドレイン拡散領域 ４５ 拡散防止膜 ４７ 第３イオン注入層 ４８ チャネル領域 ４９ ホトレジストパターン ５０ プログラム領域 ５１ 保護膜
フロントページの続き (72)発明者 アン、 クン−オク 大韓民国京畿道水原市勧善区仁渓洞新盤浦 アパートメント106棟706号
Claims (7)
- 【請求項１】 第１導電形の半導体基板上にゲート絶縁
膜と多結晶シリコンゲートを形成する工程と、 前記構造の全表面に第２導電形の不純物イオンを注入し
て第１イオン注入層を形成する工程と、 前記第１イオン注入層のイオンを活性化してソース及び
ドレイン領域を形成した後前記多結晶シリコンゲートの
側壁にスペーサを形成する工程と、 前記ソース及びドレイン領域に前記第２導電形の不純物
イオンを注入して第２イオン注入層を形成する工程と、 前記第２イオン注入層のイオンを活性化してソース及び
ドレイン拡散領域を形成した後、前記構造の全表面に拡
散防止膜を形成する工程と、 プログラム領域が露出されるように感光膜パターンを形
成した後、露出された前記拡散防止膜を除去する工程
と、 前記ゲート絶縁膜下部の前記基板に前記第１導電形の不
純物イオンを注入して第３イオン注入層を形成する工程
と、 前記第３イオン注入層のイオンを活性化してチャネル領
域を形成した後、前記構造の全表面に保護層を形成する
工程とからなることを特徴とするマスクＲＯＭの製造方
法。 - 【請求項２】 前記半導体基板をＰ形単結晶シリコン基
板により形成することを特徴とする請求項１に記載のマ
スクＲＯＭの製造方法。 - 【請求項３】 前記第２導電形の不純物イオンはｎ形不
純物イオンであることを特徴とする請求項１に記載のマ
スクＲＯＭの製造方法。 - 【請求項４】 前記拡散防止膜を酸化硅素膜あるいは窒
化硅素膜のいずれかにより形成することを特徴とする請
求項１に記載のマスクＲＯＭの製造方法。 - 【請求項５】 前記拡散防止膜が形成された前記基板を
貯蔵することを特徴とする請求項１に記載のマスクＲＯ
Ｍの製造方法。 - 【請求項６】 前記第１導電形不純物イオンはＰ形不純
物イオンであることを特徴とする請求項１に記載のマス
クＲＯＭの製造方法。 - 【請求項７】 前記保護層をＢＰＳＧ，ＰＳＧ及びＵＳ
Ｇなどのガラス材質絶縁物質により形成することを特徴
とする請求項１に記載のマスクＲＯＭの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-14795 | 1991-08-24 | ||
| KR1019910014795A KR940003597B1 (ko) | 1991-08-24 | 1991-08-24 | 마스크롬의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211315A true JPH05211315A (ja) | 1993-08-20 |
| JPH07123142B2 JPH07123142B2 (ja) | 1995-12-25 |
Family
ID=19319140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4210244A Expired - Fee Related JPH07123142B2 (ja) | 1991-08-24 | 1992-08-06 | マスクｒｏｍの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5270237A (ja) |
| JP (1) | JPH07123142B2 (ja) |
| KR (1) | KR940003597B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
| US5514609A (en) * | 1994-05-13 | 1996-05-07 | Mosel Vitelic, Inc. | Through glass ROM code implant to reduce product delivering time |
| US5380676A (en) * | 1994-05-23 | 1995-01-10 | United Microelectronics Corporation | Method of manufacturing a high density ROM |
| US5457060A (en) * | 1994-06-20 | 1995-10-10 | Winbond Electronics Corporation | Process for manufactuirng MOSFET having relatively shallow junction of doped region |
| US5545581A (en) * | 1994-12-06 | 1996-08-13 | International Business Machines Corporation | Plug strap process utilizing selective nitride and oxide etches |
| US6614082B1 (en) * | 1999-01-29 | 2003-09-02 | Micron Technology, Inc. | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers |
| US6184095B1 (en) * | 1999-02-09 | 2001-02-06 | Windbond Electronics Corp. | Method for fabricating mask ROM via medium current implanter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01165162A (ja) * | 1987-12-22 | 1989-06-29 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH01184864A (ja) * | 1988-01-13 | 1989-07-24 | Ricoh Co Ltd | Ｒｏｍの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4466172A (en) * | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| JPS55111161A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Semiconductor device and manufacturing method thereof |
| US4356042A (en) * | 1980-11-07 | 1982-10-26 | Mostek Corporation | Method for fabricating a semiconductor read only memory |
| FR2642900B1 (fr) * | 1989-01-17 | 1991-05-10 | Sgs Thomson Microelectronics | Procede de fabrication de circuits integres a transistors de memoire eprom et a transistors logiques |
-
1991
- 1991-08-24 KR KR1019910014795A patent/KR940003597B1/ko not_active Expired - Fee Related
-
1992
- 1992-04-23 US US07/872,609 patent/US5270237A/en not_active Expired - Lifetime
- 1992-08-06 JP JP4210244A patent/JPH07123142B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01165162A (ja) * | 1987-12-22 | 1989-06-29 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH01184864A (ja) * | 1988-01-13 | 1989-07-24 | Ricoh Co Ltd | Ｒｏｍの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5270237A (en) | 1993-12-14 |
| KR930005106A (ko) | 1993-03-23 |
| JPH07123142B2 (ja) | 1995-12-25 |
| KR940003597B1 (ko) | 1994-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191693B2 (ja) | 半導体記憶装置の製造方法 | |
| US7517737B2 (en) | Structures for and method of silicide formation on memory array and peripheral logic devices | |
| US5910672A (en) | Semiconductor device and method of manufacturing the same | |
| JPH04253341A (ja) | トランジスタ製作方法 | |
| JPH07123142B2 (ja) | マスクｒｏｍの製造方法 | |
| JP2868359B2 (ja) | 半導体装置の製造方法 | |
| JPH1117030A (ja) | マスクｒｏｍ及びその製造方法 | |
| US20060199358A1 (en) | Method for manufacturing field effect transistor | |
| JPS6146065B2 (ja) | ||
| US5874344A (en) | Two step source/drain anneal to prevent dopant evaporation | |
| JPH0467671A (ja) | 半導体装置の製造方法 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| JPH05304169A (ja) | 半導体装置の製造方法 | |
| US5994737A (en) | Semiconductor device with bird's beak | |
| US20070173017A1 (en) | Advanced non-volatile memory array and method of fabrication thereof | |
| US6184095B1 (en) | Method for fabricating mask ROM via medium current implanter | |
| JP3373480B2 (ja) | 読出専用メモリの製造方法及びウエハの保管方法 | |
| JP2803925B2 (ja) | 半導体装置の製造方法 | |
| JP2774019B2 (ja) | 半導体装置の製造方法 | |
| JPH02122570A (ja) | 不揮発性メモリ及びその製造方法 | |
| JP2003031797A (ja) | 半導体装置およびその製造方法 | |
| US20070145532A1 (en) | High voltage BICMOS device and method for manufacturing the same | |
| US20040142519A1 (en) | Methods of manufacturing a semiconductor device | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| JP2003023113A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |