JPH05216703A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05216703A JPH05216703A JP4042423A JP4242392A JPH05216703A JP H05216703 A JPH05216703 A JP H05216703A JP 4042423 A JP4042423 A JP 4042423A JP 4242392 A JP4242392 A JP 4242392A JP H05216703 A JPH05216703 A JP H05216703A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- output
- data
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 同期して同一処理を実行するプロセッサを備
えて信頼性を高めたシステムにおいて、あるプロセッサ
に障害が発生した場合のシステムの信頼性の低下を防
ぐ。 【構成】 複数のプロセッサ１１０〜１１３の出力と、
それぞれ他のプロセッサの出力と比較するための出力の
切替装置１２０〜１２３及び比較器１３０〜１３３を備
え、比較の結果不一致が出た所のカウンタ１５０〜１５
３のみインクリメントされ、この時全てのプロセッサに
は再実行命令がオアゲート１６０〜１６３を経て伝えら
れ、出力の組合せを替えて比較が再実行される。この手
段を繰返して、故障プロセッサが判明すると該プロセッ
サのドライバ１４０〜１４３が無効化されそのプロセッ
サは切離される。
えて信頼性を高めたシステムにおいて、あるプロセッサ
に障害が発生した場合のシステムの信頼性の低下を防
ぐ。 【構成】 複数のプロセッサ１１０〜１１３の出力と、
それぞれ他のプロセッサの出力と比較するための出力の
切替装置１２０〜１２３及び比較器１３０〜１３３を備
え、比較の結果不一致が出た所のカウンタ１５０〜１５
３のみインクリメントされ、この時全てのプロセッサに
は再実行命令がオアゲート１６０〜１６３を経て伝えら
れ、出力の組合せを替えて比較が再実行される。この手
段を繰返して、故障プロセッサが判明すると該プロセッ
サのドライバ１４０〜１４３が無効化されそのプロセッ
サは切離される。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にフォールトトレラントコンピュータに関する。
にフォールトトレラントコンピュータに関する。
【０００２】
【従来の技術】従来、この種の情報処理装置は、故障が
発生した場合でもシステムがダウンすることなく稼働し
続けさせる方式として以下のような方式をとっていた。
発生した場合でもシステムがダウンすることなく稼働し
続けさせる方式として以下のような方式をとっていた。
【０００３】１：プロセッサの３重化による多数決方式 ２：ひとつのシステムがダウンした場合にサブのシステ
ムが稼働するホットスタンバイ方式
ムが稼働するホットスタンバイ方式
【０００４】
【発明が解決しようとする課題】従来の技術では２つの
部分に故障が起こるとシステムがダウンしてしまうとい
う欠点がある。
部分に故障が起こるとシステムがダウンしてしまうとい
う欠点がある。
【０００５】そこで本発明の目的は多重故障が起こって
もシステムがダウンすることなく稼働し続ける情報処理
装置を提供することにある。
もシステムがダウンすることなく稼働し続ける情報処理
装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の情報処理装置
は、同期して同一処理を実行するＮ個のプロセッサモジ
ュールを持ち、前記プロセッサモジュールは、プロセッ
サと、前記プロセッサ以外の（Ｎ−１）個のプロセッサ
の出力を入力として切替出力する切替装置と、前記プロ
セッサの出力と前記切替装置の出力を比較する比較器
と、前期比較器の比較結果によってカウントされるカウ
ンタと、前記カウンタの出力結果に応じて前記切替装置
に切替を指示する切替指示手段と、前記カウンタの出力
結果に応じて前記プロセッサを切り離す手段とを有して
いる。
は、同期して同一処理を実行するＮ個のプロセッサモジ
ュールを持ち、前記プロセッサモジュールは、プロセッ
サと、前記プロセッサ以外の（Ｎ−１）個のプロセッサ
の出力を入力として切替出力する切替装置と、前記プロ
セッサの出力と前記切替装置の出力を比較する比較器
と、前期比較器の比較結果によってカウントされるカウ
ンタと、前記カウンタの出力結果に応じて前記切替装置
に切替を指示する切替指示手段と、前記カウンタの出力
結果に応じて前記プロセッサを切り離す手段とを有して
いる。
【０００７】
【実施例】本発明の一実施例の動作を図を用いて説明す
る。
る。
【０００８】図１は、４プロセッサ構成によって２重故
障まで耐えられるシステムのブロック図である。まず図
１の構成について説明する。
障まで耐えられるシステムのブロック図である。まず図
１の構成について説明する。
【０００９】各プロセッサ１１０〜１１３は同期をとっ
て同じ処理を実行しており、各プロセッサから出力され
るデータはデータバス１７０〜１７３によって各々に対
応した比較器１３０〜１３３に入力される。また各デー
タは同時に各々に対応したドライバ１４０〜１４３にも
入力している。
て同じ処理を実行しており、各プロセッサから出力され
るデータはデータバス１７０〜１７３によって各々に対
応した比較器１３０〜１３３に入力される。また各デー
タは同時に各々に対応したドライバ１４０〜１４３にも
入力している。
【００１０】各比較器１３０〜１３３に比較対象として
入力するデータは切替装置１２０〜１２３を用いて一意
に決定され比較対象データとなっている。その各切替装
置１２０〜１２３に入力されるデータの条件は、被比較
対象であるプロセッサからのデータ以外のプロセッサか
らのデータであることである。次に各カウンタ１５０〜
１５３のうち比較結果が不一致な比較器に対応している
カウンタのみインクリメントされる。そしてカウンタの
出力は切替装置１２０〜１２３に入力され比較対象デー
タの切替を行っている。さらに各比較器１３０〜１３３
からの信号はそれぞれ対応したドライバ１４０〜１４３
に接続されている。
入力するデータは切替装置１２０〜１２３を用いて一意
に決定され比較対象データとなっている。その各切替装
置１２０〜１２３に入力されるデータの条件は、被比較
対象であるプロセッサからのデータ以外のプロセッサか
らのデータであることである。次に各カウンタ１５０〜
１５３のうち比較結果が不一致な比較器に対応している
カウンタのみインクリメントされる。そしてカウンタの
出力は切替装置１２０〜１２３に入力され比較対象デー
タの切替を行っている。さらに各比較器１３０〜１３３
からの信号はそれぞれ対応したドライバ１４０〜１４３
に接続されている。
【００１１】そこで各比較器１３０〜１３３の比較結果
が不一致の場合は、被比較対象データを出力しているプ
ロセッサが誤ったデータを出力している、つまりプロセ
ッサが故障していると仮定してデータが流れないように
ドライバを無力化する。
が不一致の場合は、被比較対象データを出力しているプ
ロセッサが誤ったデータを出力している、つまりプロセ
ッサが故障していると仮定してデータが流れないように
ドライバを無力化する。
【００１２】さらに比較結果からの信号はオアゲート１
６０〜１６３に入力され比較器のうちどれかひとつでも
不一致な結果が出力された場合は信号線１８０〜１８３
を通って各プロセッサ１１０〜１１３に再実行指示を行
う。
６０〜１６３に入力され比較器のうちどれかひとつでも
不一致な結果が出力された場合は信号線１８０〜１８３
を通って各プロセッサ１１０〜１１３に再実行指示を行
う。
【００１３】なお比較対象を決める切替装置１２０〜１
２３の入力の接続順位は被比較対象のプロセッサ番号の
次の番号から順番に接続され最後の番号まできたら最初
に戻ってまた小さい順に接続されている。従って例えば
切替装置１２２の順番はプロセッサ１１３のデータが最
初で、次に１１０のデータ、その次に１１１のデータの
順となる。
２３の入力の接続順位は被比較対象のプロセッサ番号の
次の番号から順番に接続され最後の番号まできたら最初
に戻ってまた小さい順に接続されている。従って例えば
切替装置１２２の順番はプロセッサ１１３のデータが最
初で、次に１１０のデータ、その次に１１１のデータの
順となる。
【００１４】またカウンタ１５０〜１５３のうち何れか
が３回カウントされると被比較対象データは比較対象デ
ータのうちのどのデータとも等しい結果が得られないこ
とになり、そのプロセッサの故障を示す信号がそのカウ
ンタから出力される。
が３回カウントされると被比較対象データは比較対象デ
ータのうちのどのデータとも等しい結果が得られないこ
とになり、そのプロセッサの故障を示す信号がそのカウ
ンタから出力される。
【００１５】次に動作例について説明する。
【００１６】全てのプロセッサが正常に動作している間
は各プロセッサのデータは各々データバス１７０〜１７
３を通しドライバ１４０〜１４３を経てメモリ１９０に
書き込まれる。
は各プロセッサのデータは各々データバス１７０〜１７
３を通しドライバ１４０〜１４３を経てメモリ１９０に
書き込まれる。
【００１７】ここで例えばプロセッサ１１１が故障した
場合、比較器１３０と１３１の比較結果が各々不一致と
なる。また比較器１３２と１３３の比較結果は等しいま
まである。よってこの結果からプロセッサ１１０〜１１
３のどれかに故障があると仮定でき、この時全てのプロ
セッサは再実行指示をオアゲート１６０〜１６３を経て
知らされ再実行する。同時に不一致な結果となった比較
器１３０と１３１に接続されているカウンタ１５０と１
５１がインクリメントされる。そして切替装置１２０と
１２１に入力しているデータを切り替えることによっ
て、比較器１３０はプロセッサ１１０と１１２のデー
タ、比較器１３１はプロセッサ１１１と１１３のデータ
が比較される。そして比較対象データ変更の結果、比較
器１３０の比較結果は等しくなり、比較器１３１の比較
結果は不一致のままとなる。そこで今度はカウンタ１５
１のみがインクリメントされる。そして切替装置に入力
して比較するプロセッサのデータが変わり比較器１３１
ではプロセッサ１１１と１１０との比較になる。その結
果も不一致であるのでカウンタ１５１の値がインクリメ
ントされる。そしてカウンタ１５１が３カウントされた
のでプロセッサ１１１の停止命令がおこりプロセッサ１
１１は停止する。そこでプロセッサ１１１は故障である
と判明したので切り離される。
場合、比較器１３０と１３１の比較結果が各々不一致と
なる。また比較器１３２と１３３の比較結果は等しいま
まである。よってこの結果からプロセッサ１１０〜１１
３のどれかに故障があると仮定でき、この時全てのプロ
セッサは再実行指示をオアゲート１６０〜１６３を経て
知らされ再実行する。同時に不一致な結果となった比較
器１３０と１３１に接続されているカウンタ１５０と１
５１がインクリメントされる。そして切替装置１２０と
１２１に入力しているデータを切り替えることによっ
て、比較器１３０はプロセッサ１１０と１１２のデー
タ、比較器１３１はプロセッサ１１１と１１３のデータ
が比較される。そして比較対象データ変更の結果、比較
器１３０の比較結果は等しくなり、比較器１３１の比較
結果は不一致のままとなる。そこで今度はカウンタ１５
１のみがインクリメントされる。そして切替装置に入力
して比較するプロセッサのデータが変わり比較器１３１
ではプロセッサ１１１と１１０との比較になる。その結
果も不一致であるのでカウンタ１５１の値がインクリメ
ントされる。そしてカウンタ１５１が３カウントされた
のでプロセッサ１１１の停止命令がおこりプロセッサ１
１１は停止する。そこでプロセッサ１１１は故障である
と判明したので切り離される。
【００１８】次に例えばプロセッサ１１１が故障したま
まの状態でさらにプロセッサ１１２が故障していたとし
ても上記の処理を繰り返すことによってプロセッサ１１
２の故障を検出できることは明らかである。またこの
時、残りの正常なプロセッサ１１０と１１３は通常の処
理を行っていることになる。そして新しいプロセッサ１
１１や１１２を接続することによってすべてのカウンタ
がリセットされ４プロセッサ稼働の通常の処理に戻る。
まの状態でさらにプロセッサ１１２が故障していたとし
ても上記の処理を繰り返すことによってプロセッサ１１
２の故障を検出できることは明らかである。またこの
時、残りの正常なプロセッサ１１０と１１３は通常の処
理を行っていることになる。そして新しいプロセッサ１
１１や１１２を接続することによってすべてのカウンタ
がリセットされ４プロセッサ稼働の通常の処理に戻る。
【００１９】以上が本発明の実施例である。また上記実
施例では４プロセッサの場合についてのみ説明したが、
Ｎ個のプロセッサの場合においても上記の処理を繰り返
すことによって最大（Ｎ−２）個までの故障に耐えシス
テム全体では稼働し続けることができる。
施例では４プロセッサの場合についてのみ説明したが、
Ｎ個のプロセッサの場合においても上記の処理を繰り返
すことによって最大（Ｎ−２）個までの故障に耐えシス
テム全体では稼働し続けることができる。
【００２０】したがって従来の装置では実現できなかっ
た多重故障に耐えられるシステムであることがいえる。
またさらにプロセッサ、切替装置、比較器、カウンタ、
ドライバ、オアゲート、そして各々を結ぶ信号線をひと
つのモジュールとしてボード化することにより、容易に
モジュール毎の交換を可能にすることもできる。
た多重故障に耐えられるシステムであることがいえる。
またさらにプロセッサ、切替装置、比較器、カウンタ、
ドライバ、オアゲート、そして各々を結ぶ信号線をひと
つのモジュールとしてボード化することにより、容易に
モジュール毎の交換を可能にすることもできる。
【００２１】
【発明の効果】以上説明したように本発明は同期をとっ
て同じ処理を行っているプロセッサを複数個接続するこ
とによって多重故障が起こってもシステムがダウンする
ことなく稼働し続けるという効果がある。
て同じ処理を行っているプロセッサを複数個接続するこ
とによって多重故障が起こってもシステムがダウンする
ことなく稼働し続けるという効果がある。
【図１】本発明の一実施例を示す構成図である。
１１０〜１１３ プロセッサ １２０〜１２３ 切替装置 １３０〜１３３ 比較器 １４０〜１４３ ドライバ １５０〜１５３ カウンタ １６０〜１６３ オアゲート １７０〜１７３ データバス １８０〜１８３ 信号線 １９０ メモリ
Claims (1)
- 【請求項１】 同期して同一処理を実行するＮ個のプロ
セッサモジュールを持ち、 前記プロセッサモジュールは、 プロセッサと、 前記プロセッサ以外の（Ｎ−１）個のプロセッサの出力
を入力として切替出力する切替装置と、 前記プロセッサの出力と前記切替装置の出力を比較する
比較器と、 前期比較器の比較結果によってカウントされるカウンタ
と、 前記カウンタの出力結果に応じて前記切替装置に切替を
指示する切替指示手段と、 前記カウンタの出力結果に応じて前記プロセッサを切り
離す手段とを有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042423A JP2751941B2 (ja) | 1992-01-31 | 1992-01-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4042423A JP2751941B2 (ja) | 1992-01-31 | 1992-01-31 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216703A true JPH05216703A (ja) | 1993-08-27 |
| JP2751941B2 JP2751941B2 (ja) | 1998-05-18 |
Family
ID=12635655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4042423A Expired - Fee Related JP2751941B2 (ja) | 1992-01-31 | 1992-01-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751941B2 (ja) |
-
1992
- 1992-01-31 JP JP4042423A patent/JP2751941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751941B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6131169A (en) | Reliability of crossbar switches in an information processing system | |
| US3921149A (en) | Computer comprising three data processors | |
| US6985482B2 (en) | Cross-bar switch system with redundancy | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| US5696983A (en) | Decentralized system connected by individual buses and bus connection method | |
| JP2751941B2 (ja) | 情報処理装置 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH0683662A (ja) | 情報処理装置 | |
| KR100390402B1 (ko) | 삼중 중복형 모듈러 장치 | |
| SU615483A1 (ru) | Вычислительна система | |
| JPS6113627B2 (ja) | ||
| SU928335A1 (ru) | Устройство дл отключени внешних устройств от линий св зи,соедин ющих внешние устройства с ЦВМ | |
| JPH04257931A (ja) | 計算機システム | |
| JPH0490016A (ja) | データ処理装置 | |
| SU1372329A2 (ru) | Устройство дл управлени каналами | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH0380318A (ja) | 系構成情報の更新制御方式 | |
| JPH08278898A (ja) | Ｃｐｕ判定装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| SU1084802A1 (ru) | Резервированна система | |
| SU1727125A1 (ru) | Устройство дл оперативной реконфигурации резервированной системы | |
| JP3015538B2 (ja) | 電子計算機の二重化方式 | |
| JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |