JPH05216802A - ハードディスク制御装置 - Google Patents
ハードディスク制御装置Info
- Publication number
- JPH05216802A JPH05216802A JP4047890A JP4789092A JPH05216802A JP H05216802 A JPH05216802 A JP H05216802A JP 4047890 A JP4047890 A JP 4047890A JP 4789092 A JP4789092 A JP 4789092A JP H05216802 A JPH05216802 A JP H05216802A
- Authority
- JP
- Japan
- Prior art keywords
- hard disk
- data
- interface
- signal
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 102100024342 Contactin-2 Human genes 0.000 description 4
- 101000690440 Solanum lycopersicum Floral homeotic protein AGAMOUS Proteins 0.000 description 4
- 101100368725 Bacillus subtilis (strain 168) tagF gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】
【目的】 従来から用いられているハードディスクイン
タフェイスＩＣを用いながら、それが対応することので
きないハードディスク装置の拡張機能（例えば、１０２
５以上のシリンダのアクセス）や、デュアルポート機
能、スピンドル同期機能等の新しい機能を使用する。 【構成】 ハードディスクインタフェイスＩＣ１０とは
別個にタグ信号及びデータ信号の一部を出力する付加制
御回路１５を設け、ＯＲ回路１６により、ハードディス
クインタフェイスＩＣ１０の出力するタグ信号及びデー
タ信号に加え、付加制御回路１５の出力するタグ信号及
びデータ信号もハードディスクドライバ１３に出力す
る。 【効果】 タグ信号及びデータ信号の未使用部分を利用
して、付加制御回路１５が意味のあるデータをハードデ
ィスクドライバ１３に出力し、ハードディスク装置１４
の拡張機能や新しい機能を制御する。
タフェイスＩＣを用いながら、それが対応することので
きないハードディスク装置の拡張機能（例えば、１０２
５以上のシリンダのアクセス）や、デュアルポート機
能、スピンドル同期機能等の新しい機能を使用する。 【構成】 ハードディスクインタフェイスＩＣ１０とは
別個にタグ信号及びデータ信号の一部を出力する付加制
御回路１５を設け、ＯＲ回路１６により、ハードディス
クインタフェイスＩＣ１０の出力するタグ信号及びデー
タ信号に加え、付加制御回路１５の出力するタグ信号及
びデータ信号もハードディスクドライバ１３に出力す
る。 【効果】 タグ信号及びデータ信号の未使用部分を利用
して、付加制御回路１５が意味のあるデータをハードデ
ィスクドライバ１３に出力し、ハードディスク装置１４
の拡張機能や新しい機能を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、ハードディスク装置の
有する各種機能を有効に利用するためのハードディスク
制御装置に関する。
有する各種機能を有効に利用するためのハードディスク
制御装置に関する。
【０００２】
【従来の技術】入力用スキャナや編集ステーション等の
製版用データ処理装置では一般に膨大な量の画像データ
を扱い、しかも、その膨大な量のデータを迅速に処理す
る必要があるため、外部記憶装置としては大容量のハー
ドディスクを使用する。現在、ハードディスクを制御す
るための制御用インタフェイスの規格には、ＥＳＤＩ
（Enhanced Small Device Interface）、ＳＭＤ（Small
Module Device）、ＳＣＳＩ（Small Computer System
Interface）等の各種方式があるが、このうち、製版装
置用ハードディスクでは、実効データ転送速度の最も大
きいＳＭＤ方式のインタフェイスが多く用いられてい
る。
製版用データ処理装置では一般に膨大な量の画像データ
を扱い、しかも、その膨大な量のデータを迅速に処理す
る必要があるため、外部記憶装置としては大容量のハー
ドディスクを使用する。現在、ハードディスクを制御す
るための制御用インタフェイスの規格には、ＥＳＤＩ
（Enhanced Small Device Interface）、ＳＭＤ（Small
Module Device）、ＳＣＳＩ（Small Computer System
Interface）等の各種方式があるが、このうち、製版装
置用ハードディスクでは、実効データ転送速度の最も大
きいＳＭＤ方式のインタフェイスが多く用いられてい
る。
【０００３】上記各方式のインタフェイスに対してはそ
れぞれ専用のＩＣが用意されており、ＳＭＤ方式のイン
タフェイスについても専用のＩＣが市販されている。こ
のＳＭＤインタフェイスＩＣ１０は図５に示すように、
画像処理装置（或いはコンピュータ等）のバスライン１
１に接続され、同じくバスライン１１に接続されたＣＰ
Ｕ１２とハードディスク装置１４に接続されたハードデ
ィスクドライバ１３との間のインタフェイスを行なう。
ＳＭＤインタフェイスＩＣ１０はハードディスクのヘッ
ド制御に関するデータのほか、ハードディスク１４に記
録されたデータに関するインタフェイスも行なうが、図
５ではデータ制御部の図示は省略している。なお、ハー
ドディスク１４には複数台のハードディスクユニットが
含まれ得る。１台のハードディスクユニットの内部の構
造を図７に示す。
れぞれ専用のＩＣが用意されており、ＳＭＤ方式のイン
タフェイスについても専用のＩＣが市販されている。こ
のＳＭＤインタフェイスＩＣ１０は図５に示すように、
画像処理装置（或いはコンピュータ等）のバスライン１
１に接続され、同じくバスライン１１に接続されたＣＰ
Ｕ１２とハードディスク装置１４に接続されたハードデ
ィスクドライバ１３との間のインタフェイスを行なう。
ＳＭＤインタフェイスＩＣ１０はハードディスクのヘッ
ド制御に関するデータのほか、ハードディスク１４に記
録されたデータに関するインタフェイスも行なうが、図
５ではデータ制御部の図示は省略している。なお、ハー
ドディスク１４には複数台のハードディスクユニットが
含まれ得る。１台のハードディスクユニットの内部の構
造を図７に示す。
【０００４】このＳＭＤインタフェイスＩＣ１０は図６
に示すような手順でハードディスク１４の制御を行な
う。まず、ユニットセレクトタグ（UNIT SELECT TAG）
信号USELTAGを立ち上げ、それに同期して３ビットのユ
ニットセレクト（UNIT SELECT）信号USEL0〜USEL2を出
力する。このユニットセレクト信号はハードディスク装
置１４内に複数台含まれるハードディスクユニット中の
いずれのユニットを選択するかを指示する信号である。
次に、第１タグ信号TAG1を所定時間立ち上げ、１０本の
データ出力線BIT0〜BIT9から１０ビットのシリンダアド
レスCYLADを出力する。シリンダアドレスCYLADは、選択
されたハードディスクユニットにおけるシリンダ（図７
参照）の位置を指示するものである。最後に、第２タグ
信号TAG2を所定時間立ち上げ、１０本のデータ出力線の
うちの７本BIT0〜BIT6から７ビットのヘッドアドレスHE
ADADを出力する。ヘッドアドレスHEADADは選択されたハ
ードディスクユニットが有する複数のヘッド（図７参
照）の中のいずれのヘッドを選択するかを指示する信号
であり、先に選択したシリンダ位置と今回選択したヘッ
ド位置により、アクセスすべきトラックが確定する。
に示すような手順でハードディスク１４の制御を行な
う。まず、ユニットセレクトタグ（UNIT SELECT TAG）
信号USELTAGを立ち上げ、それに同期して３ビットのユ
ニットセレクト（UNIT SELECT）信号USEL0〜USEL2を出
力する。このユニットセレクト信号はハードディスク装
置１４内に複数台含まれるハードディスクユニット中の
いずれのユニットを選択するかを指示する信号である。
次に、第１タグ信号TAG1を所定時間立ち上げ、１０本の
データ出力線BIT0〜BIT9から１０ビットのシリンダアド
レスCYLADを出力する。シリンダアドレスCYLADは、選択
されたハードディスクユニットにおけるシリンダ（図７
参照）の位置を指示するものである。最後に、第２タグ
信号TAG2を所定時間立ち上げ、１０本のデータ出力線の
うちの７本BIT0〜BIT6から７ビットのヘッドアドレスHE
ADADを出力する。ヘッドアドレスHEADADは選択されたハ
ードディスクユニットが有する複数のヘッド（図７参
照）の中のいずれのヘッドを選択するかを指示する信号
であり、先に選択したシリンダ位置と今回選択したヘッ
ド位置により、アクセスすべきトラックが確定する。
【０００５】
【発明が解決しようとする課題】情報機器一般について
言えることであるが、各種規約はハードウェアの進歩に
合わせて絶えずバージョンアップを行ない、常にハード
ウェアを最大限に利用することのできるものにしておく
必要がある。ＳＭＤ方式のハードディスクインタフェイ
スについても同じであり、従来のバージョン（例えばＳ
ＭＤ−Ｏ、ＳＭＤ−Ｍ等）ではハードディスクユニット
のシリンダ数が１０２４までしか対応できなかったが、
最近のバージョン（例えばＳＭＤ−Ｅ）では、ハードデ
ィスクの進歩に合わせて１０２５以上のシリンダに対し
ても対応可能な規格となっている。
言えることであるが、各種規約はハードウェアの進歩に
合わせて絶えずバージョンアップを行ない、常にハード
ウェアを最大限に利用することのできるものにしておく
必要がある。ＳＭＤ方式のハードディスクインタフェイ
スについても同じであり、従来のバージョン（例えばＳ
ＭＤ−Ｏ、ＳＭＤ−Ｍ等）ではハードディスクユニット
のシリンダ数が１０２４までしか対応できなかったが、
最近のバージョン（例えばＳＭＤ−Ｅ）では、ハードデ
ィスクの進歩に合わせて１０２５以上のシリンダに対し
ても対応可能な規格となっている。
【０００６】ハードディスク１４が１０２５以上のシリ
ンダを有する場合、それを制御するためのハードディス
クドライバ１３にも当然、そのシリンダを指定するため
のデータ（１１ビット以上となる）を格納する領域を有
している。ところが、ハードディスクドライバ１３に１
１ビット以上のシリンダアドレス用データ領域が設けら
れたとしても、従来のＳＭＤインタフェイスＩＣ１０は
上記の通りデータ出力線を１０本しか持たないため、シ
リンダアドレスを指定するための第１タグ信号TAG1が立
ち上がった時点でハードディスクドライバ１３に出力で
きるデータは１０ビットまででしかない。そこで、新し
いバージョンのＳＭＤ規格では従来のＳＭＤ規格との互
換性を保つため、図６（ｂ）に示すように、先に第２タ
グ信号TAG2を立ち上げ、そのときの７ビットのデータ出
力線BIT0〜BIT6により指示されるヘッドアドレスHEADAD
に加えて、未使用である２本のデータ出力線BIT7,BIT8
を使用してシリンダアドレスの第１１及び第１２ビット
目をハードディスクドライバ１３に出力するようにし
た。こうして先に送信された第１１、１２ビット目のシ
リンダアドレスは、ハードディスクドライバ１３のシリ
ンダアドレス記憶領域に一旦保持される。そして、続い
て第１タグ信号TAG1の立ち上がりに同期して送信されて
くる１０ビットのシリンダアドレスCYLAD（BIT0-9)にこ
の保持データを加え、１２ビットのシリンダアドレスと
してハードディスク１４のシリンダを決定する。
ンダを有する場合、それを制御するためのハードディス
クドライバ１３にも当然、そのシリンダを指定するため
のデータ（１１ビット以上となる）を格納する領域を有
している。ところが、ハードディスクドライバ１３に１
１ビット以上のシリンダアドレス用データ領域が設けら
れたとしても、従来のＳＭＤインタフェイスＩＣ１０は
上記の通りデータ出力線を１０本しか持たないため、シ
リンダアドレスを指定するための第１タグ信号TAG1が立
ち上がった時点でハードディスクドライバ１３に出力で
きるデータは１０ビットまででしかない。そこで、新し
いバージョンのＳＭＤ規格では従来のＳＭＤ規格との互
換性を保つため、図６（ｂ）に示すように、先に第２タ
グ信号TAG2を立ち上げ、そのときの７ビットのデータ出
力線BIT0〜BIT6により指示されるヘッドアドレスHEADAD
に加えて、未使用である２本のデータ出力線BIT7,BIT8
を使用してシリンダアドレスの第１１及び第１２ビット
目をハードディスクドライバ１３に出力するようにし
た。こうして先に送信された第１１、１２ビット目のシ
リンダアドレスは、ハードディスクドライバ１３のシリ
ンダアドレス記憶領域に一旦保持される。そして、続い
て第１タグ信号TAG1の立ち上がりに同期して送信されて
くる１０ビットのシリンダアドレスCYLAD（BIT0-9)にこ
の保持データを加え、１２ビットのシリンダアドレスと
してハードディスク１４のシリンダを決定する。
【０００７】ところが、現在ＳＭＤインタフェイス用と
して市販されているＩＣは未だこのような新しい規格に
対応していないため、先に第２タグ信号TAG2を出力する
というシーケンスをとることができず、このような拡張
されたＳＭＤ規格に従った信号を出力することができな
い。このため、現在のＳＭＤインタフェイスＩＣ１０で
制御することのできるシリンダ数は最大２10＝１０２４
であり、このＳＭＤインタフェイスＩＣ１０をそれ以上
の数のシリンダを有するハードディスクに用いてもその
内の１０２４のシリンダしか扱うことができず、ＳＭＤ
インタフェイスＩＣ１０による制限が大容量ハードディ
スクを導入する際の障害となっていた。
して市販されているＩＣは未だこのような新しい規格に
対応していないため、先に第２タグ信号TAG2を出力する
というシーケンスをとることができず、このような拡張
されたＳＭＤ規格に従った信号を出力することができな
い。このため、現在のＳＭＤインタフェイスＩＣ１０で
制御することのできるシリンダ数は最大２10＝１０２４
であり、このＳＭＤインタフェイスＩＣ１０をそれ以上
の数のシリンダを有するハードディスクに用いてもその
内の１０２４のシリンダしか扱うことができず、ＳＭＤ
インタフェイスＩＣ１０による制限が大容量ハードディ
スクを導入する際の障害となっていた。
【０００８】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、従来か
ら用いられているＳＭＤインタフェイスＩＣを用いなが
ら、１０２５以上のシリンダを有するハードディスク装
置を取り扱うことができる制御装置を提供することにあ
る。本発明はさらに一般的に、ハードディスク装置が有
する機能であってハードディスクインタフェイスＩＣが
対応していない機能を制御することができるようにした
ハードディスク制御装置を提供するものである。
成されたものであり、その目的とするところは、従来か
ら用いられているＳＭＤインタフェイスＩＣを用いなが
ら、１０２５以上のシリンダを有するハードディスク装
置を取り扱うことができる制御装置を提供することにあ
る。本発明はさらに一般的に、ハードディスク装置が有
する機能であってハードディスクインタフェイスＩＣが
対応していない機能を制御することができるようにした
ハードディスク制御装置を提供するものである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に成された本発明に係るハードディスク制御装置は、ハ
ードディスク装置に対してデータ信号の種別を表わすタ
グ信号とデータ信号とを出力することにより、ハードデ
ィスク装置が有する各種機能を制御するハードディスク
インタフェイスＩＣを用いたハードディスク制御装置で
あって、 ａ）ハードディスクインタフェイスＩＣとは別個にタグ
信号及びデータ信号の一部を出力する第２データ出力手
段と、 ｂ）第２データ出力手段の出力するタグ信号及びデータ
信号とハードディスクインタフェイスＩＣの出力するそ
れらに各々対応するタグ信号及びデータ信号とのＯＲ信
号をハードディスク装置に出力するＯＲ回路とを備える
ことを特徴とするものである。
に成された本発明に係るハードディスク制御装置は、ハ
ードディスク装置に対してデータ信号の種別を表わすタ
グ信号とデータ信号とを出力することにより、ハードデ
ィスク装置が有する各種機能を制御するハードディスク
インタフェイスＩＣを用いたハードディスク制御装置で
あって、 ａ）ハードディスクインタフェイスＩＣとは別個にタグ
信号及びデータ信号の一部を出力する第２データ出力手
段と、 ｂ）第２データ出力手段の出力するタグ信号及びデータ
信号とハードディスクインタフェイスＩＣの出力するそ
れらに各々対応するタグ信号及びデータ信号とのＯＲ信
号をハードディスク装置に出力するＯＲ回路とを備える
ことを特徴とするものである。
【００１０】
【作用】ここで、ハードディスク装置が有する機能であ
ってハードディスクインタフェイスＩＣが対応していな
い（すなわち、ハードディスクドライバに対してその機
能を制御するための指令データを出力することができな
い）機能を機能Ａ、ハードディスクインタフェイスＩＣ
が対応している機能の中で、データ信号中の一部が使用
されていない機能を機能Ｂとする。また、０〜ｎビット
のデータ信号のうち、機能Ｂの未使用部分はｍ〜ｎビッ
トとする。
ってハードディスクインタフェイスＩＣが対応していな
い（すなわち、ハードディスクドライバに対してその機
能を制御するための指令データを出力することができな
い）機能を機能Ａ、ハードディスクインタフェイスＩＣ
が対応している機能の中で、データ信号中の一部が使用
されていない機能を機能Ｂとする。また、０〜ｎビット
のデータ信号のうち、機能Ｂの未使用部分はｍ〜ｎビッ
トとする。
【００１１】第２データ出力手段は、機能Ａに関する指
令データを作成して、それを機能Ｂの未使用部分ｍ〜ｎ
ビットに対応する出力線から出力する。また、このと
き、ハードディスク装置に対して送信データが機能Ｂの
ものであることを表わすタグ信号も出力する。これらの
信号はＯＲ回路によりそのままハードディスク装置に受
信されるが、ハードディスク装置ではこのデータ信号中
のｍ〜ｎビットの部分（これは機能Ｂに関しては無意味
な部分である）を機能Ａに関するデータとして解釈し、
ハードディスク装置の機能Ａに関する指令に使用する。
令データを作成して、それを機能Ｂの未使用部分ｍ〜ｎ
ビットに対応する出力線から出力する。また、このと
き、ハードディスク装置に対して送信データが機能Ｂの
ものであることを表わすタグ信号も出力する。これらの
信号はＯＲ回路によりそのままハードディスク装置に受
信されるが、ハードディスク装置ではこのデータ信号中
のｍ〜ｎビットの部分（これは機能Ｂに関しては無意味
な部分である）を機能Ａに関するデータとして解釈し、
ハードディスク装置の機能Ａに関する指令に使用する。
【００１２】
【実施例】本発明を具体的実施例により説明する。本発
明の一実施例であるハードディスク制御装置は図１に示
すような構成を有しており、図５に示した従来の装置に
加え、９ビットのレジスタである付加制御回路１５（上
記第２データ出力手段に該当）をバスライン１１に接続
したものとなっている。レジスタ１５はＣＰＵ１２の制
御により、各ビットをオン又はオフするだけの回路であ
る。付加制御回路１５の９本の出力のうち、２本はＳＭ
ＤインタフェイスＩＣ１０の第２及び第３タグ信号(TAG
2,TAG2）の、３本は第７〜第９データ信号(BIT7,BIT8,B
IT9）の、３本はユニットセレクト信号(USEL0,USEL1,US
EL2）の、そして最後の１本をユニットセレクトタグ信
号(USELTAG）の各出力線に、ＯＲ回路１６を介して接続
する（詳しくは、ＳＭＤインタフェイスＩＣ１０の出力
線と付加制御回路１５の出力線とを２入力とし、出力を
ハードディスクドライバ１３として接続する）。なお、
以降、付加制御回路１５の各出力線は、ＯＲ回路１６を
介して接続したＳＭＤインタフェイスＩＣ１０の出力線
と同一の名前で表わす。
明の一実施例であるハードディスク制御装置は図１に示
すような構成を有しており、図５に示した従来の装置に
加え、９ビットのレジスタである付加制御回路１５（上
記第２データ出力手段に該当）をバスライン１１に接続
したものとなっている。レジスタ１５はＣＰＵ１２の制
御により、各ビットをオン又はオフするだけの回路であ
る。付加制御回路１５の９本の出力のうち、２本はＳＭ
ＤインタフェイスＩＣ１０の第２及び第３タグ信号(TAG
2,TAG2）の、３本は第７〜第９データ信号(BIT7,BIT8,B
IT9）の、３本はユニットセレクト信号(USEL0,USEL1,US
EL2）の、そして最後の１本をユニットセレクトタグ信
号(USELTAG）の各出力線に、ＯＲ回路１６を介して接続
する（詳しくは、ＳＭＤインタフェイスＩＣ１０の出力
線と付加制御回路１５の出力線とを２入力とし、出力を
ハードディスクドライバ１３として接続する）。なお、
以降、付加制御回路１５の各出力線は、ＯＲ回路１６を
介して接続したＳＭＤインタフェイスＩＣ１０の出力線
と同一の名前で表わす。
【００１３】ハードディスク装置１４の目的トラックに
アクセスする場合、ＣＰＵ１２は図２に示すような手順
で行なう。まず、付加制御回路１５のユニットセレクト
タグ信号USELTAGを立ち上げるとともに、付加制御回路
１５のユニットセレクト出力線USEL0,USEL1,USEL2から
選択すべきハードディスクユニットの番号を出力させ
る。これにより、ハードディスクドライバ１３はハード
ディスク装置１４内の指定されたユニットを選択する。
次に、付加制御回路１５の第２タグ信号TAG2を立ち上
げ、それに同期して付加制御回路１５の２本のデータ出
力線BIT7,BIT8から１２ビットのシリンダアドレスの上
位２ビットCYLAD10,11を出力させる。ここで、第２タグ
信号TAG2は本来、ＳＭＤインタフェイスＩＣ１０がヘッ
ドアドレスHEADADを選択するために使用するものである
が（これが前記機能Ｂに該当する）、ＳＭＤインタフェ
イスＩＣ１０ではヘッドアドレスHEADADは７ビットしか
使用しないため、１０本のデータ出力線BIT0〜BIT9のう
ちの２本BIT7,BIT8を拡張されたシリンダヘッドアドレ
ス指定のために使用するのである（機能Ａ）。ここまで
が付加制御回路１５を使用して行なう手順である。
アクセスする場合、ＣＰＵ１２は図２に示すような手順
で行なう。まず、付加制御回路１５のユニットセレクト
タグ信号USELTAGを立ち上げるとともに、付加制御回路
１５のユニットセレクト出力線USEL0,USEL1,USEL2から
選択すべきハードディスクユニットの番号を出力させ
る。これにより、ハードディスクドライバ１３はハード
ディスク装置１４内の指定されたユニットを選択する。
次に、付加制御回路１５の第２タグ信号TAG2を立ち上
げ、それに同期して付加制御回路１５の２本のデータ出
力線BIT7,BIT8から１２ビットのシリンダアドレスの上
位２ビットCYLAD10,11を出力させる。ここで、第２タグ
信号TAG2は本来、ＳＭＤインタフェイスＩＣ１０がヘッ
ドアドレスHEADADを選択するために使用するものである
が（これが前記機能Ｂに該当する）、ＳＭＤインタフェ
イスＩＣ１０ではヘッドアドレスHEADADは７ビットしか
使用しないため、１０本のデータ出力線BIT0〜BIT9のう
ちの２本BIT7,BIT8を拡張されたシリンダヘッドアドレ
ス指定のために使用するのである（機能Ａ）。ここまで
が付加制御回路１５を使用して行なう手順である。
【００１４】以降はＳＭＤインタフェイスＩＣ１０を使
用する。まず、ユニットセレクトタグ信号USELTAGを立
ち上げるとともに、ユニットセレクト信号USEL0,USEL1,
USEL2により先と同じハードディスクユニットを選択す
る。次に、第１タグ信号TAG1を立ち上げると同時に、シ
リンダアドレスの下位１０ビットCYLAD0-9をデータ出力
線BIT0〜BIT9から出力させる。これにより、ハードディ
スクドライバ１３では、先に送信されてきた上位２ビッ
トと合わせて１２ビットのシリンダアドレスCYLAD0-11
を完成させる。次にＣＰＵ１２はＳＭＤインタフェイス
ＩＣ１０の第２タグ信号TAG2を立ち上げるとともに、デ
ータ出力線BIT0〜BIT6からヘッドアドレスHEADADを出力
させる。これらのデータを基にハードディスクドライバ
１３は指定されたシリンダ及びヘッドを選択して目的の
トラックにアクセスし、そこに記録されているデータを
読み出してＣＰＵ１２に送信し、或いはＣＰＵ１２から
送信されてきたデータをそのトラックに書き込む（図１
においてもデータ部は図示を省略した）。
用する。まず、ユニットセレクトタグ信号USELTAGを立
ち上げるとともに、ユニットセレクト信号USEL0,USEL1,
USEL2により先と同じハードディスクユニットを選択す
る。次に、第１タグ信号TAG1を立ち上げると同時に、シ
リンダアドレスの下位１０ビットCYLAD0-9をデータ出力
線BIT0〜BIT9から出力させる。これにより、ハードディ
スクドライバ１３では、先に送信されてきた上位２ビッ
トと合わせて１２ビットのシリンダアドレスCYLAD0-11
を完成させる。次にＣＰＵ１２はＳＭＤインタフェイス
ＩＣ１０の第２タグ信号TAG2を立ち上げるとともに、デ
ータ出力線BIT0〜BIT6からヘッドアドレスHEADADを出力
させる。これらのデータを基にハードディスクドライバ
１３は指定されたシリンダ及びヘッドを選択して目的の
トラックにアクセスし、そこに記録されているデータを
読み出してＣＰＵ１２に送信し、或いはＣＰＵ１２から
送信されてきたデータをそのトラックに書き込む（図１
においてもデータ部は図示を省略した）。
【００１５】以上説明した通り、本実施例のハードディ
スク制御装置では、従来のＳＭＤインタフェイスＩＣ１
０を使用しながら、簡単な付加回路１５を設けるのみで
１０２５以上の（４０９６以下の）シリンダを有するハ
ードディスク装置１４を制御することができるようにな
っている。
スク制御装置では、従来のＳＭＤインタフェイスＩＣ１
０を使用しながら、簡単な付加回路１５を設けるのみで
１０２５以上の（４０９６以下の）シリンダを有するハ
ードディスク装置１４を制御することができるようにな
っている。
【００１６】次に、本実施例のハードディスク制御装置
をデュアルポートを有するハードディスク装置１４に利
用する例を説明する。図３（ａ）に示すように、デュア
ルポートハードディスク２０には２本のポート（入出力
線）ch1、ch2が接続されており、それぞれ独立に別個の
ＣＰＵからアクセスすることができるようになってい
る。しかし、両ポートch1、ch2から同時にアクセスが行
なわれた場合には、ハードディスク２０上の記録データ
の整合性が保たれなくなる恐れがあるため、いずれか一
方のポートからアクセスされたときは他のポートからの
アクセスを排除する排他制御を行なう必要がある。そこ
で、いずれか先にアクセスを行なった方がそのハードデ
ィスク２０に対して優先権を設定し、優先権が設定され
たハードディスク２０に対しては他のポートからはアク
セスすることができないようにしている。なお、優先権
を設定した方のＣＰＵがそのハードディスク２０の使用
を終了すれば、優先権を解除する。
をデュアルポートを有するハードディスク装置１４に利
用する例を説明する。図３（ａ）に示すように、デュア
ルポートハードディスク２０には２本のポート（入出力
線）ch1、ch2が接続されており、それぞれ独立に別個の
ＣＰＵからアクセスすることができるようになってい
る。しかし、両ポートch1、ch2から同時にアクセスが行
なわれた場合には、ハードディスク２０上の記録データ
の整合性が保たれなくなる恐れがあるため、いずれか一
方のポートからアクセスされたときは他のポートからの
アクセスを排除する排他制御を行なう必要がある。そこ
で、いずれか先にアクセスを行なった方がそのハードデ
ィスク２０に対して優先権を設定し、優先権が設定され
たハードディスク２０に対しては他のポートからはアク
セスすることができないようにしている。なお、優先権
を設定した方のＣＰＵがそのハードディスク２０の使用
を終了すれば、優先権を解除する。
【００１７】従来のＳＭＤインタフェイスＩＣ１０では
この排他制御を行なうことができなかったが、本実施例
のハードディスク制御装置を用いることにより、デュア
ルポートハードディスク２０も制御することが可能とな
っている。すなわち、図３（ｂ）に示すように、優先権
を設定する際は付加制御回路１５のユニットセレクトタ
グ信号USELTAGを立ち上げ、ユニットセレクト信号USEL0
〜USEL2によりハードディスク２０を選択すると同時
に、上記シリンダアドレス指定で使用しなかった１０本
目のデータ出力線BIT9を使用して優先権設定データ（PR
IORITY SELECT）をそのハードディスクユニット２０に
出力する。これにより、以降、そのハードディスクユニ
ット２０に対する他のポートからのアクセスは拒否され
る。優先権を解除する際は図３（ｃ）に示すように、第
３タグ信号TAG3と第１０データ出力線BIT9を使用する。
この排他制御を行なうことができなかったが、本実施例
のハードディスク制御装置を用いることにより、デュア
ルポートハードディスク２０も制御することが可能とな
っている。すなわち、図３（ｂ）に示すように、優先権
を設定する際は付加制御回路１５のユニットセレクトタ
グ信号USELTAGを立ち上げ、ユニットセレクト信号USEL0
〜USEL2によりハードディスク２０を選択すると同時
に、上記シリンダアドレス指定で使用しなかった１０本
目のデータ出力線BIT9を使用して優先権設定データ（PR
IORITY SELECT）をそのハードディスクユニット２０に
出力する。これにより、以降、そのハードディスクユニ
ット２０に対する他のポートからのアクセスは拒否され
る。優先権を解除する際は図３（ｃ）に示すように、第
３タグ信号TAG3と第１０データ出力線BIT9を使用する。
【００１８】本実施例のハードディスク制御装置のさら
に別の利用例として、スピンドル同期機能の利用を図４
により説明する。図４（ａ）に示すようにハードディス
ク装置に複数台のハードディスクユニット２１、２２、
２３が含まれる場合、それらのうちの１台（例えば、ハ
ードディスクユニット２１）を基準となるドライブ（こ
れをマスタドライブと呼ぶ）とし、他のハードディスク
ユニット２２、２３（これらをスレーブドライブと呼
ぶ）の回転をそのマスタドライブの回転に同期させるこ
とにより、ユニット間にまたがるデータの読み出し（或
いは書き込み）の際のディスクのアイドル回転角度を最
小限にし、実効データ転送速度を上げることができる。
このような機能を有するハードディスク装置について
も、従来のＳＭＤインタフェイスＩＣ１０では対応がで
きなかったが、本実施例のハードディスク制御装置では
図４（ｂ）に示すように、第２タグ信号TAG2と１０本目
のデータ出力線BIT9を使用することにより、ハードディ
スクドライバ１３に対してスピンドル同期を行なうため
の制御信号（SYNCHRONIZED SPINDLE）を出力することが
できる。
に別の利用例として、スピンドル同期機能の利用を図４
により説明する。図４（ａ）に示すようにハードディス
ク装置に複数台のハードディスクユニット２１、２２、
２３が含まれる場合、それらのうちの１台（例えば、ハ
ードディスクユニット２１）を基準となるドライブ（こ
れをマスタドライブと呼ぶ）とし、他のハードディスク
ユニット２２、２３（これらをスレーブドライブと呼
ぶ）の回転をそのマスタドライブの回転に同期させるこ
とにより、ユニット間にまたがるデータの読み出し（或
いは書き込み）の際のディスクのアイドル回転角度を最
小限にし、実効データ転送速度を上げることができる。
このような機能を有するハードディスク装置について
も、従来のＳＭＤインタフェイスＩＣ１０では対応がで
きなかったが、本実施例のハードディスク制御装置では
図４（ｂ）に示すように、第２タグ信号TAG2と１０本目
のデータ出力線BIT9を使用することにより、ハードディ
スクドライバ１３に対してスピンドル同期を行なうため
の制御信号（SYNCHRONIZED SPINDLE）を出力することが
できる。
【００１９】
【発明の効果】本発明に係るハードディスク制御装置で
は、ハードウェアの進歩により新たにハードディスクに
設けられた機能を、そのような機能に対応していない汎
用ＩＣを用いて、簡単な回路を付加するだけで使用する
ことができるようになる。例えば、従来のＳＭＤインタ
フェイスＩＣはシリンダ数が１０２４までのハードディ
スクにしか対応していないが、本発明に係るハードディ
スク制御装置では簡単なレジスタを付加するだけで１０
２５以上のシリンダを有する大容量ハードディスクを制
御することができるようになる。しかも、本発明に係る
ハードディスク制御装置はこのように従来より市販され
ているＩＣを用いるものであるため、新たに専用回路を
組む場合よりも非常に簡単に作成することができる。ま
た、シリンダ数の増加のみならず、デュアルポートを有
するハードディスクに使用した場合にはデュアルポート
オプションを使用することができるようになり、また、
複数のハードディスクユニット間のスピンドル同期機能
を有するハードディスク装置に対して使用した場合に
は、その機能を使用することができるようになる。ハー
ドディスク装置が備えるこれらの機能を用いることによ
り、大容量ハードディスクを効率的に使用し、かつ、実
効データ転送速度を高速とすることができる。
は、ハードウェアの進歩により新たにハードディスクに
設けられた機能を、そのような機能に対応していない汎
用ＩＣを用いて、簡単な回路を付加するだけで使用する
ことができるようになる。例えば、従来のＳＭＤインタ
フェイスＩＣはシリンダ数が１０２４までのハードディ
スクにしか対応していないが、本発明に係るハードディ
スク制御装置では簡単なレジスタを付加するだけで１０
２５以上のシリンダを有する大容量ハードディスクを制
御することができるようになる。しかも、本発明に係る
ハードディスク制御装置はこのように従来より市販され
ているＩＣを用いるものであるため、新たに専用回路を
組む場合よりも非常に簡単に作成することができる。ま
た、シリンダ数の増加のみならず、デュアルポートを有
するハードディスクに使用した場合にはデュアルポート
オプションを使用することができるようになり、また、
複数のハードディスクユニット間のスピンドル同期機能
を有するハードディスク装置に対して使用した場合に
は、その機能を使用することができるようになる。ハー
ドディスク装置が備えるこれらの機能を用いることによ
り、大容量ハードディスクを効率的に使用し、かつ、実
効データ転送速度を高速とすることができる。
【図１】 本発明の一実施例であるハードディスク制御
装置の構成を示すブロック図。
装置の構成を示すブロック図。
【図２】 実施例のハードディスク制御装置により、１
０２５以上のシリンダを有する大容量ハードディスクを
制御する際の手順を示すタイミングチャート。
０２５以上のシリンダを有する大容量ハードディスクを
制御する際の手順を示すタイミングチャート。
【図３】 デュアルポート機能を説明するための説明図
（ａ）、及び、実施例のハードディスク制御装置によ
り、デュアルポート機能を有するハードディスクを制御
する際の手順を示すタイミングチャート（ｂ）、
（ｃ）。
（ａ）、及び、実施例のハードディスク制御装置によ
り、デュアルポート機能を有するハードディスクを制御
する際の手順を示すタイミングチャート（ｂ）、
（ｃ）。
【図４】 スピンドル同期機能を説明するための説明図
（ａ）、及び、実施例のハードディスク制御装置によ
り、スピンドル同期機能を有するハードディスクを制御
する際の手順を示すタイミングチャート（ｂ）。
（ａ）、及び、実施例のハードディスク制御装置によ
り、スピンドル同期機能を有するハードディスクを制御
する際の手順を示すタイミングチャート（ｂ）。
【図５】 従来のハードディスク制御装置の構成を示す
ブロック図。
ブロック図。
【図６】 従来のハードディスク制御装置によりハード
ディスクを制御する際の手順を示すタイミングチャート
（ａ）及び新しいＳＭＤ規格における１０２５以上のシ
リンダアドレスを指定する手順を示すタイミングチャー
ト（ｂ）。
ディスクを制御する際の手順を示すタイミングチャート
（ａ）及び新しいＳＭＤ規格における１０２５以上のシ
リンダアドレスを指定する手順を示すタイミングチャー
ト（ｂ）。
【図７】 ハードディスクユニット内の構成を示す斜視
図。
図。
１０…ＳＭＤインタフェイスＩＣ １１…バスライ
ン １２…ＣＰＵ １３…ハードデ
ィスクドライバ １４…ハードディスク装置 １５…付加制御
回路 １６…ＯＲ回路 CYLAD…シリンダアドレス HEADAD…ヘッ
ドアドレス
ン １２…ＣＰＵ １３…ハードデ
ィスクドライバ １４…ハードディスク装置 １５…付加制御
回路 １６…ＯＲ回路 CYLAD…シリンダアドレス HEADAD…ヘッ
ドアドレス
Claims (1)
- 【請求項１】 ハードディスク装置に対してデータ信号
の種別を表わすタグ信号とデータ信号とを出力すること
により、ハードディスク装置が有する各種機能を制御す
るハードディスクインタフェイスＩＣを用いたハードデ
ィスク制御装置であって、 ａ）ハードディスクインタフェイスＩＣとは別個にタグ
信号及びデータ信号の一部を出力する第２データ出力手
段と、 ｂ）第２データ出力手段の出力するタグ信号及びデータ
信号とハードディスクインタフェイスＩＣの出力するそ
れらに各々対応するタグ信号及びデータ信号とのＯＲ信
号をハードディスク装置に出力するＯＲ回路とを備える
ことを特徴とするハードディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047890A JPH05216802A (ja) | 1992-02-04 | 1992-02-04 | ハードディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047890A JPH05216802A (ja) | 1992-02-04 | 1992-02-04 | ハードディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216802A true JPH05216802A (ja) | 1993-08-27 |
Family
ID=12788002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047890A Pending JPH05216802A (ja) | 1992-02-04 | 1992-02-04 | ハードディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216802A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209982B2 (en) | 2003-10-31 | 2007-04-24 | Kabushiki Kaisha Toshiba | Electronic apparatus including plural processors |
| CN115509307A (zh) * | 2022-09-01 | 2022-12-23 | 超聚变数字技术有限公司 | 服务器及电子设备 |
-
1992
- 1992-02-04 JP JP4047890A patent/JPH05216802A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209982B2 (en) | 2003-10-31 | 2007-04-24 | Kabushiki Kaisha Toshiba | Electronic apparatus including plural processors |
| CN115509307A (zh) * | 2022-09-01 | 2022-12-23 | 超聚变数字技术有限公司 | 服务器及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793219A (ja) | 情報処理装置 | |
| JP2001100925A (ja) | ディスク制御装置 | |
| JPH04218828A (ja) | 大容量磁気ディスク駆動装置 | |
| JPH0719426B2 (ja) | デイスク制御装置 | |
| US20060168412A1 (en) | Method for controlling storage device controller, storage device controller, and program | |
| EP1517247B1 (en) | Data transfer interface | |
| JPH05216802A (ja) | ハードディスク制御装置 | |
| JPH11306124A (ja) | データ転送方法および装置 | |
| EP1517246A1 (en) | A method for transferring data and a data transfer interface | |
| JPH01309117A (ja) | 磁気デイスク装置 | |
| JPH0567022A (ja) | 高速データアクセス方式 | |
| JPH1091566A (ja) | デバイスドライバの制御方式及びその制御方法 | |
| JPH04225444A (ja) | データバッファの読出し／書込み制御方式 | |
| JPH0793245A (ja) | 情報処理装置 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPH01166160A (ja) | 情報処理装置 | |
| JPS63109560A (ja) | ファイル制御装置におけるコマンド制御方法 | |
| JPH07200180A (ja) | データ転送制御装置 | |
| JPH02148122A (ja) | 磁気ディスク制御装置 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JP2005284498A (ja) | 情報端末 | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH02144752A (ja) | インターフェース方式 | |
| JPH04271472A (ja) | データベース処理方法 | |
| JPH04275675A (ja) | データベース処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |