JPH0521862A - 薄膜素子の端子接合法 - Google Patents

薄膜素子の端子接合法

Info

Publication number
JPH0521862A
JPH0521862A JP3176919A JP17691991A JPH0521862A JP H0521862 A JPH0521862 A JP H0521862A JP 3176919 A JP3176919 A JP 3176919A JP 17691991 A JP17691991 A JP 17691991A JP H0521862 A JPH0521862 A JP H0521862A
Authority
JP
Japan
Prior art keywords
thin film
terminal
lead
film element
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3176919A
Other languages
English (en)
Inventor
Hideo Suyama
英夫 陶山
Mamoru Sasaki
守 佐々木
Toshio Aizawa
俊雄 相沢
Naoko Kawamura
尚古 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3176919A priority Critical patent/JPH0521862A/ja
Publication of JPH0521862A publication Critical patent/JPH0521862A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【目的】 多数の薄膜素子を同時に作成する場合の各薄
膜素子に対する端子接合を高精度にかつ能率よく行な
う。 【構成】 共通の薄膜基板に一列に薄膜素子を配列形成
した配列ペレット1の各薄膜素子間に、これら間の破断
を助成する切り込み溝2を形成して置き、この配列ペレ
ット1を端子パターンを有するリード構体と重ね合わせ
て各薄膜素子6の対応する端子導出部7とリード構体の
端子パターンとを接合し、その後ペレット1を上記切り
込み溝2において破断する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば磁気スケールに
対する磁気抵抗(MR)効果を利用したMR変換素子の
ような微細薄膜素子でその微細端子にそれぞれリード導
出を行なう場合に適用して好適な薄膜素子の端子接合法
に係わる。
【0002】
【従来の技術】例えば磁気スケールにおけるMR変換素
子は、薄膜基板に複数のMR素子が形成され、これらM
R素子の所定部から外部リードの導出が行われる。
【0003】この場合、薄膜基板に形成された例えばM
R素子の端部から延長形成された導電層よりなる端子導
出部に対して外部リードを1本ずつ接続することはその
端子導出部のピッチが微小となり、さらにその導出端子
数が増加するにつれ極めて作業性が低下する。
【0004】また、この薄膜素子自体が微細である場
合、それを個々に取り扱うこともかなり煩雑であり、そ
のリード導出作業性が著しく低下するのみならずリード
相互の短絡など不良品の発生率も問題となる。
【0005】
【発明が解決しようとする課題】本発明は、上述したよ
うに薄膜基板上にMR素子等が形成され、その端子導出
部に対してリード導出を行なうようになされる薄膜素子
において、そのリード導出を量産的にかつ確実に行なう
ことができるようにする。
【0006】
【課題を解決するための手段】本発明は、図1にその一
例の平面図を示し、図2に図1のA−A線上の断面図を
示すように、共通の薄膜基板5に1列に複数の薄膜素子
6を配列形成した薄膜素子の配列ペレット1の、各薄膜
素子6間に切り込み溝2を設ける。
【0007】一方、図3にその平面図を示すように、上
述した各薄膜素子の配列ペレット1の薄膜素子6におけ
る各端子導出部7に対応してそれぞれ設けられた端子パ
ターン3すなわちリードを有するリード構体4を設け
る。
【0008】そして、このリード構体4を図4にその実
施態様平面図を示すように、各薄膜素子6の配列ペレッ
ト1と端子パターン3を有するリード構体4とを所定の
位置関係に保持して重ね合わせて、各薄膜素子6の対応
する端子導出部7とリード構体4の端子パターン3の接
合部とを重ね合わせてこれらを互いに接合する。
【0009】そして、その後配列ペレット1を切り込み
溝2において破断分割する分割作業を行って後、または
これと同時にもしくはこの作業の前にリード構体4を各
薄膜素子7に対応する端子パターン3の組に関して各組
毎に分断する作業とを行なう。
【0010】
【作用】上述の本発明構成によれば、共通の薄膜基板5
によって複数の薄膜素子6が配列形成された状態で、こ
れらに対応する複数の配線パターンすなわちリードが、
これらが一体化されたリード構体4の状態で接合され、
その後、配列ペレットの各薄膜素子6に対する分断とリ
ード構体の各薄膜素子6に対応する組の配線パターン3
に関する分断とを行なうようにしたので、例えば図5に
示すように薄膜基板5上に形成された薄膜素子6の端子
導出部7に対する配線パターン3によるリード導出を確
実に行なうことができる。
【0011】即ち、各薄膜素子6に関して個々にリード
の接合を行なう煩雑な作業が回避され、量産性が向上す
ると共に、複数の薄膜素子6の配列状態において、また
これらに対して設けられた複数のリードすなわち配線パ
ターン3が一体化された状態での接合がなされるので、
その位置合わせ、その相互の位置関係を確実に設定する
ことができ、信頼性の高い、不良品の発生率の低い薄膜
素子に対するリード導出すなわち端子接合を行なうこと
ができる。
【0012】
【実施例】図5に示したようにガラス、セラミック等の
薄膜基板5に複数の薄膜素子6例えばMR素子が配列さ
れてこれらの所定部から複数、図示においては4つの端
子導出部7から外部リードを導出する場合について説明
する。
【0013】図5において、8は薄膜素子6の本体すな
わち例えばMR素子の表面を覆うように形成した絶縁性
保護膜で、この場合外部リードの導出が行われる端子導
出部7は絶縁保護膜8が排除されて外部に露出するよう
になされている。
【0014】本発明においては、図6に示すように互い
に直交するX及びY方向にそれぞれ複数の前述した例え
ば図5で説明した薄膜素子6をそれぞれ配列形成する。
そして、共通のX方向線上に配列された薄膜素子の各行
間に細線x1,x2 ,x3 ……に沿って図7に示す切り
込み溝2をダイヤモンドカッター、レーザ加工等によっ
て切断することがなくかつ後述する分割作業を助成し得
る所要の深さに形成する。
【0015】その後、共通のY列上に配列された薄膜素
子6に関してY方向に沿う細線y1 ,y2 ,y3 ……で
示すように各列毎に薄膜基板5を切断して複数の薄膜素
子6が一列に配列された図1及び図2で示す薄膜素子の
配列ペレット1を形成する。
【0016】一方、図1及び図2に示すように、端子接
合治具9を設ける。
【0017】この端子接合治具9は、例えば所要の機械
的強度を有する板状に形成され、その例えば上面中央部
に薄膜素子6の配列ペレット1を挿入してその位置決め
を行なう凹部10、したがって薄膜素子6の配列ペレッ
ト1の幅に対応する幅を有するストライプ状の溝10が
機械加工等によって形成される。
【0018】またこの端子接合治具9の上面には後述す
るリード構体4の位置決めを行なう位置規制ピン11が
複数本図示の例では4本、凹部10の両側に植立されて
なる。
【0019】そして、この端子接合治具9の凹部10内
に薄膜素子6の配列ペレット1を挿入するものである
が、この凹部10内にペレット1を挿入した状態でペレ
ット1の上面すなわち端子導出部7が端子接合治具9の
上面より突出する位置関係にあるようにその凹部10の
深さの設定がなされる。
【0020】一方、端子接合治具9の凹部10の一端に
は薄膜素子6の配列ペレット1の一端と衝合してその位
置決めを行なう基準面12、例えば固定基準面あるいは
所要の位置調整が例えば凹部10の長手方向に沿って凹
部10に向って弾性的に偏倚される基準面12が形成さ
れ、凹部10内に薄膜素子6の配列ペレット1を挿入し
た状態でこのペレット1の他端に弾性的に衝合する押圧
治具13が設けられこれによって薄膜素子の配列ペレッ
ト1が、端子接合治具9の所定の位置に設定されるよう
になされる。
【0021】また、この配列ペレット1における薄膜素
子6は、その各端子導出部7が薄膜素子の一端から導出
されるようになされるときは、その端子導出部7の配置
が交互に左右に異なる側に配置されるようにする。一
方、ペレット1上の各薄膜素子の端子導出部7に対応し
て端子パターン3すなわちリードを有するリード構体4
を構成する。図3はその一例の平面図を示し、この場合
薄膜素子6の配列ペレット1上の端子導出部7が薄膜素
子6の隣り合う1つ置きごとに左右に配置され、これに
対応して各組の端子パターン3が左右交互に導出された
配置構成とする。
【0022】この場合、リード構体4は、例えば枠状パ
ターン等に、例えばポリイミド等のフレキシブル絶縁基
板よりの打ち抜き体によって構成され、各薄膜素子6に
対応して端子導出部7に向かって突出する突出部4Aが
設けられ、これらにそれぞれ各薄膜素子6の端子導出部
7に対する外部リードとなる帯状の図において各4本の
端子パターン3の組が形成される。
【0023】これら端子パターン3は、例えばフレキシ
ブル絶縁基板上に銅箔等が被着され、これがフォトリソ
グラフィによる選択的エッチングによって配列ペレット
1上の全薄膜素子6に関して同時に形成することができ
る。したがって各薄膜素子に関する端子パターン相互さ
らに薄膜素子に対する端子パターンの組間の位置も確実
に所定の位置関係に形成することができる。
【0024】次にこのように形成されたリード構体4
を、図4に示すように、薄膜素子6の配列ペレット1が
所定位置に設定された端子接合治具9上に、リード構体
4をこれに予め端子接合治具9上の位置規制ピン11に
対応する所定位置に穿設された位置規制孔12を嵌合さ
せて載せ、このとき丁度各薄膜素子6の端子導出部7に
それぞれ対応する端子パターン3の先端が衝合するよう
に配置する。
【0025】また、例えば予め端子導出部7あるいは端
子パターン3には、半田材の被着等がなされていてこの
互いに対応する端子導出部7及び配線パターン3の先端
が重ね合わせられた状態で、全体的に半田溶融の加熱等
が行われて、それぞれの接合がなされる。あるいは、レ
ーザー照射等による融着によって対応する端子導出部7
と端子パターン3の接合がなされる。
【0026】その後、例えばこの配列ペレット1とリー
ド構体4とが接合された接合体を端子接合治具9から取
りはずしあるいは取りはずすことなく図4に示すよう
に、各リード構体4を端子パターン3の組ごとに鎖線A
1 2 3 ……、B1 2 3 ……において切断し、か
つ薄膜素子の配列ペレット1をその上方から押しつけて
撓曲させてその切り込み溝2において破断させれば図5
に示すように、分離された薄膜素子6、例えばMR素子
に例えばフレキシブル基板型の配線パターン3による端
子が導出されたリード導出薄膜素子を得ることができ
る。
【0027】尚、上述したところは、MR素子を有する
薄膜素子について主として説明したが、その他各種共通
の基板上に形成された微細構造による薄膜素子に対する
リード導出即ち端子接合法に本発明を適用することがで
きる。
【0028】
【発明の効果】上述したように本発明においては、薄膜
素子6が共通の薄膜基板に配列された状態ですなわち相
互の位置関係が確実に設定された状態で、一方これら薄
膜素子6の複数の端子導出部7に対してそれぞれ対応し
て設けられた配線パターン3すなわちリードをリード構
体4の状態で、したがって各配線パターン3相互が所定
の位置関係に設定された状態で薄膜素子6に対する接合
をなし、その後その配線パターン3すなわちリードを、
各薄膜素子6に関して分断し、また各薄膜素子6を共通
の薄膜基板5から予め形成した切り溝2において分断す
るようにしたので、同時に複数のリード導出を行った薄
膜素子を得ることができる。したがって例えば数100
個以上に及ぶ微細薄膜素子に対するリードを同時に行な
うことができ、量産性に優れかつ高精度にリードの位置
関係の設定を行なうことができることから、高歩留り、
高信頼性の薄膜素子に対する端子接合を行なうことがで
きる。
【図面の簡単な説明】
【図1】本発明による薄膜素子の接合に用いる薄膜素子
の配列ペレット1を設定した状態の端子接合治具の一例
の平面図である。
【図2】図1のA−A線上の断面図である。
【図3】リード構体の一例の平面図である。
【図4】本発明による薄膜素子の端子接合法の実施態様
の一例を示す平面図である。
【図5】本発明による薄膜素子の端子接合法によって得
る端子導出薄膜素子の一例の斜視図である。
【図6】本発明で用いる薄膜素子が形成された薄膜基板
の一例の平面図である。
【図7】図6のA−A線上の断面図である。
【符号の説明】
1 薄膜素子の配列ペレット 2 切り込み溝 3 端子パターン 4 リード構体 5 薄膜基板 6 薄膜素子 7 端子導出部 8 絶縁性保護膜 9 端子接合治具
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 尚古 東京都品川区北品川6丁目5番6号 ソニ ー・マグネ・プロダクツ株式会社内

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 共通の薄膜基板に1列に複数個の薄膜素
    子を配列形成した薄膜素子の配列ペレットの上記各薄膜
    素子間に切り込み溝を設け、 上記各薄膜素子の各端子導出部に対応してそれぞれ設け
    られた端子パターンが相互に平面的に一体化されて配列
    されたリード構体と、上記配列ペレットとを、重ね合わ
    せることによって互いに対応する上記各薄膜素子の端子
    導出部と上記リード構体の端子パターン3の接合部を重
    ね合わせて接合し、 その後、上記配列ペレットを上記切り込み溝において破
    断分割する分割作業及び上記リード構体を各薄膜素子に
    対応して分断させる作業とを行なうことを特徴とする薄
    膜素子の端子接合法。
JP3176919A 1991-07-17 1991-07-17 薄膜素子の端子接合法 Pending JPH0521862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3176919A JPH0521862A (ja) 1991-07-17 1991-07-17 薄膜素子の端子接合法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3176919A JPH0521862A (ja) 1991-07-17 1991-07-17 薄膜素子の端子接合法

Publications (1)

Publication Number Publication Date
JPH0521862A true JPH0521862A (ja) 1993-01-29

Family

ID=16022060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3176919A Pending JPH0521862A (ja) 1991-07-17 1991-07-17 薄膜素子の端子接合法

Country Status (1)

Country Link
JP (1) JPH0521862A (ja)

Similar Documents

Publication Publication Date Title
JP3982080B2 (ja) 熱電モジュールの製造法と熱電モジュール
US5835518A (en) Laser diode array packaging
JP3068663B2 (ja) 重なり合ったチップを取替えることができるサブユニット
EP0125632B1 (en) Light emitting diode array and method of producing the same
JP2000196000A (ja) チップ電子部品及びその製造方法
JPH0521862A (ja) 薄膜素子の端子接合法
JP2931477B2 (ja) 薄膜磁気ヘッド構造体およびその製造方法
KR0149814B1 (ko) 싱글 포인트 본딩 방법
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
JP2001024235A (ja) 表示装置
JPS5917855B2 (ja) 半導体支持体および半導体支持体を用いた半導体装置の製造方法
CA2143641A1 (en) Process for producing miniature components
JPH0266480A (ja) センサ素子の組立て実装方法
JP2663638B2 (ja) 半導体装置の製造方法
JPS6225067A (ja) サ−マルヘツドの電極形成方法
JPS61113246A (ja) 半導体装置の製造方法
JPS58176962A (ja) 双方向性半導体バリスタの製造方法
JP2010153102A (ja) 基板接続構造及び方法
JPH0678003B2 (ja) サーマルヘッドとその製造方法
JPH047850A (ja) テープキャリア
JPH02244414A (ja) 薄膜磁気ヘッドのリード線接続構造
JPS63155677A (ja) 触覚センサと基板の接続方法
JPS61265852A (ja) キヤリア・テ−プ
JPH06112526A (ja) 半導体チップアレイ及びそのための半導体チップの形成パターン及びそのダイシング方法
CN121240626A (zh) 芯片封装方法和芯片封装结构