JPH052190A

JPH052190A - アクテイブマトリクス基板

Info

Publication number: JPH052190A
Application number: JP3177699A
Authority: JP
Inventors: Genshirou Kawachi; 玄士朗河内; Ryuichi Saito; 隆一斎藤; Etsuko Kimura; 悦子木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-06-24
Filing date: 1991-06-24
Publication date: 1993-01-08
Anticipated expiration: 2013-03-25
Also published as: JP2731302B2

Abstract

(57)【要約】【目的】欠陥が発生し難く、且つ、階調表示に適した画
素構造を有し、良好な製造歩留まりをもつ表示装置用の
アクティブマトリクス基板を提供すること。【構成】画素電極１３と付加容量の共通電極１１を同一
平面内に形成し、かつ画素電極１３に接続した容量電極
１６により付加容量を形成する。そして、付加容量の絶
縁膜には共通電極１１を構成する金属の酸化膜（アルミ
ナ膜２０）を用いた。【効果】画素電極とドレイン電極を異層化できるため、
これらの電極間ショ−トによる欠陥発生を低減できると
共に、信頼性の高い付加容量を実現出来るので、多階
調、高精細表示に適したアクティブマトリクス基板を良
好な歩留まりで製造できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の画像
表示装置に用いられる、薄膜トランジスタを用いたアク
ティブマトリクス基板に関する。

【０００２】

【従来の技術】ガラス等の絶縁基板上に薄膜トランジス
タ(以下ＴＦＴと記す)をマトリクス状に形成し、これを
液晶素子駆動用のスイッチング素子として用いたアクテ
ィブマトリクス型の液晶表示装置は、高画質のフラット
パネルディスプレイの本命として期待されており、各所
で開発が進められているが、この液晶ディスプレイの高
精細化、多階調化を実現するためには、各画素毎に付加
容量を形成することが必須となっている。この付加容量
は液晶層の容量と並列に接続され、ＴＦＴのリ−ク電流
等による液晶印加電圧の低下を防止する役割を持つ。

【０００３】ところで、この付加容量を有する画素の構
造については、従来から種々提案されているが、例え
ば、特開昭６０−９７３８５号公報にも見られるよう
に、多くの場合、図１６に示すように、付加容量のため
の共通電極が、画素電極の下方に絶縁膜を介して配置さ
れている。そして、この共通電極としては、一般に、透
明電極であるインジウム−スズ酸化膜(ＩＴＯ膜)やＡｌ
(アルミニウム)、又はＣｒ(クロム)等の金属が用いられ
ている。なお、この図１６で、１はガラス基板、１０は
走査信号電極、１１は共通電極、１３は画素電極、１４
は映像信号電極、１５はソース電極、２１はＳｉＮ膜、
２２は保護膜、３０はａ−Ｓｉ膜、そして３１はｎ型ａ
−Ｓｉ膜である。

【０００４】一方、このアクティブマトリクス型ディス
プレイにおいては、その歩留まりの向上が製造上の大き
な課題となっている。特にＴＦＴは、ＬＳＩなどと同様
な複雑な半導体プロセスを経て形成されるため、ディス
プレイのような大面積の基板上に歩留まり良く形成する
には、厳密なプロセス管理を必要とするのはいうまでも
ないが、それと同時に、可能な限り簡単で、欠陥を作り
難い構造を採用することが重要である。

【０００５】そこで、このような構造の例として、特開
平２−１４９８２４号公報においては、多層のゲ−ト絶
縁膜を持つＴＦＴで、画素電極を２層のゲ−ト絶縁膜の
間に埋め込んだ構造が提案されており、その断面図を図
１７に示す。なお、この図１７で、２は第１の絶縁膜、
そして３は第２の絶縁膜であり、その他は図１６と同じ
である。

【０００６】この構造によれば、画素電極１３と映像信
号電極１４とが絶縁膜により異層化できるため、映像信
号電極と画素電極の間でのショ−トが防止でき、点欠陥
の発生が低減できることが述べられている。

【０００７】

【発明が解決しようとする課題】上記の従来技術には、
以下のような問題があった。

【０００８】(1) 図１６の従来技術では、共通電極を画
素電極の下部に絶縁膜を介して配置したため、画素電極
は共通電極によって作られる段差を乗り越えるように形
成しなければならない。然し乍ら、ＩＴＯ膜は一般的に
段差部での付きまわりが悪く、断切れや、段差部からの
エッチング液のしみこみによるエッチング不良がしばし
ば生じるという問題があった。また、ＩＴＯ膜はエッチ
ング時の寸法シフトがＡｌなどの金属膜に比べて大きい
ため、図１６のように付加容量の電極として用いると、
この寸法シフトによる容量値のバラツキが大きくなり、
場合によっては設計どうりの表示画像が得られないとい
う問題があった。このような問題は、画像の多階調化、
高精細化に伴い、より深刻な問題となる。

【０００９】(2) 図１７の従来技術では、点欠陥の低減
は可能になるが、このような構造を採用した場合におけ
る、信頼性の高い付加容量の形成方法については何ら述
べられていない。従って、この図１７の技術のみでは高
精細、多階調表示を実現することは難しいという問題が
あった。

【００１０】(3) 図１７の従来技術では、ソ−ス電極と
画素電極を接続するために第２の絶縁膜の一部を開口し
ているが、ドライエッチングにより第２の絶縁膜をエッ
チングすると、パタ−ン端は垂直の段差になり、ソ−ス
電極がこの部分で断切れしやすくなるという問題があっ
た。

【００１１】(4) 図１７の従来技術では、画素電極上に
保護絶縁膜とゲ−ト絶縁膜の２層の絶縁膜が積層される
ため、液晶層に加わる電界が弱まり、コントラストの低
下をきたす。このことは、映像信号配線と画素電極を異
層化すると避けられない問題であった。

【００１２】(5) 上記の従来技術においては、画素電極
と映像信号配線のショ−トによって発生した点欠陥を救
済するための冗長構造についてはなんら示されていない
ため、点欠陥を救済することが出来なかった。

【００１３】以上のように、上記従来技術においては、
高精細、多階調表示を実現するための高信頼、高精度の
付加容量の形成について充分な配慮がなされていなかっ
た。また、上記従来技術においては映像信号配線と画素
電極を異層化しつつ、高信頼、高精度の付加容量を形成
する事に関して配慮されていなかった。さらに、点欠陥
を救済するための冗長構造について配慮されいなかっ
た。

【００１４】本発明の第１の目的は、高精細、多階調表
示を実現できる高信頼、高精度の付加容量を有するアク
ティブマトリクス基板を提供することにある。

【００１５】本発明の第２の目的は、点欠陥が少なく、
かつ高精細、多階調表示を実現できる高信頼、高精度の
付加容量を有し、良好な歩留まりで製造できるアクティ
ブマトリクス基板を提供することにある。

【００１６】本発明の第３の目的は、液晶印加電圧の低
下を防止し良好な表示画像が得られるアクティブマトリ
クス基板を提供することにある。

【００１７】本発明の第４の目的は、点欠陥の救済が可
能なアクティブマトリックス基板を提供することにあ
る。

【００１８】本発明の第５の目的は、液晶表示パネルに
適用して高精細、多階調表示が得られるようにしたアク
ティブマトリックス基板を提供することにある。

【００１９】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は以下の手段を採用したことを特徴とす
る。

【００２０】(1) 絶縁基板上にマトリックス状に形成さ
れた、複数の走査信号線および映像信号線と、これらの
配線の交差点近傍に形成された複数の薄膜トランジスタ
と、複数の薄膜トランジスタの各々に接続された画素電
極とを有するアクティブマトリクス基板において、第１
の金属配線で構成される共通電極と、上記画素電極に接
続された第２の金属電極と、これらの２つの電極に挟持
された絶縁層により付加容量を形成した。

【００２１】(2) 上記１において、第１の金属配線で構
成される共通電極と画素電極を同一平面内に形成した。

【００２２】(3) 上記１において、画素電極を複数に分
割し、各々の画素電極間は上記の第２の金属電極により
接続した。

【００２３】(4) 上記１において、画素電極は段差の無
い平坦部に形成した。

【００２４】(5) 上記１において、付加容量を構成する
絶縁層の一部に、第１の金属配線の酸化膜を含むように
した。

【００２５】(6) 上記５において、第１の金属電極はＡ
ｌまたはＴａおよびこれらを主成分とする合金膜、また
はこれらの金属の複合膜により形成した。

【００２６】(7) 上記２において、第２の金属電極と、
付加容量の共通電極に挟持された絶縁層は、上記画素電
極上の少なくとも一部の領域において除去した。

【００２７】(8) 上記２において、画素電極上で除去さ
れた絶縁層の端部は、その少なくともその一部におい
て、絶縁層の厚さが連続的に変化するようなテ−パ−形
状に加工した。

【００２８】(9) 上記２において、画素電極と、これに
隣あう映像信号線または走査信号線の間の最小の距離
を、基板内の映像信号線または走査信号線の最少幅より
も小さくした。

【００２９】(10) 上記１および２において、薄膜トラ
ンジスタの半導体層の長手方向と画素の長手方向がたが
いに垂直であるように配置した。

【００３０】(11) 上記１および２において、隣接する
２本の映像信号線のどちらか一方に近い位置に偏って設
けた。

【００３１】

【作用】上記(1)によれば、付加容量を構成する対向す
る２枚の電極はいずれも金属膜によりなっているため、
エッチング時の寸法シフトによる容量値のバラツキを小
さくすることが出来、高精度の付加容量が形成できる。
そして、この結果、多階調、高精細表示が容易となる。

【００３２】上記(2)によれば、映像信号配線と画素電
極を異層化し、それと同時に高信頼の付加容量を形成出
来るので、点欠陥が少なく多階調、高精細表示可能なデ
ィスプレイが実現できる。

【００３３】上記(3)、(4)によれば、画素電極を分割
し、段差の無い平坦部にのみ形成したため画素電極をパ
タ−ニングする際に段差部からのエッチング液のしみこ
みによるエッチング不良を無くすことが出来る。これに
より、高精度の付加容量が形成できる。特に、付加容量
の共通電極を挾んで分割した画素電極を配置することに
より、隣りあう走査配線と共通電極の間の距離を大きく
取ることができるので、走査配線と共通電極の間のショ
−ト不良を防ぐことが出来る効果もある。

【００３４】また、後述するように画素電極を分割し、
さらにレ−ザによるリペア技術を用いることにより点欠
陥に対する冗長性を持たせる事が出来る。

【００３５】上記(5)によれば、付加容量を構成する絶
縁層には、上記第１の金属配線の酸化膜を含むようにし
たので、付加容量部の絶縁耐圧を上げることが出来、シ
ョ−ト不良を大幅に低減できる効果がある。また、(6)
のように第１の金属配線にＡｌ，Ｔａまたはこれらを主
成分とする合金膜、またはこれらの金属の複合膜により
構成を用いることにより、より高品質の絶縁膜を得るこ
とが出来るので、より良好な歩留まりが得られる。特
に、抵抗の低いＡｌまたはその合金膜、または少なくと
もＡｌを一部に含む複合膜を用いることにより、信号の
遅延を抑えることが出来るため、ディスプレイの大面積
化が容易となる。さらに、第１の金属配線を酸化膜で被
覆することにより、上記２の構造を採用したときには画
素電極と共通電極の間のショ−トを考える必要がなくな
るため、画素電極と共通電極の間距離を小さくすること
ができ、画素の開口率が向上する。

【００３６】上記(7)によれば、画素電極上の第２の絶
縁膜を除去し、画素電極と液晶層の間の絶縁層は従来と
同様であるため、液晶印加電圧の低下は無く、コントラ
スト比の大きな良好な画像表示が可能となる。

【００３７】上記(8)によれば、第２の絶縁膜の開口端
をテ−パ−状に加工することによりパタ−ン端の段差に
よるソ−ス電極の断切れを無くすことが出来る。

【００３８】また、上記(7)のように、画素電極上の第
２の絶縁膜を除去すると、基板内の高低差が大きくな
る。高低差が大きくなると、液晶パネルの組立工程中、
液晶配向膜をラビングする際、段差の影になる低い領域
にラビングむらが生じ、表示品質を低下させることがあ
る。このとき、上記(11)のように段差を作るコンタクト
部を隣接する２本の映像信号線の内、液晶配向膜をラビ
ングする方向に対して下流側となる一方に近い位置に偏
って設けることにより、画素電極上にはラビングむらが
生じないようにすることが出来るので表示むらを防止で
きる。

【００３９】上記(9)によれば、画素電極とこれに隣あ
う映像信号配線または走査信号配線の間を小さくするこ
とにより、画素電極の面積を大きく出来、開口率が向上
し、光の利用効率が向上する。このことは、画素電極電
極と映像信号配線を異層化することによりはじめて可能
となる。

【００４０】また、上記(10)のように薄膜トランジスタ
の半導体層の長手方向と画素の長手方向が垂直になるよ
うに配置することにより、さらに開口率が向上する。

【００４１】上記(3)によれば、分割した複数の画素電
極の内、ＴＦＴのソ−ス電極に直接接続されていない画
素電極とこれと隣あうドレイン電極のあいだで異物等に
よるショ−トが生じても、当該画素電極に接続されてい
る第２の金属電極をレ−ザ光等により切断することによ
り当該画素電極をＴＦＴから切離し、他方の画素電極を
正常に動作させることができる。これにより少なくとも
一部を救済出来る。

【００４２】上記(1)乃至(10)のアクティブマトリクス
基板を用いて表示パネルを構成することにより、点欠陥
が少なく、かつ高精細、多階調表示が可能な液晶表示パ
ネルを実現できる。

【００４３】

【実施例】以下、本発明によるアクティブマトリクス基
板について、図示の実施例により詳細に説明する。

【００４４】図１と図２は本発明によるアクティブマト
リクス基板の第１の実施例で、図１は単位画素部分の断
面図、そして図２は平面図であり、これらの図におい
て、１はガラス基板、１０は走査信号電極、１１は共通
電極、１３は画素電極、１４は映像信号電極、１５はソ
−ス電極、１６は容量電極、２１はＳｉＮ膜、２２は保
護膜、３０はａ−Ｓｉ膜、そして３１はｎ型ａ−Ｓｉ膜
である。

【００４５】このアクティブマトリクス基板は以下のよ
うにして製造される。まずガラス基板１上に厚さ１００
ｎｍのＣｒ膜をスパッタ法により形成し、パタ−ニング
して走査信号電極１０および共通電極１１を得る。次
に、プラズマＣＶＤ法により厚さ４００ｎｍのＳｉＮ膜
２１と、厚さ２００ｎｍのアモルファスＳｉ（ａ−Ｓ
ｉ）膜３０、それに厚さ５０ｎｍのｎ型ａ−Ｓｉ膜３１
とを連続して形成する。続いて、これらａ−Ｓｉ膜３０
及びｎ型ａ−Ｓｉ膜３１を島状にパタ−ニングした後、
スパッタ法によりＩＴＯ膜を１５０ｎｍの厚さに堆積
し、パタ−ニングして画素電極１３とする。このとき、
画素電極１３は、共通電極１１によって作られている段
差を跨がないように、平坦部に形成する。

【００４６】次に、スパッタ法によりＣｒ膜を５０ｎｍ
の厚さに、そしてＡｌ膜を３５０ｎｍの厚さに堆積して
パタ−ニングし、続いてｎ型のａ−Ｓｉ膜３１をパタ−
ニングして映像信号電極１４、ソ−ス電極１５、それに
容量電極１６を得る。従って、付加容量Ｃｓｔは、容量
電極１６とＳｉＮ膜２１、それに共通電極１１により構
成される。最後に、保護膜２２として、プラズマＣＶＤ
法によりＳｉＮ膜を１０００ｎｍの厚さに形成しること
により図１と図２に示す画素構造を有するアクティブマ
トリクス基板が完成する。

【００４７】この図１と図２に示す第１の実施例によれ
ば、付加容量Ｃｓｔを構成する容量電極１６と共通電極
１１とは、何れも金属電極(Ｃｒ膜)であるため、加工時
の寸法シフトによる容量値のバラツキを抑え、高精度の
付加容量を得ることができるので、高精細、多階調表示
に充分に対応することができる。また、画素電極１３が
共通電極１６上を避け、平坦部に形成されているため、
画素電極１３を形成するための、ＩＴＯ膜のパタ−ニン
グ時における段差部でのエッチング不良の発生が防止で
き、歩留まりを大幅に改善することができる。

【００４８】次に、図３と図４は本発明によるアクティ
ブマトリクス基板の第２の実施例を示したもので、夫々
図３は単位画素部分の断面図、図４は平面図であり、こ
れらの図において、ＴＨはスルーホールであり、その他
の構成要素は図１と図２で説明した第１の実施例と同じ
であり、従って、以下、その製造方法について説明す
る。

【００４９】まずガラス基板１上に３００ｎｍの厚さに
Ｃｒ膜をスパッタ法により形成し、これをパタ−ニング
して走査信号電極１０と共通電極１１を得る。次に、ス
パッタ法により、ＩＴＯ膜を１５０ｎｍの厚さに堆積
し、パタ−ニングして画素電極１３とする。このとき、
画素電極１３は平坦部に形成する。次に、プラズマＣＶ
Ｄ法によりＳｉＮ膜を４００ｎｍの厚さに、アモルファ
スＳｉ（ａ−Ｓｉ）膜３０を２００ｎｍの厚さに、そし
てｎ型ａ−Ｓｉ膜３１を５０ｎｍの厚さに、夫々連続し
て形成する。ついで、これらのａ−Ｓｉ膜３０とｎ型ａ
−Ｓｉ膜３１を島状にパタ−ニングした後、画素電極１
３上のＳｉＮ膜２１の一部分をドライエッチングにより
開口してスル−ホ−ルＴＨを形成する。次に、スパッタ
法によりＣｒ膜を厚さ５０ｎｍ、Ａｌ膜を厚さ３５０ｎ
ｍ夫々堆積してパタ−ニングし、続いてｎ型のａ−Ｓｉ
膜３１をパタ−ニングして映像信号電極１４とソ−ス電
極１５、それに容量電極１６を得る。最後に、保護膜２
２として、プラズマＣＶＤ法によりＳｉＮ膜を１０００
ｎｍ形成することにより、これら図３と図４に示す画素
構造を有するアクティブマトリック基板が完成する。

【００５０】この図３と図４に示す第２の実施例では、
画素電極１３を共通電極１１と同一平面内に形成し、画
素電極と映像信号配線を異層化したので、上記した第１
の実施例の効果に加えて、映像信号配線と画素電極のシ
ョ−トによる点欠陥の発生を低減でき、さらに歩留まり
が向上するという効果がある。

【００５１】次に、図５と図６は、本発明によるアクテ
ィブマトリクス基板の第３の実施例で、夫々図５は単位
画素部分の断面図、そして図６は平面図であり、これら
の図において、２０はアルミナ膜で、その他の構成要素
は図１と図２で説明した第１の実施例、及び図３と図４
で説明した第２の実施例と同じであり、従って、ここで
は、以下、その製造方法について説明する。

【００５２】まず、ガラス基板１上にＡｌ膜をスパッタ
法により２５０ｎｍの厚さに形成したあと、パタ−ニン
グして走査信号電極１０及び共通電極１１を得る。次
に、陽極酸化法によりＡｌの表面を酸化してアルミナ膜
２０を形成する。このとき、酒石酸とエチレングリコ−
ルの混合液中で酸化することにより、多孔質ではない良
好な絶縁膜を容易に得ることが出来る。次に、スパッタ
法により、ＩＴＯ膜を１５０ｎｍの厚さに堆積し、これ
をパタ−ニングして画素電極１３とする。このとき、画
素電極１３は平坦部に形成すると共に、この画素電極１
３と走査信号電極１０の間、及び映像信号電極１４の間
の距離ｄ１を、これらの配線電極の幅ｄ２よりも小さく
なるように配置する。以下、プラズマＣＶＤ以後、第２
の実施例と同様の工程により、これら図５と図６に示す
第３の実施例の画素構造を有するアクティブマトリック
基板が完成する。

【００５３】この第３の実施例によれば、付加容量Ｃｓ
ｔを構成するための絶縁膜がアルミナ膜２０とＳｉＮ膜
２１の２つの異なる絶縁膜の積層構造となっているた
め、上記第２の実施例と同じ効果に加えて、付加容量Ｃ
ｓｔのショ−ト不良発生の確率を低減し、信頼性の高い
アクティブマトリック基板を、歩留まり良く製造できる
効果がある。

【００５４】また、この第３の実施例によれば、画素電
極１３と走査信号電極１０、及び映像信号電極１４の間
の距離ｄ１をこれらの配線電極の幅ｄ２よりも小さくな
るように配置したことにより、画素の開口率が向上し、
光の利用効率を上げることが出来る効果がある。

【００５５】さらに、この第３の実施例によれば、特
に、走査信号電極１０と共通電極１１の表面を酸化して
アルミナ膜２０を形成した後で画素電極１３を形成する
ようにしたことで、走査信号電極１０と画素電極１３の
間がショ−トすることがないため、画素電極１３と走査
信号電極１０の間の距離が小さくでき、この結果、更に
高密度することが容易となる。

【００５６】なお、この第３の実施例では、走査信号電
極１０と共通電極１１の双方にＡｌを用い、その表面に
アルミナ膜を形成させていたが、これらの電極材料はＡ
ｌに限らず、Ａｌ−Ｐｄ等のＡｌを主成分とする合金
膜、又はＴａ、Ｍｏ−Ｔａ、Ｗ−Ｔａ等のＴａを主成分
とする合金膜、或いはＡｌ又はＡｌ系合金と、Ｔａ又は
Ｔａ系合金の積層膜であっても良い。

【００５７】次に、図７と図８は、本発明によるアクテ
ィブマトリクス基板の第４の実施例で、夫々図７は単位
画素部分の断面図、そして図８は平面図である。この第
４の実施例の製造工程は、上記第１の実施例と同様であ
るが、この実施例では画素電極１３が２個所に分割して
配置され、それらの間に共通電極１１が配置されてお
り、付加容量Ｃｓｔは上記共通電極１１と、分割された
画素電極１３間を接続する容量電極１６とから構成され
るようになっている。

【００５８】この結果、この第４の実施例によれば、上
記の第１の実施例と同様な効果に加えて、走査信号電極
１０と共通電極１１の間の距離を大きく取ることが出来
るため、走査信号電極１０と共通電極１１の間のショ−
ト不良発生を大きく低減させることができる。また、図
９に示すように、ＴＦＴのソ−ス電極１５に直接接続さ
れていない画素電極１３と映像信号電極１４の間で、何
らかの異物ＩＢによりショ−トが起こった場合には、同
図中の矢印の場所ＬＣＵＴをＹＡＧレ−ザ光等で切断す
ることにより、他方の画素電極１３には正常な電圧を印
加することが出来るため、実質上点欠陥の修復が可能に
なり、更に大幅に歩留まりが改善できる。つまり、この
実施例における画素電極１３の分割には、このような冗
長構造としての効果もあることが判る。

【００５９】次に、図１０と図１１は、本発明によるア
クティブマトリクス基板の第５の実施例で、夫々図１０
は単位画素部分の断面図、そして図１１は平面図であ
る。そして、この第５の実施例は、製造工程は上記第３
の実施例と同様であり、上記第４の実施例と同様に画素
電極１３が２つに分割されているが、以下の点に構造上
の特徴がある。

【００６０】(1) 特に図１０から明らかなように、画素
電極１３上のＳｉＮ膜２１の大部分が除去されており、
且つ、ＳｉＮ膜２１のパタ−ン端はソ−ス電極１５、ま
たは容量電極１６が乗り越える部分ＴＰでテ−パ状に加
工されている。これを図１２により説明すると、ここで
９１はホトレジスト、９２はＩＴＯ膜であり、このホト
レジスト９１を用い、まず、同図(a)に示すように、あ
らかじめレジストパタ−ンを跨ぐようにａ−Ｓｉ膜３０
を残しておいてドライエッチングする。そうすると、こ
のときのａ−Ｓｉ膜３０とＳｉＮ膜２１のエッチングレ
−トの違いにより、ＳｉＮ膜２１は、同図(b)に示すよ
うに、テ−パ形状に加工できる。

【００６１】(2) ＴＦＴと画素電極１３のコンタクト部
ＣＯＮＴ１、及び容量電極１６と画素電極１３のコンタ
クト部ＣＯＮＴ２は何れも画素中で、液晶配向膜のラビ
ング方向ＤＩＲＬＢの下流側になる位置に設けられてい
る。

【００６２】(3) ＴＦＴの半導体層であるａ−Ｓｉ膜３
０のパタ−ンの長手方向は、画素の長手方向と垂直にな
るように配置されている。

【００６３】この結果、この第６の実施例によれば、ま
ず上記(1)の構成を有することにより、ＳｉＮ膜２１の
パタ−ン端におけるソ−ス電極１５及び容量電極１６に
段切れが発生するのを防止できる。次に、上記(2)の構
成を有することにより、容量電極１６とソ−ス電極１５
のコンタクト部ＣＯＮＴ１、２の影によるラビングむら
が画素電極上に発生することが防止できる。更に、上記
(3)の構成を有することにより、画素の開口率が大幅に
向上する。特に、パネルが高精細化し、画素が微細化し
た場合、このような配置は極めて有効である。

【００６４】ところで、以上の実施例では、付加容量の
為の共通電極を、走査電極とは別に独立して形成した場
合について説明したが、共通電極は、次段又は前段の走
査電極を兼ねる構造にしても良い。図１３と図１４は、
このような構造をもつ本発明によるアクティブマトリク
ス基板の場合で、これは本発明の第７の実施例となり、
夫々図１３は単位画素部分の断面図、そして図１４は平
面図である。これらの図１３と図１４から明らかなよう
に、この実施例では。次段の走査電極１０が共通電極１
１を兼ねる形になっており、従って、独立した共通電極
は無く、その分、構成が簡単になる。

【００６５】そして、この第７の実施例においても、そ
の他の構成は、上記した第１から第６までの実施例と同
じであるから、効果についても全く同様のものが期待で
き、高画質の液晶表示装置を歩留まりよく得ることがで
きる。

【００６６】また、以上の実施例では、アモルファスＳ
ｉを用いたＴＦＴについて説明したが、本発明はアモル
ファスＳｉだけでなく、多結晶Ｓｉを用いたＴＦＴでも
同様に実施可能であり、上記実施例と同様な効果を得る
ことができる。

【００６７】ここで、本発明によるアクティブマトリク
ス基板を用いた液晶表示装置について、図１５により説
明する。この図１５において、５０２は薄膜トランジス
タ(ＴＦＴ)、５０６は液晶層、５０７はカラ−フィル
タ、５０８は対向ガラス基板、５１０は対向電極、そし
て５０５は偏光板である。

【００６８】ガラス基板１上には映像信号電極１４と走
査信号電極１０とがマトリックス状に形成されており、
その交差点近傍にＴＦＴ５０２が形成され、ＩＴＯから
なる画素電極１３を駆動するようになっている。液晶層
５０６を挾んで対向するガラス基板５０８上にはＩＴＯ
よりなる対向電極５１０とカラ−フィルタ−５０７が設
けられ、一対のガラス基板１、５０８を挾むように２枚
の偏光板５０５が設けられている。この構成により、光
源からの光の透過量が画素電極１３部分で制御され、こ
の結果、ＴＦＴ駆動形のカラ−液晶表示装置として動作
することになる。

【００６９】そして、本発明によるアクティブマトリク
ス基板を用いることにより、高精度で、高信頼性に富ん
だ付加容量を持たせることができるため、多階調表示が
可能で、ワ−クステ−ション用の高性能ＶＤＴ等に好適
なＴＦＴ駆動形のカラ−液晶表示装置を容易に得ること
ができる。

【００７０】

【発明の効果】以上説明したように、本発明によれば、
高精度、高信頼の付加容量を形成できるため、多階調で
高精細表示が可能な液晶表示パネルを容易に実現でき
る。また、映像信号配線と画素電極を異層化し、且つ、
高信頼の付加容量を具備したアクティブマトリクス基板
を良好な歩留まりで得ることが出来、これにより、点欠
陥の出現確率が小さく、且つ、多階調表示に適した高信
頼の液晶表示装置が容易に実現できる。さらに、本発明
によれば、映像信号電極と画素電極のショ−トによる点
欠陥を救済できるので、アクティブマトリクス基板を極
めて良好な歩留まりのもとで容易に提供することができ
る。

【図面の簡単な説明】

【図１】本発明によるアクティブマトリクス基板の第１
の実施例を示す断面模式図である。

【図２】本発明によるアクティブマトリクス基板の第１
の実施例を示す平面模式図である。

【図３】本発明によるアクティブマトリクス基板の第２
の実施例を示す断面模式図である。

【図４】本発明によるアクティブマトリクス基板の第２
の実施例を示す平面模式図である。

【図５】本発明によるアクティブマトリクス基板の第３
の実施例を示す断面模式図である。

【図６】本発明によるアクティブマトリクス基板の第３
の実施例を示す平面模式図である。

【図７】本発明によるアクティブマトリクス基板の第４
の実施例を示す断面模式図である。

【図８】本発明によるアクティブマトリクス基板の第４
の実施例を示す平面模式図である。

【図９】本発明によるアクティブマトリクス基板の第５
の実施例を示す平面模式図である。

【図１０】本発明によるアクティブマトリクス基板の第
６の実施例を示す断面模式図である。

【図１１】本発明によるアクティブマトリクス基板の第
６の実施例を示す平面模式図である。

【図１２】本発明によるアクティブマトリクス基板の第
６の実施例におけるテ−パ−形状の形成方法を説明する
ための断面模式図である。

【図１３】本発明によるアクティブマトリクス基板の第
７の実施例を示す断面模式図である。

【図１４】本発明によるアクティブマトリクス基板の第
７の実施例を示す平面模式図である。

【図１５】本発明によるアクティブマトリクス基板を用
いて構成した液晶表示装置の一例を示す説明図である。

【図１６】アクティブマトリクス基板の従来例を示す断
面模式図である。

【図１７】アクティブマトリクス基板の従来例を示す断
面模式図である。

【符号の説明】

１ガラス基板２第１の絶縁膜３第２の絶縁膜１０走査信号電極１１共通電極１３画素電極１４映像信号電極１５ソ−ス電極１６容量電極２０アルミナ膜２１ＳｉＮ膜２２保護膜３０ａ−Ｓｉ膜３１ｎ型ａ−Ｓｉ膜

Claims

【特許請求の範囲】

【請求項１】絶縁基板上にマトリクス状に形成された
複数の走査信号線及び映像信号線と、これらの配線の交
差点近傍に形成された複数の薄膜トランジスタと、これ
ら複数の薄膜トランジスタの各々に接続された画素電極
とを有するアクティブマトリクス基板において、共通電
極を第１の金属配線で形成し、上記画素電極と上記共通
電極の間に形成すべき付加容量が、該第１の金属配線で
構成された共通電極と、上記画素電極に接続された第２
の金属電極と、これらの２枚の電極に挟持された絶縁層
により形成されるように構成したことを特徴とするアク
ティブマトリクス基板。
【請求項２】請求項１の発明において、上記画素電極
が、上記第１の金属配線で構成された共通電極と同一平
面上に形成されるように構成したことを特徴とするアク
ティブマトリクス基板。
【請求項３】請求項１又は請求項２の発明において、
上記画素電極が複数に分割され、各々の画素電極間が上
記の第２の金属電極により接続されていることを特徴と
するアクティブマトリクス基板。
【請求項４】請求項１乃至請求項３の発明の何れかに
おいて、上記画素電極を段差の無い平坦部に形成したこ
とを特徴とするアクティブマトリクス基板。
【請求項５】請求項１乃至請求項４の発明の何れかに
おいて、上記付加容量を構成する絶縁層の一部に、上記
第１の金属配線の酸化膜を含むように構成したことを特
徴とするアクティブマトリクス基板。
【請求項６】請求項１乃至請求項４の発明の何れかに
おいて、上記第１の金属電極が、Ａｌ又はＴａ及びこれ
らを主成分とする合金膜、或いはこれらの金属の複合膜
により形成されていることを特徴とするアクティブマト
リクス基板。
【請求項７】請求項２の発明において、上記付加容量
を構成するための絶縁層は、上記画素電極上の少なくと
も一部の領域において除去されていることを特徴とする
アクティブマトリクス基板。
【請求項８】請求項２の発明において、上記画素電極
上で除去された絶縁層の端部は、その少なくとも一部に
おいて、絶縁層の厚さが連続的に変化するテ−パ−形状
に加工されていることを特徴とするアクティブマトリク
ス基板。
【請求項９】請求項２の発明において、上記画素電極
と、これに隣あう映像信号線又は走査信号線との間の距
離の最小値が、これら映像信号線又は走査信号線の最少
幅よりも小さくなるように構成されていることを特徴と
するアクティブマトリクス基板。
【請求項１０】請求項１乃至請求項３の発明のいずれ
かにおいて、薄膜トランジスタの半導体層の長手方向と
画素の長手方向が垂直になるように構成されていること
を特徴とするアクティブマトリクス基板。
【請求項１１】請求項１又は請求項２の発明におい
て、上記画素電極と第２の金属電極のコンタクト部が、
隣接する２本の映像信号線のどちらか一方に近い位置に
偏って設けられていることを特徴とするアクティブマト
リクス基板。