JPH0521994Y2 - - Google Patents
Info
- Publication number
- JPH0521994Y2 JPH0521994Y2 JP8055683U JP8055683U JPH0521994Y2 JP H0521994 Y2 JPH0521994 Y2 JP H0521994Y2 JP 8055683 U JP8055683 U JP 8055683U JP 8055683 U JP8055683 U JP 8055683U JP H0521994 Y2 JPH0521994 Y2 JP H0521994Y2
- Authority
- JP
- Japan
- Prior art keywords
- inverter transistor
- transistor
- drain
- inverter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000004575 stone Substances 0.000 claims description 7
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は、従来の半波用２石カスケードインバ
ータにおけるトランジスタの駆動側パルストラン
スを削除して経済性を高めたスイツチングレギユ
レータに関するものである。
ータにおけるトランジスタの駆動側パルストラン
スを削除して経済性を高めたスイツチングレギユ
レータに関するものである。
従来のこの種スイツチングレギユレータにおけ
る高電位側のインバータトランジスタ（本考案で
は追従側インバータトランジスタに相等する。）
を駆動する場合は、各トランジスタの電位が全く
異なるために、第１図に示す如く、各トランジス
タ１及び２に接続される駆動用のパルストランス
３を設けて回路を電気的に絶縁し、さらにこのパ
ルストランスをリセツトするための複雑な回路を
必要としていた。なお、４，５はマクマレーダイ
オード、６はメイントランス、７は出力整流ダイ
オード、８は出力平滑コンデンサを示す。
る高電位側のインバータトランジスタ（本考案で
は追従側インバータトランジスタに相等する。）
を駆動する場合は、各トランジスタの電位が全く
異なるために、第１図に示す如く、各トランジス
タ１及び２に接続される駆動用のパルストランス
３を設けて回路を電気的に絶縁し、さらにこのパ
ルストランスをリセツトするための複雑な回路を
必要としていた。なお、４，５はマクマレーダイ
オード、６はメイントランス、７は出力整流ダイ
オード、８は出力平滑コンデンサを示す。
このように従来の半波用２石カスケードインバー
タを有するスイツチングレギユレータにおいて
は、比較的高価なパルストランス３と、このパル
ストランス３をリセツトするための複雑な回路を
必要としているために、スイツチングレギユレー
タのコストが高く経済性の点で問題があつた。
タを有するスイツチングレギユレータにおいて
は、比較的高価なパルストランス３と、このパル
ストランス３をリセツトするための複雑な回路を
必要としているために、スイツチングレギユレー
タのコストが高く経済性の点で問題があつた。
本考案はかかる問題点を解消するためになされ
たもので、従来において使用されていた駆動用の
パルストランスを省きながらも、スイツチングレ
ギユレータとしての機能を十分に発揮し得るスイ
ツチングレギユレータを提供することを目的とす
るものである。
たもので、従来において使用されていた駆動用の
パルストランスを省きながらも、スイツチングレ
ギユレータとしての機能を十分に発揮し得るスイ
ツチングレギユレータを提供することを目的とす
るものである。
以下に本考案を第２図及び第３図に示す実施例
に基いて詳細に説明する。
に基いて詳細に説明する。
１１は駆動側インバータトランジスタ、１２は
追従側インバータトランジスタ、１３，１４はマ
クマレーダイオード、１５はメイントランス、１
６は該トランスの１次巻線、１７は該トランスの
追従側インバータトランジスタのゲート回路用２
次巻線、１８は該トランスの出力回路用２次巻
線、１９はこの２次巻線に接続されている出力整
流ダイオード、２０は出力平滑コンデンサ、２１
は追従側インバータトランジスタ１２のドレイン
と駆動側インバータトランジスタ１１のドレイン
間に接続された電位安定用バイアス抵抗、２２は
追従側インバータトランジスタ１２のゲートとド
レイン間に接続されたゲート回路電荷供給用コン
デンサである。
追従側インバータトランジスタ、１３，１４はマ
クマレーダイオード、１５はメイントランス、１
６は該トランスの１次巻線、１７は該トランスの
追従側インバータトランジスタのゲート回路用２
次巻線、１８は該トランスの出力回路用２次巻
線、１９はこの２次巻線に接続されている出力整
流ダイオード、２０は出力平滑コンデンサ、２１
は追従側インバータトランジスタ１２のドレイン
と駆動側インバータトランジスタ１１のドレイン
間に接続された電位安定用バイアス抵抗、２２は
追従側インバータトランジスタ１２のゲートとド
レイン間に接続されたゲート回路電荷供給用コン
デンサである。
以上が本実施例の回路構成であるが、次にその
作用について述べると、先ず、第３図において、
本考案の基本動作を説明すると、追従側インバー
タトランジスタ１２のドレインとゲート間にコン
デンサ２２を接続した回路において、そのドレイ
ンとゲート間に急激な仕上り電圧E3を印加する
とコンデンサ２２を介してトランジスタ１２のゲ
ートに電流が流れトランジスタ１２は一時的に導
通する。なお、コンデンサ２２はゲート素子の帰
還容量で代用することも可能である。この基本動
作を第２図の回路図にあてはめて説明すると、追
従側インバータトランジスタ１２のドレインとソ
ース間の電位は電位安定用バイアス抵抗２１によ
つて補償されている。そこで制御回路２３によつ
て駆動される駆動側インバータトランジスタ１１
が遮断しているとき、追従側インバータトランジ
スタ１２のソース側電位は不定となるが。この場
合、電位安定用バイアス抵抗２１により、ドレイ
ンと同じ電圧E1となる。つまり、追従側インバ
ータトランジスタ１２のドレインとソース間の電
圧は零の状態となる。次に駆動側インバータトラ
ンジスタ１１が導通状態となると、追従側インバ
ータトランジスタ１２のソース電位がE2側に急
激に引き下げられるため、その追従側インバータ
トランジスタ１２のドレインとソース間に急激な
入力電圧が発生し、上記説明の如く追従側インバ
ータトランジスタ１２は一時的に導通状態とな
り、その結果、駆動側インバータトランジスタ１
１に追従した形で追従側インバータトランジスタ
１２が導通して、メイントランス１５に電圧が発
生し、自己のゲート電圧となる２次電圧がゲート
回路用２次巻線１７によつて発生し、駆動側イン
バータトランジスタ１１が遮断されるまで導通が
継続されるものである。なお、本実施例における
電位安定用バイアス抵抗２１は、追従側インバー
タトランジスタ１２のソース側と、駆動側インバ
ータトランジスタ１１のドレイン間の電位補償で
あるため、追従側インバータトランジスタ１２の
ドレインとソース間に接続してもメイントランス
の１次巻線で接続されており、追従側インバータ
トランジスタ１２のドレインとゲート間に接続し
てもメイントランスのゲート回路用２次巻線で接
続されており、本考案の目的とする動作は成立す
る。さらに、本考案はインバータ部の回路である
から第２図のフライバツク方式の出力だけでなく
フオワード方式の出力にも適用できる。
作用について述べると、先ず、第３図において、
本考案の基本動作を説明すると、追従側インバー
タトランジスタ１２のドレインとゲート間にコン
デンサ２２を接続した回路において、そのドレイ
ンとゲート間に急激な仕上り電圧E3を印加する
とコンデンサ２２を介してトランジスタ１２のゲ
ートに電流が流れトランジスタ１２は一時的に導
通する。なお、コンデンサ２２はゲート素子の帰
還容量で代用することも可能である。この基本動
作を第２図の回路図にあてはめて説明すると、追
従側インバータトランジスタ１２のドレインとソ
ース間の電位は電位安定用バイアス抵抗２１によ
つて補償されている。そこで制御回路２３によつ
て駆動される駆動側インバータトランジスタ１１
が遮断しているとき、追従側インバータトランジ
スタ１２のソース側電位は不定となるが。この場
合、電位安定用バイアス抵抗２１により、ドレイ
ンと同じ電圧E1となる。つまり、追従側インバ
ータトランジスタ１２のドレインとソース間の電
圧は零の状態となる。次に駆動側インバータトラ
ンジスタ１１が導通状態となると、追従側インバ
ータトランジスタ１２のソース電位がE2側に急
激に引き下げられるため、その追従側インバータ
トランジスタ１２のドレインとソース間に急激な
入力電圧が発生し、上記説明の如く追従側インバ
ータトランジスタ１２は一時的に導通状態とな
り、その結果、駆動側インバータトランジスタ１
１に追従した形で追従側インバータトランジスタ
１２が導通して、メイントランス１５に電圧が発
生し、自己のゲート電圧となる２次電圧がゲート
回路用２次巻線１７によつて発生し、駆動側イン
バータトランジスタ１１が遮断されるまで導通が
継続されるものである。なお、本実施例における
電位安定用バイアス抵抗２１は、追従側インバー
タトランジスタ１２のソース側と、駆動側インバ
ータトランジスタ１１のドレイン間の電位補償で
あるため、追従側インバータトランジスタ１２の
ドレインとソース間に接続してもメイントランス
の１次巻線で接続されており、追従側インバータ
トランジスタ１２のドレインとゲート間に接続し
てもメイントランスのゲート回路用２次巻線で接
続されており、本考案の目的とする動作は成立す
る。さらに、本考案はインバータ部の回路である
から第２図のフライバツク方式の出力だけでなく
フオワード方式の出力にも適用できる。
以上のように、本考案は駆動側インバータトラ
ンジスタと、追従側インバータトランジスタを有
する半波用２石カスケードインバータに、追従側
インバータトランジスタの電位安定用バイアス抵
抗と、追従側インバータトランジスタのゲートに
電荷を供給するためのドレイン・ゲート間コンデ
ンサを設けたスイツチングレギユレータであるか
ら、これによれば、簡単な制御回路で電位の全く
異る２個のインバータトランジスタの安定ドライ
ブが可能であり、さらに、本考案によれば、高価
なパルストランスを省くことができるので安価に
して経済性に優れた半波用２石カスケードインバ
ータが提供できる効果がある。
ンジスタと、追従側インバータトランジスタを有
する半波用２石カスケードインバータに、追従側
インバータトランジスタの電位安定用バイアス抵
抗と、追従側インバータトランジスタのゲートに
電荷を供給するためのドレイン・ゲート間コンデ
ンサを設けたスイツチングレギユレータであるか
ら、これによれば、簡単な制御回路で電位の全く
異る２個のインバータトランジスタの安定ドライ
ブが可能であり、さらに、本考案によれば、高価
なパルストランスを省くことができるので安価に
して経済性に優れた半波用２石カスケードインバ
ータが提供できる効果がある。
第１図は従来の半波用２石カスケードインバー
タを示した回路図、第２図は本考案の半波用２石
カスケードインバータの実施例を示した回路図、
第３図は同上の基本動作説明回路図である。 １１……駆動側インバータトランジスタ、１２
……追従側インバータトランジスタ、１３，１４
……マクマレーダイオード、１５……メイントラ
ンス、１６……１次巻線、１７……ゲート回路用
２次巻線、１８……出力回路用２次巻線、１９…
…整流ダイオード、２０……平滑コンデンサ、２
１……電位安定用バイアス抵抗、２２……ゲート
回路電荷供給用コンデンサ、２３……制御回路。
タを示した回路図、第２図は本考案の半波用２石
カスケードインバータの実施例を示した回路図、
第３図は同上の基本動作説明回路図である。 １１……駆動側インバータトランジスタ、１２
……追従側インバータトランジスタ、１３，１４
……マクマレーダイオード、１５……メイントラ
ンス、１６……１次巻線、１７……ゲート回路用
２次巻線、１８……出力回路用２次巻線、１９…
…整流ダイオード、２０……平滑コンデンサ、２
１……電位安定用バイアス抵抗、２２……ゲート
回路電荷供給用コンデンサ、２３……制御回路。
Claims (1)
- 駆動側インバータトランジスタと、追従側イン
バータトランジスタとを有し、駆動側インバータ
トランジスタのドレインと追従側インバータトラ
ンジスタのソース間にメイントランスの一次巻線
を接続した半波用２石カスケードインバーターに
おいて、上記追従側インバータトランジスタの電
位安定用バイアス抵抗を駆動側インバータトラン
ジスタのドレインと追従側インバータトランジス
タのドレイン間、若しくは追従側インバータトラ
ンジスタのドレイン・ソース間、又は同トランジ
スタのドレイン・ゲート間に接続し、その追従側
インバータトランジスタのゲートに電荷を供給す
るためのドレイン・ゲート間コンデンサを設け、
ゲート回路用２次巻線を追従側インバータトラン
ジスタのゲート・ソース間にメイントランスの１
次巻線と同相に接続したことを特徴とするスイツ
チングレギユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8055683U JPS59185993U (ja) | 1983-05-28 | 1983-05-28 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8055683U JPS59185993U (ja) | 1983-05-28 | 1983-05-28 | スイツチングレギユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59185993U JPS59185993U (ja) | 1984-12-10 |
| JPH0521994Y2 true JPH0521994Y2 (ja) | 1993-06-04 |
Family
ID=30210548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8055683U Granted JPS59185993U (ja) | 1983-05-28 | 1983-05-28 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185993U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4790530B2 (ja) * | 2006-07-28 | 2011-10-12 | 富士通テレコムネットワークス株式会社 | スイッチング電源装置 |
-
1983
- 1983-05-28 JP JP8055683U patent/JPS59185993U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59185993U (ja) | 1984-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4122514A (en) | Direct current power supply | |
| JPH0357712B2 (ja) | ||
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| JPH0521994Y2 (ja) | ||
| JPH01103159A (ja) | スイツチング電源回路装置 | |
| JPH06315263A (ja) | スイッチング電源回路 | |
| US3987355A (en) | High efficiency switching drive for a resonate power transformer | |
| JPH055408B2 (ja) | ||
| WO2018173381A1 (ja) | スイッチング制御装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH1066336A (ja) | 同期整流器の駆動回路 | |
| JP2606997Y2 (ja) | スイッチング電源装置 | |
| JPH0740785B2 (ja) | 多チヤンネルインバ−タ回路 | |
| JPH0125314B2 (ja) | ||
| JP3066720B2 (ja) | 同期整流回路 | |
| JP2999905B2 (ja) | スイッチング電源 | |
| JPS58148680A (ja) | 自励発振回路 | |
| JPH05316725A (ja) | スイッチング電源の整流回路 | |
| JP6898216B2 (ja) | 多出力絶縁電源装置 | |
| JPS58195471A (ja) | スイツチング・レギユレ−タ | |
| JPS58175972A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH06121532A (ja) | スイッチング電源装置のスイッチングｆｅｔ駆動回路 | |
| JPS642556Y2 (ja) | ||
| JP4545988B2 (ja) | 同期整流型コンバータ | |
| JP3377128B2 (ja) | スイッチング電源装置 |