JPH1066336A - 同期整流器の駆動回路 - Google Patents
同期整流器の駆動回路Info
- Publication number
- JPH1066336A JPH1066336A JP8241289A JP24128996A JPH1066336A JP H1066336 A JPH1066336 A JP H1066336A JP 8241289 A JP8241289 A JP 8241289A JP 24128996 A JP24128996 A JP 24128996A JP H1066336 A JPH1066336 A JP H1066336A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- secondary coil
- synchronous rectifier
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源回路の同期整流器での電力
損失の低減が図れ、その上、トランスの小型化が容易と
なる同期整流器の駆動回路を提供する。 【解決手段】 スイッチング電源回路の同期整流器とし
てＭＯＳ−ＦＥＴ６を用いる。ＭＯＳ−ＦＥＴ６は電力
損失が少ないものである。ＭＯＳ−ＦＥＴ６に駆動回路
10を設ける。メインスイッチ素子Ｑ0 のオン時に二次コ
イル４の電圧極性を利用してスイッチ素子Ｑ1 とダイオ
ード11がオンし、ＭＯＳ−ＦＥＴ６のゲート−ソース間
が短絡しＭＯＳ−ＦＥＴ６がオフ動作する。メインスイ
ッチ素子Ｑ0 のオフ時に二次コイル４の電圧極性が反転
してスイッチ素子Ｑ1 とダイオード11はオフしスイッチ
素子Ｑ2 がオンし、ＭＯＳ−ＦＥＴ６のゲートにスイッ
チ素子Ｑ2 を介して二次コイル４の出力電圧が印加しＭ
ＯＳ−ＦＥＴ６がオン動作する。三次コイルを設けない
ので、トランスの小型化が容易となる。
損失の低減が図れ、その上、トランスの小型化が容易と
なる同期整流器の駆動回路を提供する。 【解決手段】 スイッチング電源回路の同期整流器とし
てＭＯＳ−ＦＥＴ６を用いる。ＭＯＳ−ＦＥＴ６は電力
損失が少ないものである。ＭＯＳ−ＦＥＴ６に駆動回路
10を設ける。メインスイッチ素子Ｑ0 のオン時に二次コ
イル４の電圧極性を利用してスイッチ素子Ｑ1 とダイオ
ード11がオンし、ＭＯＳ−ＦＥＴ６のゲート−ソース間
が短絡しＭＯＳ−ＦＥＴ６がオフ動作する。メインスイ
ッチ素子Ｑ0 のオフ時に二次コイル４の電圧極性が反転
してスイッチ素子Ｑ1 とダイオード11はオフしスイッチ
素子Ｑ2 がオンし、ＭＯＳ−ＦＥＴ６のゲートにスイッ
チ素子Ｑ2 を介して二次コイル４の出力電圧が印加しＭ
ＯＳ−ＦＥＴ６がオン動作する。三次コイルを設けない
ので、トランスの小型化が容易となる。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源回
路に設けられる同期整流器をオン・オフ駆動する駆動回
路に関するものである。
路に設けられる同期整流器をオン・オフ駆動する駆動回
路に関するものである。
【０００２】
【従来の技術】図３にはスイッチング電源回路の一例が
示されている。このスイッチング電源回路はトランス１
を有し、このトランス１の一次コイル２の同図に示すＢ
端側にはメインスイッチ素子Ｑ0 である電界効果トラン
ジスタのドレイン側が接続され、メインスイッチ素子Ｑ
0 のソース側は直流の入力電源３の−極側に接続されて
おり、入力電源３の＋極側に前記一次コイル２の同図に
示すＡ端側が接続されている。上記メインスイッチ素子
Ｑ0 のゲート側には該メインスイッチ素子Ｑ0 をスイッ
チオン・オフ駆動する制御回路（図示せず）が接続され
ている。
示されている。このスイッチング電源回路はトランス１
を有し、このトランス１の一次コイル２の同図に示すＢ
端側にはメインスイッチ素子Ｑ0 である電界効果トラン
ジスタのドレイン側が接続され、メインスイッチ素子Ｑ
0 のソース側は直流の入力電源３の−極側に接続されて
おり、入力電源３の＋極側に前記一次コイル２の同図に
示すＡ端側が接続されている。上記メインスイッチ素子
Ｑ0 のゲート側には該メインスイッチ素子Ｑ0 をスイッ
チオン・オフ駆動する制御回路（図示せず）が接続され
ている。
【０００３】また、トランス１の二次コイル４の出力端
側（Ｃ端側）は平滑コンデンサ５の出力端側に接続さ
れ、この平滑コンデンサ５のグランド側には同期整流器
である整流ダイオードＤ1 のアノード側が接続されてお
り、整流ダイオードＤ1 のカソード側は二次コイル４の
Ｄ端側に接続されている。
側（Ｃ端側）は平滑コンデンサ５の出力端側に接続さ
れ、この平滑コンデンサ５のグランド側には同期整流器
である整流ダイオードＤ1 のアノード側が接続されてお
り、整流ダイオードＤ1 のカソード側は二次コイル４の
Ｄ端側に接続されている。
【０００４】上記メインスイッチ素子Ｑ0 がスイッチオ
ンすると、入力電源３と一次コイル２とメインスイッチ
素子Ｑ0 を順に通る経路で電流が流れ、トランス１には
エネルギーＥ（Ｅ＝（１／２）・Ｌ・ＩP 2 ＝（１／
２）・Ｌ・（（ＶIN／Ｌ）・ＴON）2 ；（ただし、Ｌは
一次コイルの励磁インダクタンスを示し、ＩP は一次コ
イルを流れる電流のピーク値を示し、ＶINは入力電源の
電圧を示し、ＴONはメインスイッチ素子Ｑ0 のスイッチ
オン期間を示す））が蓄積される。
ンすると、入力電源３と一次コイル２とメインスイッチ
素子Ｑ0 を順に通る経路で電流が流れ、トランス１には
エネルギーＥ（Ｅ＝（１／２）・Ｌ・ＩP 2 ＝（１／
２）・Ｌ・（（ＶIN／Ｌ）・ＴON）2 ；（ただし、Ｌは
一次コイルの励磁インダクタンスを示し、ＩP は一次コ
イルを流れる電流のピーク値を示し、ＶINは入力電源の
電圧を示し、ＴONはメインスイッチ素子Ｑ0 のスイッチ
オン期間を示す））が蓄積される。
【０００５】このとき、二次コイル４には上記一次コイ
ル２側からの電磁誘導によりＤ端側が＋極側となる電圧
が発生する。上記二次コイル４に発生する電圧Ｖ2 は、
入力電源３の電圧をＶIN、一次コイル２の巻回数を
Ｎ1 、二次コイル４の巻回数をＮ2 とした場合、次式
（１）により表すことができる。
ル２側からの電磁誘導によりＤ端側が＋極側となる電圧
が発生する。上記二次コイル４に発生する電圧Ｖ2 は、
入力電源３の電圧をＶIN、一次コイル２の巻回数を
Ｎ1 、二次コイル４の巻回数をＮ2 とした場合、次式
（１）により表すことができる。
【０００６】 Ｖ2 ＝（Ｎ2 ／Ｎ1 ）・ＶIN・・・・・（１）
【０００７】上記二次コイル４に発生した電圧によっ
て、整流ダイオードＤ1 にはカソード側が＋極側になる
電圧が印加し、整流ダイオードＤ1 はオフ状態となる。
このため、整流ダイオードＤ1 と二次コイル４を通る電
流は通電せず、トランス１の蓄積エネルギーは２次側に
は放出されない。
て、整流ダイオードＤ1 にはカソード側が＋極側になる
電圧が印加し、整流ダイオードＤ1 はオフ状態となる。
このため、整流ダイオードＤ1 と二次コイル４を通る電
流は通電せず、トランス１の蓄積エネルギーは２次側に
は放出されない。
【０００８】前記メインスイッチ素子Ｑ0 がスイッチオ
フすると、二次コイル４の電圧極性が反転し（Ｃ端側が
＋極側に、Ｄ端側が−極側になり）、この二次コイル４
の電圧により、整流ダイオードＤ1 にアノード側が＋極
側になる電圧が印加し、整流ダイオードＤ1 がオン状態
となる。このことにより、前記トランス１に蓄積された
エネルギーの電流が整流ダイオードＤ1 側から二次コイ
ル４側に向かう方向に流れてトランス１の蓄積エネルギ
ーが流出し平滑コンデンサ５に供給されると共に、その
トランス１の蓄積エネルギーの電圧（電流）が平滑コン
デンサ５によって平滑され回路出力電圧ＶOUT （あるい
は回路出力電流ＩOUT ）として出力される。
フすると、二次コイル４の電圧極性が反転し（Ｃ端側が
＋極側に、Ｄ端側が−極側になり）、この二次コイル４
の電圧により、整流ダイオードＤ1 にアノード側が＋極
側になる電圧が印加し、整流ダイオードＤ1 がオン状態
となる。このことにより、前記トランス１に蓄積された
エネルギーの電流が整流ダイオードＤ1 側から二次コイ
ル４側に向かう方向に流れてトランス１の蓄積エネルギ
ーが流出し平滑コンデンサ５に供給されると共に、その
トランス１の蓄積エネルギーの電圧（電流）が平滑コン
デンサ５によって平滑され回路出力電圧ＶOUT （あるい
は回路出力電流ＩOUT ）として出力される。
【０００９】なお、メインスイッチ素子Ｑ0 のスイッチ
オン時には平滑コンデンサ５に蓄積されたエネルギーに
よって回路出力電圧ＶOUT （あるいは回路出力電流Ｉ
OUT ）が出力される。また、メインスイッチ素子Ｑ0 の
制御回路はスイッチング電源回路の回路出力ＶOUT （Ｉ
OUT ）を図示されていない検出回路を介して検出し、回
路出力ＶOUT （ＩOUT ）が予め定めた出力値となるよう
にメインスイッチ素子Ｑ0 のスイッチオン期間を可変制
御する回路構成を有している。
オン時には平滑コンデンサ５に蓄積されたエネルギーに
よって回路出力電圧ＶOUT （あるいは回路出力電流Ｉ
OUT ）が出力される。また、メインスイッチ素子Ｑ0 の
制御回路はスイッチング電源回路の回路出力ＶOUT （Ｉ
OUT ）を図示されていない検出回路を介して検出し、回
路出力ＶOUT （ＩOUT ）が予め定めた出力値となるよう
にメインスイッチ素子Ｑ0 のスイッチオン期間を可変制
御する回路構成を有している。
【００１０】
【発明が解決しようとする課題】上記のように、図３に
示すスイッチング電源回路では、二次コイル４の電圧極
性を利用して、メインスイッチ素子Ｑ0 のスイッチオフ
時に同期整流器である整流ダイオードＤ1 をオン動作さ
せ、メインスイッチ素子Ｑ0 のスイッチオン時に整流ダ
イオードＤ1 をオフ動作させ、この整流ダイオードＤ1
のオン・オフ動作により、二次コイル４の出力エネルギ
ーを整流している。しかしながら、整流ダイオードＤ1
を用いると、整流ダイオードＤ1 の通電時に整流ダイオ
ードＤ1 での電力損失ＰW1が非常に多いという問題があ
る。
示すスイッチング電源回路では、二次コイル４の電圧極
性を利用して、メインスイッチ素子Ｑ0 のスイッチオフ
時に同期整流器である整流ダイオードＤ1 をオン動作さ
せ、メインスイッチ素子Ｑ0 のスイッチオン時に整流ダ
イオードＤ1 をオフ動作させ、この整流ダイオードＤ1
のオン・オフ動作により、二次コイル４の出力エネルギ
ーを整流している。しかしながら、整流ダイオードＤ1
を用いると、整流ダイオードＤ1 の通電時に整流ダイオ
ードＤ1 での電力損失ＰW1が非常に多いという問題があ
る。
【００１１】そこで、回路の電力損失の低減を図るため
に、図４に示すように、整流ダイオードＤ1 の代わりに
電界効果トランジスタ（ＭＯＳ−ＦＥＴ）６を用い、二
次コイル４と同相の三次コイル７をトランス１に設けた
スイッチング電源回路が提案されている。
に、図４に示すように、整流ダイオードＤ1 の代わりに
電界効果トランジスタ（ＭＯＳ−ＦＥＴ）６を用い、二
次コイル４と同相の三次コイル７をトランス１に設けた
スイッチング電源回路が提案されている。
【００１２】この図４に示す回路では、メインスイッチ
素子Ｑ0 のスイッチオン時に、三次コイル７には二次コ
イル４と同相の電圧が発生し、この三次コイル７の電圧
によってＭＯＳ−ＦＥＴ６のゲートには負の電圧が印加
され、ＭＯＳ−ＦＥＴ６はオフ状態となり、メインスイ
ッチ素子Ｑ0 のスイッチオフ時には、三次コイル７の電
圧極性が反転してＭＯＳ−ＦＥＴ６のゲートに正の電圧
が印加され、ＭＯＳ−ＦＥＴ６はオン状態となる。
素子Ｑ0 のスイッチオン時に、三次コイル７には二次コ
イル４と同相の電圧が発生し、この三次コイル７の電圧
によってＭＯＳ−ＦＥＴ６のゲートには負の電圧が印加
され、ＭＯＳ−ＦＥＴ６はオフ状態となり、メインスイ
ッチ素子Ｑ0 のスイッチオフ時には、三次コイル７の電
圧極性が反転してＭＯＳ−ＦＥＴ６のゲートに正の電圧
が印加され、ＭＯＳ−ＦＥＴ６はオン状態となる。
【００１３】このように、三次コイル７の電圧極性、つ
まり、二次コイルの電圧極性を利用して、メインスイッ
チ素子Ｑ0 のスイッチオン時にＭＯＳ−ＦＥＴ６をオフ
状態に、メインスイッチ素子Ｑ0 のスイッチオフ時にＭ
ＯＳ−ＦＥＴ６をオン状態にすることによって、前記図
３に示す整流ダイオードＤ1 と同様の整流機能をＭＯＳ
−ＦＥＴ６に持たせることができる。
まり、二次コイルの電圧極性を利用して、メインスイッ
チ素子Ｑ0 のスイッチオン時にＭＯＳ−ＦＥＴ６をオフ
状態に、メインスイッチ素子Ｑ0 のスイッチオフ時にＭ
ＯＳ−ＦＥＴ６をオン状態にすることによって、前記図
３に示す整流ダイオードＤ1 と同様の整流機能をＭＯＳ
−ＦＥＴ６に持たせることができる。
【００１４】図４に示す回路では、ＭＯＳ−ＦＥＴ６の
オン時にＭＯＳ−ＦＥＴ６のドレイン−ソース間が通電
することによるＭＯＳ−ＦＥＴ６での電力損失ＰW2（Ｐ
W2＝ＲD ・ＩDrms（ただし、ＲD はＭＯＳ−ＦＥＴ６の
ドレイン−ソース間の抵抗値を示し、ＩDrmsはドレイン
−ソース間に通電する電流の実効値を示す））は、ドレ
イン−ソース間の抵抗値ＲD が小さいＭＯＳ−ＦＥＴを
用いることにより、図３に示す整流ダイオードＤ1 での
電力損失ＰW1（ＰW1＝ＩF ・ＶF （ただし、ＩF はアノ
ード側からカソード側に向かう順方向に整流ダイオード
Ｄ1 を流れる順方向電流の値を示し、ＶF は整流ダイオ
ードＤ1 に印加する順方向電圧の値を示す））よりも格
段に低くすることができ、回路の電力損失の低減を図る
ことが容易となる。
オン時にＭＯＳ−ＦＥＴ６のドレイン−ソース間が通電
することによるＭＯＳ−ＦＥＴ６での電力損失ＰW2（Ｐ
W2＝ＲD ・ＩDrms（ただし、ＲD はＭＯＳ−ＦＥＴ６の
ドレイン−ソース間の抵抗値を示し、ＩDrmsはドレイン
−ソース間に通電する電流の実効値を示す））は、ドレ
イン−ソース間の抵抗値ＲD が小さいＭＯＳ−ＦＥＴを
用いることにより、図３に示す整流ダイオードＤ1 での
電力損失ＰW1（ＰW1＝ＩF ・ＶF （ただし、ＩF はアノ
ード側からカソード側に向かう順方向に整流ダイオード
Ｄ1 を流れる順方向電流の値を示し、ＶF は整流ダイオ
ードＤ1 に印加する順方向電圧の値を示す））よりも格
段に低くすることができ、回路の電力損失の低減を図る
ことが容易となる。
【００１５】しかしながら、図４に示す回路構成では、
三次コイル７を設けなければならないことから、トラン
ス１が大型化してしまうという問題が生じる。
三次コイル７を設けなければならないことから、トラン
ス１が大型化してしまうという問題が生じる。
【００１６】この発明は上記課題を解決するために成さ
れたものであり、その目的は、同期整流器に電界効果ト
ランジスタを用いて同期整流器での電力損失の低減が図
れ、しかも、トランスの小型化が容易となる同期整流器
の駆動回路を提供することにある。
れたものであり、その目的は、同期整流器に電界効果ト
ランジスタを用いて同期整流器での電力損失の低減が図
れ、しかも、トランスの小型化が容易となる同期整流器
の駆動回路を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
にこの発明は次のような構成をもって前記課題を解決す
る手段としている。すなわち、第１の発明は、トランス
の一次コイル側に入力電源とメインスイッチ素子を有
し、トランスの二次コイル側に同期整流器を有し、メイ
ンスイッチ素子のスイッチオン時に同期整流器のオフ動
作を利用してトランスに電磁エネルギーを蓄積し、メイ
ンスイッチ素子のスイッチオフ時に同期整流器のオン動
作を利用し上記トランスの蓄積エネルギーを整流平滑し
て出力するタイプのスイッチング電源回路の同期整流器
をメインスイッチ素子のスイッチオン時とスイッチオフ
時の二次コイルの電圧極性反転動作に同期させてオン・
オフ駆動する駆動回路において、上記同期整流器は電界
効果トランジスタにより構成され、メインスイッチ素子
のスイッチオン時の二次コイルの電圧極性を利用してス
イッチオンする第１の極性検出用スイッチ素子を有し該
第１の極性検出用スイッチ素子のスイッチオン動作によ
り上記電界効果トランジスタのゲート−ソース間を上記
第１の極性検出用スイッチ素子を介して短絡し上記電界
効果トランジスタをオフさせる同期整流器オフ回路と、
メインスイッチ素子のスイッチオフ時の二次コイルの電
圧極性を利用してスイッチオンする第２の極性検出用ス
イッチ素子を有し該第２の極性検出用スイッチ素子のス
イッチオン動作により二次コイルの誘導電圧を第２の極
性検出用スイッチ素子を介し電界効果トランジスタのゲ
ートに供給し電界効果トランジスタをオンさせる同期整
流器オン回路とを有する構成をもって前記課題を解決す
る手段としている。
にこの発明は次のような構成をもって前記課題を解決す
る手段としている。すなわち、第１の発明は、トランス
の一次コイル側に入力電源とメインスイッチ素子を有
し、トランスの二次コイル側に同期整流器を有し、メイ
ンスイッチ素子のスイッチオン時に同期整流器のオフ動
作を利用してトランスに電磁エネルギーを蓄積し、メイ
ンスイッチ素子のスイッチオフ時に同期整流器のオン動
作を利用し上記トランスの蓄積エネルギーを整流平滑し
て出力するタイプのスイッチング電源回路の同期整流器
をメインスイッチ素子のスイッチオン時とスイッチオフ
時の二次コイルの電圧極性反転動作に同期させてオン・
オフ駆動する駆動回路において、上記同期整流器は電界
効果トランジスタにより構成され、メインスイッチ素子
のスイッチオン時の二次コイルの電圧極性を利用してス
イッチオンする第１の極性検出用スイッチ素子を有し該
第１の極性検出用スイッチ素子のスイッチオン動作によ
り上記電界効果トランジスタのゲート−ソース間を上記
第１の極性検出用スイッチ素子を介して短絡し上記電界
効果トランジスタをオフさせる同期整流器オフ回路と、
メインスイッチ素子のスイッチオフ時の二次コイルの電
圧極性を利用してスイッチオンする第２の極性検出用ス
イッチ素子を有し該第２の極性検出用スイッチ素子のス
イッチオン動作により二次コイルの誘導電圧を第２の極
性検出用スイッチ素子を介し電界効果トランジスタのゲ
ートに供給し電界効果トランジスタをオンさせる同期整
流器オン回路とを有する構成をもって前記課題を解決す
る手段としている。
【００１８】第２の発明は、上記第１の発明の構成に加
えて、トランスの二次コイルに巻き上げて同相の重畳用
駆動コイルを設け、同期整流器オン回路は、第２の極性
検出用スイッチ素子のスイッチオン動作により、二次コ
イルの誘導電圧に上記重畳用駆動コイルの誘導電圧を加
えた電圧を電界効果トランジスタのゲートに供給し電界
効果トランジスタをオンさせる構成をもって前記課題を
解決する手段としている。
えて、トランスの二次コイルに巻き上げて同相の重畳用
駆動コイルを設け、同期整流器オン回路は、第２の極性
検出用スイッチ素子のスイッチオン動作により、二次コ
イルの誘導電圧に上記重畳用駆動コイルの誘導電圧を加
えた電圧を電界効果トランジスタのゲートに供給し電界
効果トランジスタをオンさせる構成をもって前記課題を
解決する手段としている。
【００１９】上記構成の発明において、同期整流器は電
界効果トランジスタにより構成される。メインスイッチ
素子のスイッチオン時に、同期整流器オフ回路の第１の
極性検出用スイッチ素子が二次コイルの電圧極性を利用
してスイッチオンし、この第１の極性検出用スイッチ素
子のスイッチオン動作により、同期整流器オフ回路は、
電界効果トランジスタのゲート−ソース間を上記第１の
極性検出用スイッチ素子を介して短絡し、電界効果トラ
ンジスタをオフさせる。この電界効果トランジスタのオ
フ動作により、トランスには電磁エネルギーが蓄積され
る。
界効果トランジスタにより構成される。メインスイッチ
素子のスイッチオン時に、同期整流器オフ回路の第１の
極性検出用スイッチ素子が二次コイルの電圧極性を利用
してスイッチオンし、この第１の極性検出用スイッチ素
子のスイッチオン動作により、同期整流器オフ回路は、
電界効果トランジスタのゲート−ソース間を上記第１の
極性検出用スイッチ素子を介して短絡し、電界効果トラ
ンジスタをオフさせる。この電界効果トランジスタのオ
フ動作により、トランスには電磁エネルギーが蓄積され
る。
【００２０】メインスイッチ素子のスイッチオフ時に、
二次コイルの電圧極性が反転し、この二次コイルの電圧
極性を利用して同期整流器オン回路の第２の極性検出用
スイッチ素子がスイッチオンする。この第２の極性検出
用スイッチ素子のスイッチオン動作により、同期整流器
オン回路は、二次コイルの誘導電圧を、上記第２の極性
検出用スイッチ素子を介し、電界効果トランジスタのゲ
ートに印加し電界効果トランジスタをオンさせる。
二次コイルの電圧極性が反転し、この二次コイルの電圧
極性を利用して同期整流器オン回路の第２の極性検出用
スイッチ素子がスイッチオンする。この第２の極性検出
用スイッチ素子のスイッチオン動作により、同期整流器
オン回路は、二次コイルの誘導電圧を、上記第２の極性
検出用スイッチ素子を介し、電界効果トランジスタのゲ
ートに印加し電界効果トランジスタをオンさせる。
【００２１】上記の如く、メインスイッチ素子のスイッ
チオン・オフ動作を第１と第２の極性検出用スイッチ素
子が二次コイルの電圧極性を利用して検出しスイッチオ
ン動作して電界効果トランジスタをオン・オフ駆動させ
るので、前記したようなメインスイッチ素子のスイッチ
オン・オフ動作を検出し同期整流器をオン・オフ駆動さ
せるための三次コイルをトランスに設けなくても、同期
整流器をオン・オフ駆動することが可能となり、三次コ
イルを設けない分、トランスの小型化が容易となる。
チオン・オフ動作を第１と第２の極性検出用スイッチ素
子が二次コイルの電圧極性を利用して検出しスイッチオ
ン動作して電界効果トランジスタをオン・オフ駆動させ
るので、前記したようなメインスイッチ素子のスイッチ
オン・オフ動作を検出し同期整流器をオン・オフ駆動さ
せるための三次コイルをトランスに設けなくても、同期
整流器をオン・オフ駆動することが可能となり、三次コ
イルを設けない分、トランスの小型化が容易となる。
【００２２】
【発明の実施の形態】以下、この発明に係る実施形態例
を図面に基づき説明する。
を図面に基づき説明する。
【００２３】図１には第１の実施形態例の同期整流器の
駆動回路がスイッチング電源回路に組み込まれた状態で
示されている。この図１に示す回路が図４に示す回路と
異なる特徴的なことは、三次コイル７を省略し、同期整
流器であるＭＯＳ−ＦＥＴ６をオン・オフ駆動するため
の本実施形態例に特有な同期整流器の駆動回路10を設け
たことである。それ以外の回路構成は図４に示す回路と
同様であるので、その重複説明は省略する。
駆動回路がスイッチング電源回路に組み込まれた状態で
示されている。この図１に示す回路が図４に示す回路と
異なる特徴的なことは、三次コイル７を省略し、同期整
流器であるＭＯＳ−ＦＥＴ６をオン・オフ駆動するため
の本実施形態例に特有な同期整流器の駆動回路10を設け
たことである。それ以外の回路構成は図４に示す回路と
同様であるので、その重複説明は省略する。
【００２４】上記同期整流器の駆動回路10は、第１の極
性検出用スイッチ素子であるスイッチ素子（トランジス
タ素子）Ｑ1 と、ダイオード11と、第２の極性検出用ス
イッチ素子であるスイッチ素子（トランジスタ素子）Ｑ
2 と、抵抗体12とを有して構成されている。
性検出用スイッチ素子であるスイッチ素子（トランジス
タ素子）Ｑ1 と、ダイオード11と、第２の極性検出用ス
イッチ素子であるスイッチ素子（トランジスタ素子）Ｑ
2 と、抵抗体12とを有して構成されている。
【００２５】図１に示すように、同期整流器であるＭＯ
Ｓ−ＦＥＴ（電界効果トランジスタ）６のドレイン側に
スイッチ素子Ｑ1 のベースが、ＭＯＳ−ＦＥＴ６のソー
ス側にスイッチ素子Ｑ1 のエミッタ側がそれぞれ接続さ
れている。上記スイッチ素子Ｑ1 のコレクタ側にはダイ
オード11のカソード側とスイッチ素子Ｑ2 のベース側と
抵抗体12の一端側がそれぞれ接続され、抵抗体12の他端
側はスイッチ素子Ｑ2のコレクタ側に接続されている。
Ｓ−ＦＥＴ（電界効果トランジスタ）６のドレイン側に
スイッチ素子Ｑ1 のベースが、ＭＯＳ−ＦＥＴ６のソー
ス側にスイッチ素子Ｑ1 のエミッタ側がそれぞれ接続さ
れている。上記スイッチ素子Ｑ1 のコレクタ側にはダイ
オード11のカソード側とスイッチ素子Ｑ2 のベース側と
抵抗体12の一端側がそれぞれ接続され、抵抗体12の他端
側はスイッチ素子Ｑ2のコレクタ側に接続されている。
【００２６】また、スイッチ素子Ｑ2 のコレクタ側は二
次コイル４の出力端側（Ｃ端側）に接続されており、ス
イッチ素子Ｑ2 のエミッタ側は前記ダイオード11のアノ
ード側を介してＭＯＳ−ＦＥＴ６のゲート側に接続され
ている。
次コイル４の出力端側（Ｃ端側）に接続されており、ス
イッチ素子Ｑ2 のエミッタ側は前記ダイオード11のアノ
ード側を介してＭＯＳ−ＦＥＴ６のゲート側に接続され
ている。
【００２７】この実施形態例の同期整流器の駆動回路は
上記のように構成されており、上記スイッチ素子Ｑ1 と
ダイオード11により同期整流器オフ回路が構成され、こ
の同期整流器オフ回路は、メインスイッチ素子Ｑ0 のス
イッチオン時に二次コイル４の電圧極性を利用してスイ
ッチ素子Ｑ1 がスイッチオン動作し、ＭＯＳ−ＦＥＴ６
をオフ動作させる。また、上記スイッチ素子Ｑ2 と抵抗
体12により同期整流器オン回路が構成され、この同期整
流器オン回路は、メインスイッチ素子Ｑ0 のスイッチオ
フ時に二次コイル４の電圧極性を利用してスイッチ素子
Ｑ2 がスイッチオン動作し、ＭＯＳ−ＦＥＴ６をオン動
作させる。
上記のように構成されており、上記スイッチ素子Ｑ1 と
ダイオード11により同期整流器オフ回路が構成され、こ
の同期整流器オフ回路は、メインスイッチ素子Ｑ0 のス
イッチオン時に二次コイル４の電圧極性を利用してスイ
ッチ素子Ｑ1 がスイッチオン動作し、ＭＯＳ−ＦＥＴ６
をオフ動作させる。また、上記スイッチ素子Ｑ2 と抵抗
体12により同期整流器オン回路が構成され、この同期整
流器オン回路は、メインスイッチ素子Ｑ0 のスイッチオ
フ時に二次コイル４の電圧極性を利用してスイッチ素子
Ｑ2 がスイッチオン動作し、ＭＯＳ−ＦＥＴ６をオン動
作させる。
【００２８】上記構成の同期整流器の駆動回路の動作例
を説明する。メインスイッチ素子Ｑ0 がスイッチオンす
ると、一次コイル２に電流が流れ、トランス１にエネル
ギーが蓄積されると共に、二次コイル４には一次コイル
２から電磁誘導により誘導電圧が発生する。この二次コ
イル４の電圧はＣ端側が−極側でＤ端側が＋極側の極性
を示す。
を説明する。メインスイッチ素子Ｑ0 がスイッチオンす
ると、一次コイル２に電流が流れ、トランス１にエネル
ギーが蓄積されると共に、二次コイル４には一次コイル
２から電磁誘導により誘導電圧が発生する。この二次コ
イル４の電圧はＣ端側が−極側でＤ端側が＋極側の極性
を示す。
【００２９】上記二次コイル４の電圧によってＭＯＳ−
ＦＥＴ６のドレイン−ソース間にはドレイン側が＋極側
となる電圧が印加される。このＭＯＳ−ＦＥＴ６のドレ
イン−ソース間に印加した電圧はスイッチ素子Ｑ1 のベ
ース−エミッタ間にも印加されることから、上記ベース
−エミッタ間の印加電圧によって、スイッチ素子Ｑ1が
スイッチオン駆動する。このスイッチ素子Ｑ1 のスイッ
チオン駆動によって、ダイオード11もスイッチオンし、
ＭＯＳ−ＦＥＴ６のゲート側とソース側はダイオード11
とスイッチ素子Ｑ1 を介して短絡し、ＭＯＳ−ＦＥＴ６
はオフ動作する。このＭＯＳ−ＦＥＴ６のオフ動作によ
り二次コイル４からエネルギーの放出は行われずトラン
ス１には電磁エネルギーが蓄積される。
ＦＥＴ６のドレイン−ソース間にはドレイン側が＋極側
となる電圧が印加される。このＭＯＳ−ＦＥＴ６のドレ
イン−ソース間に印加した電圧はスイッチ素子Ｑ1 のベ
ース−エミッタ間にも印加されることから、上記ベース
−エミッタ間の印加電圧によって、スイッチ素子Ｑ1が
スイッチオン駆動する。このスイッチ素子Ｑ1 のスイッ
チオン駆動によって、ダイオード11もスイッチオンし、
ＭＯＳ−ＦＥＴ６のゲート側とソース側はダイオード11
とスイッチ素子Ｑ1 を介して短絡し、ＭＯＳ−ＦＥＴ６
はオフ動作する。このＭＯＳ−ＦＥＴ６のオフ動作によ
り二次コイル４からエネルギーの放出は行われずトラン
ス１には電磁エネルギーが蓄積される。
【００３０】上記ＭＯＳ−ＦＥＴ６のオフ時に、前記の
如く、ダイオード11はスイッチオン状態であることか
ら、スイッチ素子Ｑ2 のベース−エミッタ間はダイオー
ド11を介して短絡し、スイッチ素子Ｑ2 はスイッチオフ
状態である。
如く、ダイオード11はスイッチオン状態であることか
ら、スイッチ素子Ｑ2 のベース−エミッタ間はダイオー
ド11を介して短絡し、スイッチ素子Ｑ2 はスイッチオフ
状態である。
【００３１】メインスイッチ素子Ｑ0 がスイッチオフす
ると、二次コイル４の電圧極性が反転し、二次コイル４
にはＣ端側が＋極側でＤ端側が−極側となる電圧が発生
し、この二次コイル４の電圧によってＭＯＳ−ＦＥＴ６
のドレイン−ソース間にはソース側が＋極側となる電圧
が印加する。
ると、二次コイル４の電圧極性が反転し、二次コイル４
にはＣ端側が＋極側でＤ端側が−極側となる電圧が発生
し、この二次コイル４の電圧によってＭＯＳ−ＦＥＴ６
のドレイン−ソース間にはソース側が＋極側となる電圧
が印加する。
【００３２】ＭＯＳ−ＦＥＴ６のドレイン−ソース間に
は図１の点線に示す寄生のボディーダイオード14がアノ
ード側をＭＯＳ−ＦＥＴ６のソース側にして生じている
ことから、上記のように、ＭＯＳ−ＦＥＴ６のドレイン
−ソース間にソース側が＋極側となる電圧が印加するこ
とによって、ボディーダイオード14がスイッチオンし、
ＭＯＳ−ＦＥＴ６のソース側からボディーダイオード14
を介して二次コイル４に向かう方向に前記トランス１の
蓄積エネルギーが二次コイル４を介して放出される。
は図１の点線に示す寄生のボディーダイオード14がアノ
ード側をＭＯＳ−ＦＥＴ６のソース側にして生じている
ことから、上記のように、ＭＯＳ−ＦＥＴ６のドレイン
−ソース間にソース側が＋極側となる電圧が印加するこ
とによって、ボディーダイオード14がスイッチオンし、
ＭＯＳ−ＦＥＴ６のソース側からボディーダイオード14
を介して二次コイル４に向かう方向に前記トランス１の
蓄積エネルギーが二次コイル４を介して放出される。
【００３３】この通電によって、前記トランス１の蓄積
エネルギーの電圧（電流）は二次コイル４の出力端側
（Ｃ端側）から平滑コンデンサ５を介して出力されると
共に、抵抗体12を介してスイッチ素子Ｑ2 のベースに印
加され、スイッチ素子Ｑ2 がスイッチオンする。このス
イッチ素子Ｑ2 のスイッチオン動作により二次コイル４
のエネルギーの電圧がスイッチ素子Ｑ2 を介してＭＯＳ
−ＦＥＴ６のゲートに加えられ、ＭＯＳ−ＦＥＴ６がオ
ン動作する。
エネルギーの電圧（電流）は二次コイル４の出力端側
（Ｃ端側）から平滑コンデンサ５を介して出力されると
共に、抵抗体12を介してスイッチ素子Ｑ2 のベースに印
加され、スイッチ素子Ｑ2 がスイッチオンする。このス
イッチ素子Ｑ2 のスイッチオン動作により二次コイル４
のエネルギーの電圧がスイッチ素子Ｑ2 を介してＭＯＳ
−ＦＥＴ６のゲートに加えられ、ＭＯＳ−ＦＥＴ６がオ
ン動作する。
【００３４】上記ＭＯＳ−ＦＥＴ６がオン動作している
ときには、前記スイッチ素子Ｑ1 のベース−エミッタ間
が短絡しているので、スイッチ素子Ｑ1 はスイッチオフ
状態となり、また、ダイオード11にはカソード側が＋極
側となる電圧が印加されるので、ダイオード11もスイッ
チオフ状態となる。
ときには、前記スイッチ素子Ｑ1 のベース−エミッタ間
が短絡しているので、スイッチ素子Ｑ1 はスイッチオフ
状態となり、また、ダイオード11にはカソード側が＋極
側となる電圧が印加されるので、ダイオード11もスイッ
チオフ状態となる。
【００３５】上記の如く、この実施形態例では、メイン
スイッチ素子Ｑ0 のスイッチオン時に、二次コイル４の
電圧極性を利用してスイッチ素子Ｑ1 とダイオード11が
スイッチオンし、ＭＯＳ−ＦＥＴ６のゲート−ソース間
を短絡してＭＯＳ−ＦＥＴ６をオフ動作させ、メインス
イッチ素子Ｑ0 のスイッチオフ時に、二次コイル４の電
圧極性を利用してスイッチ素子Ｑ2 がスイッチオンし、
二次コイル４の電圧がＭＯＳ−ＦＥＴ６のゲートに加わ
り、ＭＯＳ−ＦＥＴ６をオン動作させる。
スイッチ素子Ｑ0 のスイッチオン時に、二次コイル４の
電圧極性を利用してスイッチ素子Ｑ1 とダイオード11が
スイッチオンし、ＭＯＳ−ＦＥＴ６のゲート−ソース間
を短絡してＭＯＳ−ＦＥＴ６をオフ動作させ、メインス
イッチ素子Ｑ0 のスイッチオフ時に、二次コイル４の電
圧極性を利用してスイッチ素子Ｑ2 がスイッチオンし、
二次コイル４の電圧がＭＯＳ−ＦＥＴ６のゲートに加わ
り、ＭＯＳ−ＦＥＴ６をオン動作させる。
【００３６】この実施形態例によれば、メインスイッチ
素子Ｑ0 のスイッチオン・オフ動作を二次コイル４の電
圧極性を利用して検出しスイッチオン動作するスイッチ
素子Ｑ1 ，Ｑ2 を設け、これらスイッチ素子Ｑ1 ，Ｑ2
のスイッチオン動作を利用してＭＯＳ−ＦＥＴ６をオン
・オフ駆動させる構成としたので、メインスイッチ素子
Ｑ0 のスイッチオン・オフ動作はスイッチ素子Ｑ1 ，Ｑ
2 が二次コイル４の電圧極性を利用して検出することが
できる。このため、メインスイッチ素子Ｑ0 のスイッチ
オン・オフ動作を検出するために、図４に示すような三
次コイル７を設ける必要がなく、三次コイル７を省略す
ることができ、図４に示す回路に比べて、トランス１の
小型化が容易となる。
素子Ｑ0 のスイッチオン・オフ動作を二次コイル４の電
圧極性を利用して検出しスイッチオン動作するスイッチ
素子Ｑ1 ，Ｑ2 を設け、これらスイッチ素子Ｑ1 ，Ｑ2
のスイッチオン動作を利用してＭＯＳ−ＦＥＴ６をオン
・オフ駆動させる構成としたので、メインスイッチ素子
Ｑ0 のスイッチオン・オフ動作はスイッチ素子Ｑ1 ，Ｑ
2 が二次コイル４の電圧極性を利用して検出することが
できる。このため、メインスイッチ素子Ｑ0 のスイッチ
オン・オフ動作を検出するために、図４に示すような三
次コイル７を設ける必要がなく、三次コイル７を省略す
ることができ、図４に示す回路に比べて、トランス１の
小型化が容易となる。
【００３７】また、同期整流器としてＭＯＳ−ＦＥＴ６
を用いているので、前記したように、ＭＯＳ−ＦＥＴ６
の通電時にＭＯＳ−ＦＥＴ６での電力損失ＰW2は、図３
に示す整流ダイオードＤ1 の通電時の整流ダイオードＤ
1 での電力損失ＰW1よりも格段に少なくすることができ
る。
を用いているので、前記したように、ＭＯＳ−ＦＥＴ６
の通電時にＭＯＳ−ＦＥＴ６での電力損失ＰW2は、図３
に示す整流ダイオードＤ1 の通電時の整流ダイオードＤ
1 での電力損失ＰW1よりも格段に少なくすることができ
る。
【００３８】したがって、この実施形態例の同期整流器
の駆動回路を採用することによって、ＭＯＳ−ＦＥＴを
同期整流器として用いることができ、スイッチング電源
回路の電力損失の低減を図ることができる。その上、ト
ランス１の小型化が容易となる。
の駆動回路を採用することによって、ＭＯＳ−ＦＥＴを
同期整流器として用いることができ、スイッチング電源
回路の電力損失の低減を図ることができる。その上、ト
ランス１の小型化が容易となる。
【００３９】以下、第２の実施形態例を説明する。この
実施形態例において特徴的なことは、図２に示すよう
に、二次コイル４に巻き上げて二次コイル４と同相の重
畳用駆動コイル15を設け、スイッチ素子Ｑ2 のコレクタ
側は、前記第１の実施形態例のように二次コイル４の出
力端側（Ｃ端側）に接続するのではなく、上記重畳用駆
動コイル15の出力端側（Ｇ端側）に接続したことであ
る。それ以外の構成は前記第１の実施形態例と同様であ
り、その重複説明は省略する。
実施形態例において特徴的なことは、図２に示すよう
に、二次コイル４に巻き上げて二次コイル４と同相の重
畳用駆動コイル15を設け、スイッチ素子Ｑ2 のコレクタ
側は、前記第１の実施形態例のように二次コイル４の出
力端側（Ｃ端側）に接続するのではなく、上記重畳用駆
動コイル15の出力端側（Ｇ端側）に接続したことであ
る。それ以外の構成は前記第１の実施形態例と同様であ
り、その重複説明は省略する。
【００４０】ところで、ＭＯＳ−ＦＥＴは、通常、10Ｖ
程度の予め定められたスイッチオンの駆動電圧（正の電
圧）がゲート側に印加されると、オン動作する。これに
対して、二次コイル４から出力される蓄積エネルギーの
出力電圧Ｖ2 が、例えば、２Ｖと低電圧である場合、前
記第１の実施形態例のように、二次コイル４の出力電圧
Ｖ2 だけをスイッチ素子Ｑ2 を介してＭＯＳ−ＦＥＴ６
のゲート側に印加しても、印加電圧不足により、ＭＯＳ
−ＦＥＴ６をオン動作できない虞れがある。
程度の予め定められたスイッチオンの駆動電圧（正の電
圧）がゲート側に印加されると、オン動作する。これに
対して、二次コイル４から出力される蓄積エネルギーの
出力電圧Ｖ2 が、例えば、２Ｖと低電圧である場合、前
記第１の実施形態例のように、二次コイル４の出力電圧
Ｖ2 だけをスイッチ素子Ｑ2 を介してＭＯＳ−ＦＥＴ６
のゲート側に印加しても、印加電圧不足により、ＭＯＳ
−ＦＥＴ６をオン動作できない虞れがある。
【００４１】そこで、この実施形態例では、上記問題発
生の虞れを回避するために、前記の如く、重畳用駆動コ
イル15を設け、メインスイッチ素子Ｑ0 のスイッチオフ
時に、スイッチ素子Ｑ2 のスイッチオン動作により、二
次コイル４の出力電圧Ｖ2 に重畳用駆動コイル15の出力
電圧ＶM を加えた電圧をスイッチ素子Ｑ2 を介してＭＯ
Ｓ−ＦＥＴ６のゲート側に加える構成とした。
生の虞れを回避するために、前記の如く、重畳用駆動コ
イル15を設け、メインスイッチ素子Ｑ0 のスイッチオフ
時に、スイッチ素子Ｑ2 のスイッチオン動作により、二
次コイル４の出力電圧Ｖ2 に重畳用駆動コイル15の出力
電圧ＶM を加えた電圧をスイッチ素子Ｑ2 を介してＭＯ
Ｓ−ＦＥＴ６のゲート側に加える構成とした。
【００４２】上記重畳用駆動コイル15は、該重畳用駆動
コイル15の出力電圧ＶM に二次コイル４の出力電圧Ｖ2
を加えた電圧がＭＯＳ−ＦＥＴ６の予め定められている
スイッチオン駆動電圧となるように、二次コイル４に巻
き上げ形成される。例えば、二次コイル４の出力電圧が
約５Ｖで、ＭＯＳ−ＦＥＴ６のスイッチオンの駆動電圧
が約10Ｖであると予め定められている場合、二次コイル
４に同じ巻数の重畳用駆動コイル15を設けることによっ
て、スイッチ素子Ｑ2 のスイッチオン動作により、ＭＯ
Ｓ−ＦＥＴ６のゲートに上記スイッチオンの駆動電圧
（約10Ｖ）を印加でき、ＭＯＳ−ＦＥＴ６を確実にオン
駆動できる。
コイル15の出力電圧ＶM に二次コイル４の出力電圧Ｖ2
を加えた電圧がＭＯＳ−ＦＥＴ６の予め定められている
スイッチオン駆動電圧となるように、二次コイル４に巻
き上げ形成される。例えば、二次コイル４の出力電圧が
約５Ｖで、ＭＯＳ−ＦＥＴ６のスイッチオンの駆動電圧
が約10Ｖであると予め定められている場合、二次コイル
４に同じ巻数の重畳用駆動コイル15を設けることによっ
て、スイッチ素子Ｑ2 のスイッチオン動作により、ＭＯ
Ｓ−ＦＥＴ６のゲートに上記スイッチオンの駆動電圧
（約10Ｖ）を印加でき、ＭＯＳ−ＦＥＴ６を確実にオン
駆動できる。
【００４３】前記図４に示す回路構成では、三次コイル
７の出力電圧だけでＭＯＳ−ＦＥＴ６のゲート側に予め
定まるスイッチオンの駆動電圧を印加しなければならな
いのに対して、本実施形態例では、二次コイル４の出力
電圧Ｖ2 に重畳用駆動コイル15の出力電圧ＶM を加えた
電圧をＭＯＳ−ＦＥＴ６のゲート側に印加するので、重
畳用駆動コイル15はＭＯＳ−ＦＥＴ６のスイッチオン駆
動電圧に対する二次コイル４の出力電圧Ｖ2 の不足分を
補う分の電圧が出力できればよく、その重畳用駆動コイ
ル15の巻回数は、上記三次コイル７の巻回数よりも、例
えば、約２分の１と少なくて済む。このため、図４に示
す回路に比べて、トランス１の小型化が図れる。
７の出力電圧だけでＭＯＳ−ＦＥＴ６のゲート側に予め
定まるスイッチオンの駆動電圧を印加しなければならな
いのに対して、本実施形態例では、二次コイル４の出力
電圧Ｖ2 に重畳用駆動コイル15の出力電圧ＶM を加えた
電圧をＭＯＳ−ＦＥＴ６のゲート側に印加するので、重
畳用駆動コイル15はＭＯＳ−ＦＥＴ６のスイッチオン駆
動電圧に対する二次コイル４の出力電圧Ｖ2 の不足分を
補う分の電圧が出力できればよく、その重畳用駆動コイ
ル15の巻回数は、上記三次コイル７の巻回数よりも、例
えば、約２分の１と少なくて済む。このため、図４に示
す回路に比べて、トランス１の小型化が図れる。
【００４４】この実施形態例によれば、二次コイル４に
巻き上げて二次コイル４と同相の重畳用駆動コイル15を
設け、メインスイッチ素子Ｑ0 のスイッチオフ時のスイ
ッチ素子Ｑ2 のスイッチオン動作により、二次コイル４
の出力電圧に重畳用駆動コイル15の出力電圧を加えた電
圧がＭＯＳ−ＦＥＴ６のゲート側に印加するように構成
したので、二次コイル４の出力電圧が小さい低出力のス
イッチング電源回路でも、二次コイル４と重畳用駆動コ
イル５の重畳された電圧により、ＭＯＳ−ＦＥＴ６のゲ
ートに予め定まるスイッチオンの駆動電圧を印加するこ
とができ、メインスイッチ素子Ｑ0 のスイッチオフ時に
ＭＯＳ−ＦＥＴ６を確実にオン動作させることができ
る。
巻き上げて二次コイル４と同相の重畳用駆動コイル15を
設け、メインスイッチ素子Ｑ0 のスイッチオフ時のスイ
ッチ素子Ｑ2 のスイッチオン動作により、二次コイル４
の出力電圧に重畳用駆動コイル15の出力電圧を加えた電
圧がＭＯＳ−ＦＥＴ６のゲート側に印加するように構成
したので、二次コイル４の出力電圧が小さい低出力のス
イッチング電源回路でも、二次コイル４と重畳用駆動コ
イル５の重畳された電圧により、ＭＯＳ−ＦＥＴ６のゲ
ートに予め定まるスイッチオンの駆動電圧を印加するこ
とができ、メインスイッチ素子Ｑ0 のスイッチオフ時に
ＭＯＳ−ＦＥＴ６を確実にオン動作させることができ
る。
【００４５】また、重畳用駆動コイル15の巻回数は前記
図４に示す三次コイル７の巻回数よりも格段に少なくて
済むので、図４の回路に比べて、トランス１の小型化を
図ることができる。
図４に示す三次コイル７の巻回数よりも格段に少なくて
済むので、図４の回路に比べて、トランス１の小型化を
図ることができる。
【００４６】もちろん、二次コイル４の出力電圧がＭＯ
Ｓ−ＦＥＴ６の予め定まるスイッチオンの駆動電圧より
も大きいとき、例えば、二次コイル４の出力電圧が約２
Ｖと小さくても、ＭＯＳ−ＦＥＴ６の駆動電圧が上記二
次コイル４の出力電圧よりもさらに小さい場合や、ＭＯ
Ｓ−ＦＥＴ６の駆動電圧が約10Ｖで、二次コイル４の出
力電圧が約24Ｖである場合には、前記第１の実施形態例
同様に、重畳用駆動コイル15を省略してもよく、この場
合には、トランス１の小型化を図ることがより一層容易
となる。
Ｓ−ＦＥＴ６の予め定まるスイッチオンの駆動電圧より
も大きいとき、例えば、二次コイル４の出力電圧が約２
Ｖと小さくても、ＭＯＳ−ＦＥＴ６の駆動電圧が上記二
次コイル４の出力電圧よりもさらに小さい場合や、ＭＯ
Ｓ−ＦＥＴ６の駆動電圧が約10Ｖで、二次コイル４の出
力電圧が約24Ｖである場合には、前記第１の実施形態例
同様に、重畳用駆動コイル15を省略してもよく、この場
合には、トランス１の小型化を図ることがより一層容易
となる。
【００４７】なお、本発明は上記各実施形態例に限定さ
れるものではなく、様々な実施形態を採り得る。例え
ば、上記各実施形態例では、二次コイル４のグランド側
（Ｄ端側）にＭＯＳ−ＦＥＴ６が設けられているスイッ
チング電源回路を例にして説明したが、本発明は、二次
コイル４の出力端側にＭＯＳ−ＦＥＴ６が設けられてい
るスイッチング電源回路にも適用することができる。
れるものではなく、様々な実施形態を採り得る。例え
ば、上記各実施形態例では、二次コイル４のグランド側
（Ｄ端側）にＭＯＳ−ＦＥＴ６が設けられているスイッ
チング電源回路を例にして説明したが、本発明は、二次
コイル４の出力端側にＭＯＳ−ＦＥＴ６が設けられてい
るスイッチング電源回路にも適用することができる。
【００４８】このように、ＭＯＳ−ＦＥＴ６が二次コイ
ル４の出力端側に設けられている場合にも、メインスイ
ッチ素子Ｑ0 のスイッチオン時に二次コイル４の電圧極
性を利用してスイッチオン駆動する第１の極性検出用ス
イッチ素子（Ｑ1 ）を設け、第１の極性検出用スイッチ
素子のスイッチオン動作によりＭＯＳ−ＦＥＴ６をオフ
動作させ、メインスイッチ素子Ｑ0 のスイッチオフ時に
二次コイル４の電圧極性を利用してスイッチオン駆動す
る第２の極性検出用スイッチ素子（Ｑ2 ）を設け、第２
の極性検出用スイッチ素子のスイッチオン動作によりＭ
ＯＳ−ＦＥＴ６をオン動作させるように、同期整流器の
駆動回路が形成される。
ル４の出力端側に設けられている場合にも、メインスイ
ッチ素子Ｑ0 のスイッチオン時に二次コイル４の電圧極
性を利用してスイッチオン駆動する第１の極性検出用ス
イッチ素子（Ｑ1 ）を設け、第１の極性検出用スイッチ
素子のスイッチオン動作によりＭＯＳ−ＦＥＴ６をオフ
動作させ、メインスイッチ素子Ｑ0 のスイッチオフ時に
二次コイル４の電圧極性を利用してスイッチオン駆動す
る第２の極性検出用スイッチ素子（Ｑ2 ）を設け、第２
の極性検出用スイッチ素子のスイッチオン動作によりＭ
ＯＳ−ＦＥＴ６をオン動作させるように、同期整流器の
駆動回路が形成される。
【００４９】また、上記各実施形態例では同期整流器は
ＭＯＳ−ＦＥＴにより構成されていたが、ＭＯＳ−ＦＥ
Ｔ以外のトランジスタ素子で構成してもよく、この場合
にも、上記各実施形態例同様の同期整流器の駆動回路を
設けて同期整流器をオン・オフ動作させることができ、
上記各実施形態例同様の効果を奏することできる。
ＭＯＳ−ＦＥＴにより構成されていたが、ＭＯＳ−ＦＥ
Ｔ以外のトランジスタ素子で構成してもよく、この場合
にも、上記各実施形態例同様の同期整流器の駆動回路を
設けて同期整流器をオン・オフ動作させることができ、
上記各実施形態例同様の効果を奏することできる。
【００５０】なお、同期整流器としてＭＯＳ−ＦＥＴの
代わりに、例えば、バイポーラトランジスタを組み込む
場合には、ＭＯＳ−ＦＥＴのゲート、ドレイン、ソース
にそれぞれバイポーラトランジスタのベース、コレク
タ、エミッタが対応するように回路に組み込まれる。
代わりに、例えば、バイポーラトランジスタを組み込む
場合には、ＭＯＳ−ＦＥＴのゲート、ドレイン、ソース
にそれぞれバイポーラトランジスタのベース、コレク
タ、エミッタが対応するように回路に組み込まれる。
【００５１】さらに、上記各実施形態例ではスイッチ素
子Ｑ1 ，Ｑ2 はトランジスタ素子により形成されていた
が、トランジスタ素子以外のスイッチ素子により形成し
てもよい。
子Ｑ1 ，Ｑ2 はトランジスタ素子により形成されていた
が、トランジスタ素子以外のスイッチ素子により形成し
てもよい。
【００５２】
【発明の効果】この発明によれば、同期整流器オフ回路
と同期整流器オン回路を設け、同期整流器オフ回路はメ
インスイッチ素子のスイッチオン時に二次コイルの電圧
極性を利用してスイッチオン駆動する第１の極性検出用
スイッチ素子を有し、同期整流器オン回路はメインスイ
ッチ素子のスイッチオフ時に二次コイルの電圧極性を利
用してスイッチオン駆動する第２の極性検出用スイッチ
素子を有しているので、メインスイッチ素子のスイッチ
オン・オフ動作は二次コイル電圧極性を利用して第１と
第２の極性検出用スイッチ素子により検出することがで
きることから、メインスイッチ素子のスイッチオン・オ
フ動作を検出するための三次コイルをトランスに設ける
必要がなく、上記三次コイルを省略できる。このため、
三次コイルを設けたトランスに比べて、三次コイルを省
略した分、トランスの小型化を図ることができる。
と同期整流器オン回路を設け、同期整流器オフ回路はメ
インスイッチ素子のスイッチオン時に二次コイルの電圧
極性を利用してスイッチオン駆動する第１の極性検出用
スイッチ素子を有し、同期整流器オン回路はメインスイ
ッチ素子のスイッチオフ時に二次コイルの電圧極性を利
用してスイッチオン駆動する第２の極性検出用スイッチ
素子を有しているので、メインスイッチ素子のスイッチ
オン・オフ動作は二次コイル電圧極性を利用して第１と
第２の極性検出用スイッチ素子により検出することがで
きることから、メインスイッチ素子のスイッチオン・オ
フ動作を検出するための三次コイルをトランスに設ける
必要がなく、上記三次コイルを省略できる。このため、
三次コイルを設けたトランスに比べて、三次コイルを省
略した分、トランスの小型化を図ることができる。
【００５３】その上、同期整流器は電界効果トランジス
タにより構成されているので、電界効果トランジスタの
通電による電力損失は、同期整流器をダイオードで形成
した場合と比べて、格段に少なくすることが可能である
ことから、スイッチング電源回路の電力損失の低減を図
ることができる。
タにより構成されているので、電界効果トランジスタの
通電による電力損失は、同期整流器をダイオードで形成
した場合と比べて、格段に少なくすることが可能である
ことから、スイッチング電源回路の電力損失の低減を図
ることができる。
【００５４】重畳用駆動コイルを設けた構成にあって
は、二次コイルに巻き上げて重畳用駆動コイルを設け、
二次コイルの誘導電圧に重畳用駆動コイルの誘導電圧を
加えた電圧が電界効果トランジスタのゲートに供給され
るように構成したので、二次コイルの出力電圧が電界効
果トランジスタの予め定まる駆動電圧よりも低い場合
に、二次コイルの出力電圧に重畳用駆動コイルの出力電
圧を加えた電圧が電界効果トランジスタの予め定まるス
イッチオンの駆動電圧となるように回路を構成すること
によって、第２の極性検出用スイッチオン動作により、
電界効果トランジスタのゲートに第２の極性検出用スイ
ッチ素子を介し上記駆動電圧を印加することができ、電
界効果トランジスタを確実にオン動作させることができ
る。
は、二次コイルに巻き上げて重畳用駆動コイルを設け、
二次コイルの誘導電圧に重畳用駆動コイルの誘導電圧を
加えた電圧が電界効果トランジスタのゲートに供給され
るように構成したので、二次コイルの出力電圧が電界効
果トランジスタの予め定まる駆動電圧よりも低い場合
に、二次コイルの出力電圧に重畳用駆動コイルの出力電
圧を加えた電圧が電界効果トランジスタの予め定まるス
イッチオンの駆動電圧となるように回路を構成すること
によって、第２の極性検出用スイッチオン動作により、
電界効果トランジスタのゲートに第２の極性検出用スイ
ッチ素子を介し上記駆動電圧を印加することができ、電
界効果トランジスタを確実にオン動作させることができ
る。
【図１】第１の実施形態例を示す回路図である。
【図２】第２の実施形態例を示す回路図である。
【図３】従来例を示す回路図である。
【図４】従来のその他の例を示す回路図である。
【符号の説明】 １ トランス ２ 一次コイル ３ 入力電源 ４ 二次コイル ６ ＭＯＳ−ＦＥＴ 10 同期整流器の駆動回路 15 重畳用駆動コイル Ｑ0 メインスイッチ素子 Ｑ1 ，Ｑ2 スイッチ素子
Claims (2)
- 【請求項１】 トランスの一次コイル側に入力電源とメ
インスイッチ素子を有し、トランスの二次コイル側に同
期整流器を有し、メインスイッチ素子のスイッチオン時
に同期整流器のオフ動作を利用してトランスに電磁エネ
ルギーを蓄積し、メインスイッチ素子のスイッチオフ時
に同期整流器のオン動作を利用し上記トランスの蓄積エ
ネルギーを整流平滑して出力するタイプのスイッチング
電源回路の同期整流器をメインスイッチ素子のスイッチ
オン時とスイッチオフ時の二次コイルの電圧極性反転動
作に同期させてオン・オフ駆動する駆動回路において、
上記同期整流器は電界効果トランジスタにより構成さ
れ、メインスイッチ素子のスイッチオン時の二次コイル
の電圧極性を利用してスイッチオンする第１の極性検出
用スイッチ素子を有し該第１の極性検出用スイッチ素子
のスイッチオン動作により上記電界効果トランジスタの
ゲート−ソース間を上記第１の極性検出用スイッチ素子
を介して短絡し上記電界効果トランジスタをオフさせる
同期整流器オフ回路と、メインスイッチ素子のスイッチ
オフ時の二次コイルの電圧極性を利用してスイッチオン
する第２の極性検出用スイッチ素子を有し該第２の極性
検出用スイッチ素子のスイッチオン動作により二次コイ
ルの誘導電圧を第２の極性検出用スイッチ素子を介し電
界効果トランジスタのゲートに供給し電界効果トランジ
スタをオンさせる同期整流器オン回路とを有する構成と
したことを特徴とする同期整流器の駆動回路。 - 【請求項２】 トランスの二次コイルに巻き上げて同相
の重畳用駆動コイルを設け、同期整流器オン回路は、第
２の極性検出用スイッチ素子のスイッチオン動作によ
り、二次コイルの誘導電圧に上記重畳用駆動コイルの誘
導電圧を加えた電圧を電界効果トランジスタのゲートに
供給し電界効果トランジスタをオンさせる構成としたこ
とを特徴とした請求項１記載の同期整流器の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241289A JPH1066336A (ja) | 1996-08-23 | 1996-08-23 | 同期整流器の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241289A JPH1066336A (ja) | 1996-08-23 | 1996-08-23 | 同期整流器の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1066336A true JPH1066336A (ja) | 1998-03-06 |
Family
ID=17072060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8241289A Pending JPH1066336A (ja) | 1996-08-23 | 1996-08-23 | 同期整流器の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1066336A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007236058A (ja) * | 2006-02-28 | 2007-09-13 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
| US7558083B2 (en) | 1997-01-24 | 2009-07-07 | Synqor, Inc. | High efficiency power converter |
| US7564702B2 (en) | 1997-01-24 | 2009-07-21 | Synqor, Inc. | High efficiency power converter |
| DE102006033348B4 (de) * | 2006-07-19 | 2011-06-22 | Loewe Opta GmbH, 96317 | Resonanzwandler |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| CN112187056A (zh) * | 2019-07-04 | 2021-01-05 | 胜美达集团株式会社 | 电力供给系统和直流-直流转换机 |
-
1996
- 1996-08-23 JP JP8241289A patent/JPH1066336A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7558083B2 (en) | 1997-01-24 | 2009-07-07 | Synqor, Inc. | High efficiency power converter |
| US7564702B2 (en) | 1997-01-24 | 2009-07-21 | Synqor, Inc. | High efficiency power converter |
| US8023290B2 (en) | 1997-01-24 | 2011-09-20 | Synqor, Inc. | High efficiency power converter |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| JP2007236058A (ja) * | 2006-02-28 | 2007-09-13 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
| DE102006033348B4 (de) * | 2006-07-19 | 2011-06-22 | Loewe Opta GmbH, 96317 | Resonanzwandler |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US12395087B1 (en) | 2013-07-02 | 2025-08-19 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| CN112187056A (zh) * | 2019-07-04 | 2021-01-05 | 胜美达集团株式会社 | 电力供给系统和直流-直流转换机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| JPH1066336A (ja) | 同期整流器の駆動回路 | |
| JPH07298610A (ja) | スイッチング電源装置 | |
| JPH05199744A (ja) | 同期整流方法および同期整流回路を備えたスイッチング電源 | |
| JPH05343222A (ja) | リフティングマグネットの無接点制御回路 | |
| JP3294794B2 (ja) | 電源装置 | |
| JPH09154276A (ja) | 同期整流回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JPH09172775A (ja) | 同期整流駆動回路 | |
| JPH11285258A (ja) | 整流回路 | |
| JP3794304B2 (ja) | 空気調和機 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| TWI628906B (zh) | 電源供應器與殘餘電壓放電方法 | |
| JP4217821B2 (ja) | スイッチング電源装置 | |
| JP3654000B2 (ja) | 自励式共振型インバータ回路 | |
| JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
| JPH08163862A (ja) | Ｍｏｓｆｅｔドライブ方法および回路 | |
| JPH10178781A (ja) | 三相整流器の力率改善回路 | |
| JP7778522B2 (ja) | 電源回路及び電源装置 | |
| JP4545988B2 (ja) | 同期整流型コンバータ | |
| JP2606997Y2 (ja) | スイッチング電源装置 | |
| JP3488077B2 (ja) | オンボード電源装置 | |
| JPH0218703Y2 (ja) |