JPH0522263A - 遅延挿脱装置 - Google Patents
遅延挿脱装置Info
- Publication number
- JPH0522263A JPH0522263A JP3199891A JP19989191A JPH0522263A JP H0522263 A JPH0522263 A JP H0522263A JP 3199891 A JP3199891 A JP 3199891A JP 19989191 A JP19989191 A JP 19989191A JP H0522263 A JPH0522263 A JP H0522263A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- elastic store
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 データ誤りが発生することのない遅延挿脱装
置を得る。 【構成】 従来の遅延回路と選択回路を位相制御用エラ
スティックストアで代替し、中間位相制御のための手段
を設け、位相比較回路からの位相比較信号に基づいて、
位相制御用エラスティックストアへの中間読出命令信
号、およびエラスティックストアへの中間書込命令信号
を生成する。 【効果】 入力信号の位相を選択・切換することなしに
制御することが可能となり、入出力間の位相変動の際に
おける一瞬のデータ誤りの発生を防止することができる
遅延挿脱装置が得られる。
置を得る。 【構成】 従来の遅延回路と選択回路を位相制御用エラ
スティックストアで代替し、中間位相制御のための手段
を設け、位相比較回路からの位相比較信号に基づいて、
位相制御用エラスティックストアへの中間読出命令信
号、およびエラスティックストアへの中間書込命令信号
を生成する。 【効果】 入力信号の位相を選択・切換することなしに
制御することが可能となり、入出力間の位相変動の際に
おける一瞬のデータ誤りの発生を防止することができる
遅延挿脱装置が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル伝送に使
用される遅延挿脱装置に関するものである。
用される遅延挿脱装置に関するものである。
【０００２】
【従来の技術】図３は従来の遅延挿脱装置を示すブロッ
ク図である。図において、１は入力信号と当該入力信号
に同期した書込命令信号とに、あらかじめ設定された遅
延を与える遅延回路であり、２は前記入力信号および書
込命令信号と遅延回路１で遅延された入力信号および書
込命令信号のいずれか一方を選択する選択回路である。
ク図である。図において、１は入力信号と当該入力信号
に同期した書込命令信号とに、あらかじめ設定された遅
延を与える遅延回路であり、２は前記入力信号および書
込命令信号と遅延回路１で遅延された入力信号および書
込命令信号のいずれか一方を選択する選択回路である。
【０００３】３はこの選択回路２で選択された入力信号
が当該選択回路２で選択された書込命令信号によってス
トアされ、それを与えられた読出命令信号に従って当該
読出命令信号に同期した出力信号として読み出すことに
より、入出力データ間の位相，速度の変換を行うエラス
ティックストアである。
が当該選択回路２で選択された書込命令信号によってス
トアされ、それを与えられた読出命令信号に従って当該
読出命令信号に同期した出力信号として読み出すことに
より、入出力データ間の位相，速度の変換を行うエラス
ティックストアである。
【０００４】４は選択回路２で選択された書込命令信号
とエラスティックストア３に直接入力される読出命令信
号の位相差を検出して位相比較信号を発生し、それを選
択回路２に出力する位相比較回路である。
とエラスティックストア３に直接入力される読出命令信
号の位相差を検出して位相比較信号を発生し、それを選
択回路２に出力する位相比較回路である。
【０００５】次に動作について説明する。入力信号およ
びこの入力信号に同期した書込命令信号は、直接選択回
路２に入力されるとともに、遅延回路１であらかじめ定
められた所定の時間だけ遅延されて選択回路２に入力さ
れる。選択回路２はこの入力信号および書込命令信号と
遅延回路１で遅延された入力信号および書込命令信号の
いずれか一方を選択して、それをエラスティックストア
３に送る。
びこの入力信号に同期した書込命令信号は、直接選択回
路２に入力されるとともに、遅延回路１であらかじめ定
められた所定の時間だけ遅延されて選択回路２に入力さ
れる。選択回路２はこの入力信号および書込命令信号と
遅延回路１で遅延された入力信号および書込命令信号の
いずれか一方を選択して、それをエラスティックストア
３に送る。
【０００６】位相比較回路４はこの選択回路２で選択さ
れた書込み命令信号とエラスティックストア３に与えら
れる読出命令信号の位相を比較し、その位相差に基づく
位相比較信号を生成して選択回路２に送る。この位相比
較信号はエラスティックストア３の書き込みおよび読み
出しの際に、データ誤りが発生することのないような位
相の入力信号と書込命令信号を選択させるように選択回
路２を制御する。
れた書込み命令信号とエラスティックストア３に与えら
れる読出命令信号の位相を比較し、その位相差に基づく
位相比較信号を生成して選択回路２に送る。この位相比
較信号はエラスティックストア３の書き込みおよび読み
出しの際に、データ誤りが発生することのないような位
相の入力信号と書込命令信号を選択させるように選択回
路２を制御する。
【０００７】エラスティックストア３は選択回路２でこ
のようにして選択された入力信号と書込命令信号を受け
取ると、その書込命令信号に従って当該入力信号の書き
込みを行い、ストアされた入力信号を与えられた読出命
令信号に従って読み出して、当該読出命令信号に同期し
た出力信号として、出力側の要求する位相，速度で出力
する。
のようにして選択された入力信号と書込命令信号を受け
取ると、その書込命令信号に従って当該入力信号の書き
込みを行い、ストアされた入力信号を与えられた読出命
令信号に従って読み出して、当該読出命令信号に同期し
た出力信号として、出力側の要求する位相，速度で出力
する。
【０００８】なお、このような従来の遅延挿脱装置に関
連した技術を記載した文献としては、例えば特開平２−
２２６９２９号公報などがある。
連した技術を記載した文献としては、例えば特開平２−
２２６９２９号公報などがある。
【０００９】
【発明が解決しようとする課題】従来の遅延挿脱装置は
以上のように構成されているので、ジッタ，ワンダ等に
よって入力側と出力側の位相差がデータ誤りを発生させ
るような状態になり、選択回路２の切り換えによってそ
の位相差を変化させる必要が生じた場合に、その切換時
に一瞬、データ誤りが発生するという問題点があった。
以上のように構成されているので、ジッタ，ワンダ等に
よって入力側と出力側の位相差がデータ誤りを発生させ
るような状態になり、選択回路２の切り換えによってそ
の位相差を変化させる必要が生じた場合に、その切換時
に一瞬、データ誤りが発生するという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、データ誤りが発生することのな
い遅延挿脱装置を得ることを目的とする。
ためになされたもので、データ誤りが発生することのな
い遅延挿脱装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】請求項１に記載の発明に
係る遅延挿脱装置は、遅延回路と選択回路とを位相制御
用エラスティックストアで代替し、位相比較回路からの
位相比較信号に基づいて、位相制御用エラスティックス
トアに中間出力信号の読み出しのタイミングを与える中
間読出命令信号と、エラスティックストアに当該中間出
力信号の書き込みのタイミングを与える中間書込命令信
号とを発生する中間位相制御回路を設けたものである。
係る遅延挿脱装置は、遅延回路と選択回路とを位相制御
用エラスティックストアで代替し、位相比較回路からの
位相比較信号に基づいて、位相制御用エラスティックス
トアに中間出力信号の読み出しのタイミングを与える中
間読出命令信号と、エラスティックストアに当該中間出
力信号の書き込みのタイミングを与える中間書込命令信
号とを発生する中間位相制御回路を設けたものである。
【００１２】また、請求項２に記載の発明に係る遅延挿
脱装置は、請求項１における中間位相制御回路を、位相
制御用エラスティックストアに読み出しのタイミングを
与える複数の異なる中間読出命令信号を発生する中間読
出命令発生回路、エラスティックストアに書き込みのタ
イミングを与える複数の異なる中間書込命令信号を発生
する中間書込命令発生回路、位相比較回路の出力する位
相差比較信号に基づいて前記中間読出命令信号中の１つ
を選択し、位相制御用エラスティックストアに供給する
中間読出命令選択回路、および前記位相差比較信号に基
づいて前記中間書込命令信号中の１つを選択し、エラス
ティックストアに供給する中間書込命令選択回路で代替
したものである。
脱装置は、請求項１における中間位相制御回路を、位相
制御用エラスティックストアに読み出しのタイミングを
与える複数の異なる中間読出命令信号を発生する中間読
出命令発生回路、エラスティックストアに書き込みのタ
イミングを与える複数の異なる中間書込命令信号を発生
する中間書込命令発生回路、位相比較回路の出力する位
相差比較信号に基づいて前記中間読出命令信号中の１つ
を選択し、位相制御用エラスティックストアに供給する
中間読出命令選択回路、および前記位相差比較信号に基
づいて前記中間書込命令信号中の１つを選択し、エラス
ティックストアに供給する中間書込命令選択回路で代替
したものである。
【００１３】
【作用】請求項１に記載の発明における位相制御用エラ
スティックストアは、書込命令信号に同期して書き込ま
れた入力信号を、中間位相制御回路が位相比較回路から
の位相比較信号に基づいて発生した中間読出命令信号に
従って読み出して、それを中間出力信号としてエラステ
ィックストアに送り、中間位相制御回路が前記位相比較
信号に基づいて発生した中間書込命令信号に従って書き
込ませることにより、データ誤りが発生することのない
遅延挿脱装置を実現する。
スティックストアは、書込命令信号に同期して書き込ま
れた入力信号を、中間位相制御回路が位相比較回路から
の位相比較信号に基づいて発生した中間読出命令信号に
従って読み出して、それを中間出力信号としてエラステ
ィックストアに送り、中間位相制御回路が前記位相比較
信号に基づいて発生した中間書込命令信号に従って書き
込ませることにより、データ誤りが発生することのない
遅延挿脱装置を実現する。
【００１４】また、請求項２に記載の発明における位相
制御用エラスティックストアは、書込命令信号に同期し
て書き込まれた入力信号を、中間読出命令選択回路が位
相比較回路からの位相比較信号に基づいて選択した、中
間読出命令発生回路の発生する複数の異なる中間読出命
令信号中の１つに従って読み出して、それを中間出力信
号としてエラスティックストアに送り、中間読出命令選
択回路が前記位相差比較信号に基づいて選択した、中間
書込命令発生回路の発生する複数の異なる中間書込命令
信号中の１つに従って書き込ませることにより、データ
誤りが発生することのない遅延挿脱装置を実現する。
制御用エラスティックストアは、書込命令信号に同期し
て書き込まれた入力信号を、中間読出命令選択回路が位
相比較回路からの位相比較信号に基づいて選択した、中
間読出命令発生回路の発生する複数の異なる中間読出命
令信号中の１つに従って読み出して、それを中間出力信
号としてエラスティックストアに送り、中間読出命令選
択回路が前記位相差比較信号に基づいて選択した、中間
書込命令発生回路の発生する複数の異なる中間書込命令
信号中の１つに従って書き込ませることにより、データ
誤りが発生することのない遅延挿脱装置を実現する。
【００１５】
【実施例】実施例１．以下、この発明の実施例を図につ
いて説明する。図１は請求項１に記載の発明の一実施例
を示すブロック図である。図において、３はエラスティ
ックストア、４は位相比較回路であり、図３に同一符号
を付した従来のそれらと同一、あるいは相当部分である
ため詳細な説明は省略する。
いて説明する。図１は請求項１に記載の発明の一実施例
を示すブロック図である。図において、３はエラスティ
ックストア、４は位相比較回路であり、図３に同一符号
を付した従来のそれらと同一、あるいは相当部分である
ため詳細な説明は省略する。
【００１６】５は入力信号が当該入力信号に同期した書
込命令信号に従って書き込まれ、それを後述する中間位
相制御回路からの中間読出制御信号に従って読み出し
て、中間出力信号として前記エラスティックストア３に
送る位相制御用エラスティックストアである。
込命令信号に従って書き込まれ、それを後述する中間位
相制御回路からの中間読出制御信号に従って読み出し
て、中間出力信号として前記エラスティックストア３に
送る位相制御用エラスティックストアである。
【００１７】６は前記位相比較回路４の出力する位相比
較信号に基づいて、位相制御用エラスティックストア５
に読み出しのタイミングを与える中間読出命令信号を生
成するとともに、前記位相比較信号に基づいてエラステ
ィックストア３に書き込みのタイミングを与える中間書
込命令信号を発生する中間位相制御回路である。
較信号に基づいて、位相制御用エラスティックストア５
に読み出しのタイミングを与える中間読出命令信号を生
成するとともに、前記位相比較信号に基づいてエラステ
ィックストア３に書き込みのタイミングを与える中間書
込命令信号を発生する中間位相制御回路である。
【００１８】次に動作について説明する。入力信号は、
当該入力信号に同期した書込命令信号とともに位相制御
用エラスティックストア５に送られ、その書込命令信号
に従って位相制御用エラスティックストア５にストアさ
れる。
当該入力信号に同期した書込命令信号とともに位相制御
用エラスティックストア５に送られ、その書込命令信号
に従って位相制御用エラスティックストア５にストアさ
れる。
【００１９】位相比較回路４はこの位相制御用エラステ
ィックストア５に与えられた書込命令信号と、エラステ
ィックストア３に与えられる読出命令信号の位相を比較
し、その位相差に基づく位相比較信号を生成して中間位
相制御回路６に送る。
ィックストア５に与えられた書込命令信号と、エラステ
ィックストア３に与えられる読出命令信号の位相を比較
し、その位相差に基づく位相比較信号を生成して中間位
相制御回路６に送る。
【００２０】中間位相制御回路６ではこの位相比較信号
に基づいて、位相制御用エラスティックストア５に入力
される入力信号と、エラスティックストア３より読み出
される出力信号との間で、データ誤りが発生することの
ないような位相で中間読出命令信号と中間書込命令信号
とを生成し、中間読出命令信号を位相制御用エラスティ
ックストア５に、中間書込命令信号をエラスティックス
トア３に送る。
に基づいて、位相制御用エラスティックストア５に入力
される入力信号と、エラスティックストア３より読み出
される出力信号との間で、データ誤りが発生することの
ないような位相で中間読出命令信号と中間書込命令信号
とを生成し、中間読出命令信号を位相制御用エラスティ
ックストア５に、中間書込命令信号をエラスティックス
トア３に送る。
【００２１】位相制御用エラスティックストア５はこの
中間位相制御回路６から受けた中間読出命令信号に従っ
てストアされた入力信号を読み出し、それを中間出力信
号としてエラスティックストア３に送り、エラスティッ
クストア３はその中間出力信号を中間位相制御回路６か
らの中間書込命令信号に従ってストアする。
中間位相制御回路６から受けた中間読出命令信号に従っ
てストアされた入力信号を読み出し、それを中間出力信
号としてエラスティックストア３に送り、エラスティッ
クストア３はその中間出力信号を中間位相制御回路６か
らの中間書込命令信号に従ってストアする。
【００２２】エラスティックストア３はその後、読出命
令信号が与えられると、当該読出命令信号に従ってスト
アされてた中間出力信号を読み出し、その読出命令信号
に同期した出力信号として、出力側の要求する位相，速
度で出力する。
令信号が与えられると、当該読出命令信号に従ってスト
アされてた中間出力信号を読み出し、その読出命令信号
に同期した出力信号として、出力側の要求する位相，速
度で出力する。
【００２３】実施例２．図２は請求項２に記載の発明の
一実施例を示すブロック図で、図１と同一の部分には同
一符号を付して説明の重複をさけている。
一実施例を示すブロック図で、図１と同一の部分には同
一符号を付して説明の重複をさけている。
【００２４】図において、７は位相制御用エラスティッ
クストア５に読み出しのタイミングを与える複数の異な
った中間読出命令信号を発生する中間読出命令発生回路
であり、８はエラスティックストア３に書き込みのタイ
ミングを与える複数の異なった中間書込命令信号を発生
する中間書込命令発生回路である。
クストア５に読み出しのタイミングを与える複数の異な
った中間読出命令信号を発生する中間読出命令発生回路
であり、８はエラスティックストア３に書き込みのタイ
ミングを与える複数の異なった中間書込命令信号を発生
する中間書込命令発生回路である。
【００２５】また、９は位相比較回路４の出力する位相
差比較信号に基づいて、中間読出命令発生回路７の出力
する複数の中間読出命令信号中の１つを選択し、位相制
御用エラスティックストア５に供給する中間読出命令選
択回路であり、１０は前記位相差比較信号に基づいて、
中間書込命令発生回路８の発生する複数の中間書込命令
信号中の１つを選択し、エラスティックストア３に供給
する中間書込命令選択回路である。
差比較信号に基づいて、中間読出命令発生回路７の出力
する複数の中間読出命令信号中の１つを選択し、位相制
御用エラスティックストア５に供給する中間読出命令選
択回路であり、１０は前記位相差比較信号に基づいて、
中間書込命令発生回路８の発生する複数の中間書込命令
信号中の１つを選択し、エラスティックストア３に供給
する中間書込命令選択回路である。
【００２６】このように、この実施例は、図１に示した
実施例の中間位相制御回路６を、これら中間読出命令発
生回路７、中間書込命令発生回路８、中間読出命令選択
回路９、および中間書込命令選択回路１０で代替したも
のである。
実施例の中間位相制御回路６を、これら中間読出命令発
生回路７、中間書込命令発生回路８、中間読出命令選択
回路９、および中間書込命令選択回路１０で代替したも
のである。
【００２７】次に動作について説明する。ここで、基本
的な動作は図１に示した実施例の場合と同様であるた
め、相違する部分についてのみ以下に説明する。
的な動作は図１に示した実施例の場合と同様であるた
め、相違する部分についてのみ以下に説明する。
【００２８】位相制御用エラスティックストア５は、書
込命令信号に同期して書き込まれた入力信号を、中間読
出命令選択回路９が中間読出命令発生回路７の発生する
複数の異なった中間読出命令信号中より、位相比較回路
４からの位相比較信号に基づいて選択した中間読出命令
信号中に従って読み出し、それを中間出力信号としてエ
ラスティックストア３に送る。
込命令信号に同期して書き込まれた入力信号を、中間読
出命令選択回路９が中間読出命令発生回路７の発生する
複数の異なった中間読出命令信号中より、位相比較回路
４からの位相比較信号に基づいて選択した中間読出命令
信号中に従って読み出し、それを中間出力信号としてエ
ラスティックストア３に送る。
【００２９】エラスティックストア３はこの位相制御用
エラスティックストア５から送られてきた中間出力信号
を、中間書込命令選択回路１０が中間書込命令発生回路
８の発生する複数の異なった中間書込命令信号中より、
前記位相差比較信号に基づいて選択した中間書込命令信
号に従って書き込み、それを与えられた読出命令信号に
従って出力信号として読み出す。
エラスティックストア５から送られてきた中間出力信号
を、中間書込命令選択回路１０が中間書込命令発生回路
８の発生する複数の異なった中間書込命令信号中より、
前記位相差比較信号に基づいて選択した中間書込命令信
号に従って書き込み、それを与えられた読出命令信号に
従って出力信号として読み出す。
【００３０】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、従来の遅延回路と選択回路を位相制御用エラス
ティックストアで代替し、中間位相制御回路にて、位相
制御用エラスティックストアへの中間読出命令信号、お
よびエラスティックストアへの中間書込命令信号を、位
相比較回路からの位相比較信号に基づいて発生するよう
に構成したので、選択・切換なしに入力信号の位相を制
御することができ、入出力間の位相変動の際における一
瞬のデータ誤りの発生を防止することができる遅延挿脱
装置が得られる効果がある。
よれば、従来の遅延回路と選択回路を位相制御用エラス
ティックストアで代替し、中間位相制御回路にて、位相
制御用エラスティックストアへの中間読出命令信号、お
よびエラスティックストアへの中間書込命令信号を、位
相比較回路からの位相比較信号に基づいて発生するよう
に構成したので、選択・切換なしに入力信号の位相を制
御することができ、入出力間の位相変動の際における一
瞬のデータ誤りの発生を防止することができる遅延挿脱
装置が得られる効果がある。
【００３１】また、請求項２に記載の発明によれば、請
求項１に記載の発明における中間位相制御回路を、中間
読出命令発生回路、中間書込命令発生回路、中間読出命
令選択回路および中間書込命令選択回路にて代替するよ
うに構成したので、選択・切換なしに入力信号の位相を
制御することができ、入出力間の位相変動の際における
一瞬のデータ誤りの発生を防止することができる遅延挿
脱装置が得られる効果がある。
求項１に記載の発明における中間位相制御回路を、中間
読出命令発生回路、中間書込命令発生回路、中間読出命
令選択回路および中間書込命令選択回路にて代替するよ
うに構成したので、選択・切換なしに入力信号の位相を
制御することができ、入出力間の位相変動の際における
一瞬のデータ誤りの発生を防止することができる遅延挿
脱装置が得られる効果がある。
【図１】請求項１に記載の発明の一実施例による遅延挿
脱装置を示すブロック図である。
脱装置を示すブロック図である。
【図２】請求項２に記載の発明の一実施例を示すブロッ
ク図である。
ク図である。
【図３】従来の遅延挿脱装置を示すブロック図である。
３ エラスティックストア
４ 位相比較回路
５ 位相制御用エラスティックストア
６ 中間位相制御回路
７ 中間読出命令発生回路
８ 中間書込命令発生回路
９ 中間読出命令選択回路
１０ 中間書込命令選択回路
Claims (2)
- 【請求項１】 入力信号がこの入力信号に同期した書込
命令信号によって書き込まれる位相制御用エラスティッ
クストアと、前記位相制御用エラスティックストアより
読み出された中間出力信号が書き込まれ、読出命令信号
に同期して出力信号として読み出されるエラスティック
ストアと、前記書込命令信号と読出命令信号の位相差を
検出して位相比較信号を発生する位相比較回路と、前記
位相比較回路の出力する位相比較信号に基づいて、前記
位相制御用エラスティックストアに読み出しのタイミン
グを与える中間読出命令信号、および前記エラスティッ
クストアに書き込みのタイミングを与える中間書込命令
信号を発生する中間位相制御回路とを備えた遅延挿脱装
置。 - 【請求項２】 入力信号がこの入力信号に同期した書込
命令信号によって書き込まれる位相制御用エラスティッ
クストアと、前記位相制御用エラスティックストアより
読み出された中間出力信号が書き込まれ、読出命令信号
に同期して出力信号として読み出されるエラスティック
ストアと、前記書込命令信号と読出命令信号の位相差を
検出して位相比較信号を発生する位相比較回路と、前記
位相制御用エラスティックストアに読み出しのタイミン
グを与える複数の異なった中間読出命令信号を発生する
中間読出命令発生回路と、前記エラスティックストアに
書き込みのタイミングを与える複数の異なった中間書込
命令信号を発生する中間書込命令発生回路と、前記位相
比較回路の出力する位相比較信号に基づいて前記中間読
出命令発生回路の発生する中間読出命令信号中の１つを
選択し、前記位相制御用エラスティックストアに供給す
る中間読出命令選択回路と、前記位相比較回路の出力す
る位相比較信号に基づいて前記中間書込命令発生回路の
発生する中間書込命令信号中の１つを選択し、前記エラ
スティックストアに供給する中間書込命令選択回路とを
備えた遅延挿脱装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199891A JPH0522263A (ja) | 1991-07-16 | 1991-07-16 | 遅延挿脱装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199891A JPH0522263A (ja) | 1991-07-16 | 1991-07-16 | 遅延挿脱装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522263A true JPH0522263A (ja) | 1993-01-29 |
Family
ID=16415329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199891A Pending JPH0522263A (ja) | 1991-07-16 | 1991-07-16 | 遅延挿脱装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522263A (ja) |
-
1991
- 1991-07-16 JP JP3199891A patent/JPH0522263A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100518479B1 (ko) | 지연고정루프를 포함하는 동기식 클록 발생기 | |
| KR100399941B1 (ko) | 디디알 에스디램의 레지스터 제어 지연고정루프 | |
| US7629822B2 (en) | Delay locked loop in semiconductor memory device and method for generating divided clock therein | |
| JPH10327158A (ja) | クロック再生装置 | |
| JP3593104B2 (ja) | クロック切替回路 | |
| JPH04142649A (ja) | メモリ装置 | |
| JPH1127229A (ja) | フレームアライナ回路 | |
| JPH0522263A (ja) | 遅延挿脱装置 | |
| US20020114195A1 (en) | Integrated circuit devices having delay circuits for controlling setup/delay times of data signals that are provided to memory devices and methods of operating same | |
| JPH02192291A (ja) | 時間軸補正装置 | |
| JP2594742B2 (ja) | クロック乗せ換え回路 | |
| JPH0936846A (ja) | クロック再生装置 | |
| JP2626476B2 (ja) | フレームアライナ | |
| JP2799665B2 (ja) | フレーム位相同期装置 | |
| KR100200806B1 (ko) | 시간축 보상회로 | |
| JP2665188B2 (ja) | バッファ回路 | |
| JP3099803B2 (ja) | エラスティックストアメモリの制御装置 | |
| JP3130895B2 (ja) | クロック乗せ換え回路 | |
| JP2643523B2 (ja) | ビット多重装置 | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JPH0974401A (ja) | クロック、フレーム乗せ替え回路 | |
| JP3576858B2 (ja) | クロック乗せ替え方式 | |
| KR20030088324A (ko) | 지연동기루프를 구비하는 반도체 메모리 장치 및 반도체메모리 장치에서의 데이터의 출력방법 | |
| JPH10145344A (ja) | ビット位相同期回路 | |
| JPH05102882A (ja) | 冗長系選択回路 |