JPH0523015Y2 - - Google Patents
Info
- Publication number
- JPH0523015Y2 JPH0523015Y2 JP14374787U JP14374787U JPH0523015Y2 JP H0523015 Y2 JPH0523015 Y2 JP H0523015Y2 JP 14374787 U JP14374787 U JP 14374787U JP 14374787 U JP14374787 U JP 14374787U JP H0523015 Y2 JPH0523015 Y2 JP H0523015Y2
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- voltage
- diode
- capacitor
- retrace period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案はテレビジヨン受像機等における垂直出
力回路に関するものであり、より特定的には垂直
出力系への供給電圧を垂直帰線期間のみ電源電圧
よりも高くするブースト回路を備えるＢ級プツシ
ユプル方式の垂直出力回路に関する。
力回路に関するものであり、より特定的には垂直
出力系への供給電圧を垂直帰線期間のみ電源電圧
よりも高くするブースト回路を備えるＢ級プツシ
ユプル方式の垂直出力回路に関する。
従来の技術
垂直偏向コイルに鋸歯状波電流を供給する垂直
出力回路では、垂直走査の後半に偏向電流が負の
ピーク値に達しており、引き続く垂直帰線期間で
は偏向電流を短時間に正のピーク値までもつてい
かなければならない。そのため、垂直帰線期間に
おいて垂直出力回路へ供給する供給電圧は走査期
間のそれに比し高い電圧になすことが行われる。
出力回路では、垂直走査の後半に偏向電流が負の
ピーク値に達しており、引き続く垂直帰線期間で
は偏向電流を短時間に正のピーク値までもつてい
かなければならない。そのため、垂直帰線期間に
おいて垂直出力回路へ供給する供給電圧は走査期
間のそれに比し高い電圧になすことが行われる。
そして、斯る垂直帰線期間における高電圧供給
はブースト電圧蓄積用コンデンサや垂直帰線期間
決定用のツエナーダイオード等を含むブースト回
路を利用して実現するのが普通である。
はブースト電圧蓄積用コンデンサや垂直帰線期間
決定用のツエナーダイオード等を含むブースト回
路を利用して実現するのが普通である。
第３図はこのようなブースト回路を有する垂直
出力回路の概略を示しており、１は垂直出力増幅
段２とブースト回路３の駆動部４を内蔵したIC
であり、その４番ピンに鋸歯状波電圧が入力さ
れ、２番ピンから鋸歯状波電流が出力され垂直
偏向コイル５に流れる。尚、ｒは垂直偏向コイル
５の抵抗分を示す。電源からの電圧VCCは６番ピ
ンに印加されると共に、第１のダイオードD1
を介して３番ピンに印加される。更に３番ピン
と７番ピンとの間にはブースト回路３の外付
け回路を構成するブースト電圧蓄積用のコンデン
サC2及び垂直帰線期間決定用のツエナーダイオ
ードZDが直列に接続されている。この第３図の
構成はIC１の内部構成をも示す第４図に明確に
示されている。ここで、Q1，Q2は垂直出力増幅
段２を構成するトランジスタであり、一方がオン
のとき他方はオフとなる関係で動作する。D2は
第２のダイオードであり、IC１内に図示の極性
で設けられている。また、D3は第３のダイオー
ドであり、IC１の内部において６番ピンと７
番ピンの間に挿入されている。Q3，Q4はブー
スト回路３における駆動トランジスタである。
出力回路の概略を示しており、１は垂直出力増幅
段２とブースト回路３の駆動部４を内蔵したIC
であり、その４番ピンに鋸歯状波電圧が入力さ
れ、２番ピンから鋸歯状波電流が出力され垂直
偏向コイル５に流れる。尚、ｒは垂直偏向コイル
５の抵抗分を示す。電源からの電圧VCCは６番ピ
ンに印加されると共に、第１のダイオードD1
を介して３番ピンに印加される。更に３番ピン
と７番ピンとの間にはブースト回路３の外付
け回路を構成するブースト電圧蓄積用のコンデン
サC2及び垂直帰線期間決定用のツエナーダイオ
ードZDが直列に接続されている。この第３図の
構成はIC１の内部構成をも示す第４図に明確に
示されている。ここで、Q1，Q2は垂直出力増幅
段２を構成するトランジスタであり、一方がオン
のとき他方はオフとなる関係で動作する。D2は
第２のダイオードであり、IC１内に図示の極性
で設けられている。また、D3は第３のダイオー
ドであり、IC１の内部において６番ピンと７
番ピンの間に挿入されている。Q3，Q4はブー
スト回路３における駆動トランジスタである。
次に第４図の動作を第５図の信号波形図等を参
照して説明する。尚、第５図においてａは２番ピ
ンの電圧、ｂは垂直偏向電流、ｃは各能動素子
のオン、オフについて示している。まず、垂直走
査期間T3，T4のうち前半のT3では出力増幅段２
のトランジスタQ1がオンで、Q2がオフとなつて、
偏向電流は電源VCC→ダイオードD1→トランジス
タQ1→垂直偏向コイル５→コンデンサC1→抵抗
R1→アースの経路で流れる。次に垂直走査期間
の後半T4はトランジスタQ1がオフ、トランジス
タQ2がオンするので、アース→抵抗R1→コンデ
ンサC1→垂直偏向コイル５→トランジスタQ2→
アースの経路で偏向電流が流れる。
照して説明する。尚、第５図においてａは２番ピ
ンの電圧、ｂは垂直偏向電流、ｃは各能動素子
のオン、オフについて示している。まず、垂直走
査期間T3，T4のうち前半のT3では出力増幅段２
のトランジスタQ1がオンで、Q2がオフとなつて、
偏向電流は電源VCC→ダイオードD1→トランジス
タQ1→垂直偏向コイル５→コンデンサC1→抵抗
R1→アースの経路で流れる。次に垂直走査期間
の後半T4はトランジスタQ1がオフ、トランジス
タQ2がオンするので、アース→抵抗R1→コンデ
ンサC1→垂直偏向コイル５→トランジスタQ2→
アースの経路で偏向電流が流れる。
一方、これらの期間T3，T4の間にブースト回
路３側ではトランジスタQ3がオフで、Q4がオン
となつており、電源VCC→ダイオードD1→コンデ
ンサC2→ツエナーダイオードZD→トランジスタ
Q4→アースの経路で電流が流れ、それによつて
コンデンサC2にはブースト電圧が蓄えられる。
このとき、ツエナーダイオードZDはコンデンサ
C2に蓄積される電圧値を決定する。一方、コン
デンサC2に蓄積された電圧値は垂直帰線期間に
その垂直帰線期間の幅を決定するので、結局ツエ
ナーダイオードZDが間接的に垂直帰線期間の幅
を決定していることになる。
路３側ではトランジスタQ3がオフで、Q4がオン
となつており、電源VCC→ダイオードD1→コンデ
ンサC2→ツエナーダイオードZD→トランジスタ
Q4→アースの経路で電流が流れ、それによつて
コンデンサC2にはブースト電圧が蓄えられる。
このとき、ツエナーダイオードZDはコンデンサ
C2に蓄積される電圧値を決定する。一方、コン
デンサC2に蓄積された電圧値は垂直帰線期間に
その垂直帰線期間の幅を決定するので、結局ツエ
ナーダイオードZDが間接的に垂直帰線期間の幅
を決定していることになる。
前記期間T4の偏向電流が負のピーク値（−IP）
に達した状態で垂直帰線期間の前半T1に入る。
このとき、偏向コイル５にはそのインダクタンス
値をＬとすると、（−IP）2・Ｌ／２のエネルギー
が蓄積されており、トランジスタQ2のオフに伴
い、このエネルギーは図示の電流ループi1によつ
て放出される。このとき、ブースト回路３側はト
ランジスタQ4がオフ、トランジスタQ3がオンと
なつているので、前記電流ループi1は垂直偏向コ
イル５→ダイオードD2→コンデンサC2→ツエナ
ーダイオードZD→ダイオードD3→電源VCCの経
路をとることになる。前記コンデンサC2には先
に走査期間T3，T4において、VCC−VZDの電圧に
相当する電荷が蓄積されているので、垂直帰線期
間の前半T1における３番ピンの電圧Ｖはダイ
オードD3の順方向電圧をVD3とすると、 Ｖ＝VCC＋VD3＋VZD＋VC2 となり、この値はVCCの約２倍に達する。尚、こ
こでVZDはツエナーダイオードZDのツエナー電圧
である。IC１の２番ピンには前記電圧Ｖに対
しダイオードD2の順方向電圧VD2が加わつた電圧
が印加されることになる。但し、VD2は小さいの
で２番ピンの電圧も前記３番ピンの電圧Ｖと
略同じである。
に達した状態で垂直帰線期間の前半T1に入る。
このとき、偏向コイル５にはそのインダクタンス
値をＬとすると、（−IP）2・Ｌ／２のエネルギー
が蓄積されており、トランジスタQ2のオフに伴
い、このエネルギーは図示の電流ループi1によつ
て放出される。このとき、ブースト回路３側はト
ランジスタQ4がオフ、トランジスタQ3がオンと
なつているので、前記電流ループi1は垂直偏向コ
イル５→ダイオードD2→コンデンサC2→ツエナ
ーダイオードZD→ダイオードD3→電源VCCの経
路をとることになる。前記コンデンサC2には先
に走査期間T3，T4において、VCC−VZDの電圧に
相当する電荷が蓄積されているので、垂直帰線期
間の前半T1における３番ピンの電圧Ｖはダイ
オードD3の順方向電圧をVD3とすると、 Ｖ＝VCC＋VD3＋VZD＋VC2 となり、この値はVCCの約２倍に達する。尚、こ
こでVZDはツエナーダイオードZDのツエナー電圧
である。IC１の２番ピンには前記電圧Ｖに対
しダイオードD2の順方向電圧VD2が加わつた電圧
が印加されることになる。但し、VD2は小さいの
で２番ピンの電圧も前記３番ピンの電圧Ｖと
略同じである。
前記コイル５の蓄積エネルギーが放出完了した
垂直帰線期間の後半T2ではトランジスタQ1，Q3
がオンになつていることから３番ピンの電圧Ｖ
は、 Ｖ＝VCC＋VC2−VFZD であり、ツエナーダイオードZDの順方向電圧
VFZDが小さいことからＶ≒VCC＋VC2となり、偏
向電流をT2の期間に正のピーク電流値（＋IP）ま
で急増させる。このときの電流ループi2は電流
VCC→トランジスタQ3→ツエナーダイオードZD
→コンデンサC2→トランジスタQ1→垂直偏向コ
イル５→コンデンサC1→抵抗R1→アースとなる。
尚、前記VCCは27V、垂直偏向コイル５のインダ
クタンスＬは30mH、その抵抗ｒは12Ωである。
垂直帰線期間の後半T2ではトランジスタQ1，Q3
がオンになつていることから３番ピンの電圧Ｖ
は、 Ｖ＝VCC＋VC2−VFZD であり、ツエナーダイオードZDの順方向電圧
VFZDが小さいことからＶ≒VCC＋VC2となり、偏
向電流をT2の期間に正のピーク電流値（＋IP）ま
で急増させる。このときの電流ループi2は電流
VCC→トランジスタQ3→ツエナーダイオードZD
→コンデンサC2→トランジスタQ1→垂直偏向コ
イル５→コンデンサC1→抵抗R1→アースとなる。
尚、前記VCCは27V、垂直偏向コイル５のインダ
クタンスＬは30mH、その抵抗ｒは12Ωである。
考案が解決しようとする問題点
上述の従来回路では垂直帰線期間の前半T1に
おいてエネルギーの放出の際にIC１にはかなり
高い電圧が印加されることになる。IC１は通常
60V位の耐圧があるので、第５図ａに示すピーク
電圧Vpはそれより低いからIC破壊は生じないと
一応いいうるのであるが、回路のバラツキによつ
てピーク電圧VPが60Vを越える場合があり、又
テレビ受像機の電源を投入したり、切つたりした
ときも前記ピーク電圧が高くなることがある。更
にテレビ受像機の製造工程では垂直出力回路を止
めて他の回路を調整する場合があり、この状態か
ら垂直出力回路を動作させると高電圧のまま動作
させることになり、前記ピーク電圧が著しく高く
なることが予想される。また、垂直発振回路と垂
直出力回路の動作タイミングによつて短時間パル
シが生成され、これが影響して前記ピーク電圧が
高くなるということもある。
おいてエネルギーの放出の際にIC１にはかなり
高い電圧が印加されることになる。IC１は通常
60V位の耐圧があるので、第５図ａに示すピーク
電圧Vpはそれより低いからIC破壊は生じないと
一応いいうるのであるが、回路のバラツキによつ
てピーク電圧VPが60Vを越える場合があり、又
テレビ受像機の電源を投入したり、切つたりした
ときも前記ピーク電圧が高くなることがある。更
にテレビ受像機の製造工程では垂直出力回路を止
めて他の回路を調整する場合があり、この状態か
ら垂直出力回路を動作させると高電圧のまま動作
させることになり、前記ピーク電圧が著しく高く
なることが予想される。また、垂直発振回路と垂
直出力回路の動作タイミングによつて短時間パル
シが生成され、これが影響して前記ピーク電圧が
高くなるということもある。
従つて、上記従来例の如く垂直帰線期間の前半
T1に生じるピーク電圧VPがもともと高いもので
は上述した種々の事由によつて、そのピーク電圧
がICの耐圧を越えてしまい、ICが破壊されると
いう結果を招来する。
T1に生じるピーク電圧VPがもともと高いもので
は上述した種々の事由によつて、そのピーク電圧
がICの耐圧を越えてしまい、ICが破壊されると
いう結果を招来する。
本考案はこのような問題を解決することを目的
とする。
とする。
問題点を解決するための手段
上記の目的を達成するため本考案では、垂直出
力系への供給電圧を垂直帰線期間のみ電源電圧よ
りも高くするブースト回路を備えるＢ級プツシユ
プル方式の垂直出力回路において、垂直帰線期間
の前半に垂直偏向コイル側からブースト電圧蓄積
用のコンデンサに流れてくる電流が前記コンデン
サと直列に接続された帰線期間決定用のツエナー
ダイオードを通らないように前記コンデンサとツ
エナーダイオードの接続中点と電源との間に前記
帰線期間の前半に導通するダイオードを接続して
いる。
力系への供給電圧を垂直帰線期間のみ電源電圧よ
りも高くするブースト回路を備えるＢ級プツシユ
プル方式の垂直出力回路において、垂直帰線期間
の前半に垂直偏向コイル側からブースト電圧蓄積
用のコンデンサに流れてくる電流が前記コンデン
サと直列に接続された帰線期間決定用のツエナー
ダイオードを通らないように前記コンデンサとツ
エナーダイオードの接続中点と電源との間に前記
帰線期間の前半に導通するダイオードを接続して
いる。
作 用
このような構成によると垂直帰線期間の前半で
はツエナーダイオードは不動作状態になり、IC
に印加される電圧にツエナー電圧が加算されない
ので、その分だけ前記ICに印加させる電圧が低
くなり、種々の要因によつて前記印加される電圧
が高くなつても、ICの耐圧を越えることはない。
はツエナーダイオードは不動作状態になり、IC
に印加される電圧にツエナー電圧が加算されない
ので、その分だけ前記ICに印加させる電圧が低
くなり、種々の要因によつて前記印加される電圧
が高くなつても、ICの耐圧を越えることはない。
実施例
以下、本考案の一実施例について説明する。本
考案を実施した第１図において第４図の従来例と
同一部分には同一の符号を付して重複説明を省略
する。
考案を実施した第１図において第４図の従来例と
同一部分には同一の符号を付して重複説明を省略
する。
本実施例ではブースト電圧蓄積用のコンデンサ
C2とツエナーダイオードZDの接続点イと電源線
路６との間に図示の極性でダイオードD4を接続
している。従つて、垂直走査期間において垂直偏
向コイル５に蓄積されたエネルギーを垂直帰線期
間の前半T1に放出する電流ループi1は垂直偏向コ
イル５→ダイオードD2→コンデンサC2→ダイオ
ードD4→電源線路６となる。このとき、ツエナ
ーダイオードZDとダイオードD3の直列接続回路
の両端がダイオードD4によつて短絡されるため
ツエナーダイオードZDとダイオードD3は導通し
ない。よつて、ツエナー電圧VZDは発生しないの
で、前記T1の期間にIC１の３番ピンに印加さ
れる電圧ＶはダイオードD4の導通電圧をVD4とす
ると、 VP＝VCC＋VD4＋VC2 となり、第４図の従来例の場合に比し、ツエナー
電圧VZDの分（10V〜12V）だけ低くなる。
C2とツエナーダイオードZDの接続点イと電源線
路６との間に図示の極性でダイオードD4を接続
している。従つて、垂直走査期間において垂直偏
向コイル５に蓄積されたエネルギーを垂直帰線期
間の前半T1に放出する電流ループi1は垂直偏向コ
イル５→ダイオードD2→コンデンサC2→ダイオ
ードD4→電源線路６となる。このとき、ツエナ
ーダイオードZDとダイオードD3の直列接続回路
の両端がダイオードD4によつて短絡されるため
ツエナーダイオードZDとダイオードD3は導通し
ない。よつて、ツエナー電圧VZDは発生しないの
で、前記T1の期間にIC１の３番ピンに印加さ
れる電圧ＶはダイオードD4の導通電圧をVD4とす
ると、 VP＝VCC＋VD4＋VC2 となり、第４図の従来例の場合に比し、ツエナー
電圧VZDの分（10V〜12V）だけ低くなる。
第２図はこのことを示しており、２番ピンの
電圧における点線波形部分VPが削除され、T1期
間のピーク電圧がVP′に下がつている。このVP′
は45V位である。尚、本実施例ではダイオードD3
は実質的に不要となるが、このダイオードD3は
もともとIC１内に形成されているものであるの
で、既存のIC構成を踏襲する場合にはダイオー
ドD3が存しているままでよい。
電圧における点線波形部分VPが削除され、T1期
間のピーク電圧がVP′に下がつている。このVP′
は45V位である。尚、本実施例ではダイオードD3
は実質的に不要となるが、このダイオードD3は
もともとIC１内に形成されているものであるの
で、既存のIC構成を踏襲する場合にはダイオー
ドD3が存しているままでよい。
考案の効果
以上の通り本考案によれば、垂直偏向コイルに
蓄積されたエネルギーの放出を行う垂直帰線期間
の前半の期間にブースト回路内のツエナーダイオ
ードが不作動状態となつて前記エネルギーの放出
電流ループにツエナー電圧が生じないので、IC
に印加されるピーク電圧が低くなり、ICの破壊
が生じる虞れがなくなるという効果がある。
蓄積されたエネルギーの放出を行う垂直帰線期間
の前半の期間にブースト回路内のツエナーダイオ
ードが不作動状態となつて前記エネルギーの放出
電流ループにツエナー電圧が生じないので、IC
に印加されるピーク電圧が低くなり、ICの破壊
が生じる虞れがなくなるという効果がある。
第１図は本考案を実施した垂直出力回路を示す
回路図であり、第２図はその要部波形図である。
第３図は従来例の概略図であり、第４図はその具
体的回路図、そして第５図はその説明図である。 ３……ブースト回路、５……垂直偏向コイル、
６……電源線路、T1……垂直帰線期間の前半、
VCC……電源電圧、C2……ブースト電圧蓄積用の
コンデンサ、D4……ダイオード、ZD……ツエナ
ーダイオード、イ……接続中点。
回路図であり、第２図はその要部波形図である。
第３図は従来例の概略図であり、第４図はその具
体的回路図、そして第５図はその説明図である。 ３……ブースト回路、５……垂直偏向コイル、
６……電源線路、T1……垂直帰線期間の前半、
VCC……電源電圧、C2……ブースト電圧蓄積用の
コンデンサ、D4……ダイオード、ZD……ツエナ
ーダイオード、イ……接続中点。
Claims (1)
- 垂直出力系への供給電圧を垂直帰線期間のみ電
源電圧よりも高くするブースト回路を備えるＢ級
プツシユプル方式の垂直出力回路において、垂直
帰線期間の前半に垂直偏向コイル側からブースト
電圧蓄積用のコンデンサに流れてくる電流が前記
コンデンサと直列に接続された帰線期間決定用の
ツエナーダイオードを通らないように前記コンデ
ンサとツエナーダイオードの接続中点と電源との
間に前記垂直帰線期間の前半に導通するダイオー
ドを接続したことを特徴とする垂直出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14374787U JPH0523015Y2 (ja) | 1987-09-19 | 1987-09-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14374787U JPH0523015Y2 (ja) | 1987-09-19 | 1987-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6448969U JPS6448969U (ja) | 1989-03-27 |
| JPH0523015Y2 true JPH0523015Y2 (ja) | 1993-06-14 |
Family
ID=31410845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14374787U Expired - Lifetime JPH0523015Y2 (ja) | 1987-09-19 | 1987-09-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0523015Y2 (ja) |
-
1987
- 1987-09-19 JP JP14374787U patent/JPH0523015Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6448969U (ja) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040070377A1 (en) | Method and circuits for reducing dead time and reverse recovery loss in buck regulators | |
| US4177393A (en) | Drive circuit for a television deflection output transistor | |
| JP2544720B2 (ja) | 偏向巻線に偏向電流を発生させる装置 | |
| JPH0523015Y2 (ja) | ||
| US5404095A (en) | Mode power supply including self-inductance in the drive circuit | |
| EP0312606B1 (en) | Pre-drive circuit | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JPS62250771A (ja) | 偏向回路 | |
| JP3000937B2 (ja) | スイッチング電源装置 | |
| JPH0125904Y2 (ja) | ||
| US4293803A (en) | Vertical deflection circuit | |
| US4698559A (en) | Power amplifiers for driving inductive loads | |
| US4132929A (en) | Television vertical deflection circuit | |
| JPS642540Y2 (ja) | ||
| JPS6121894Y2 (ja) | ||
| JPS5914822Y2 (ja) | スイツチング回路 | |
| JPS5938782Y2 (ja) | 水平トリガ回路 | |
| JPH0770981B2 (ja) | パワーｍｏｓスイッチ | |
| JPS5941665Y2 (ja) | 水平ドライブ回路 | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JPH0328605Y2 (ja) | ||
| JPH0339979Y2 (ja) | ||
| JPH0486158A (ja) | 垂直偏向帰線電圧積み上げ装置 | |
| JPH0747994Y2 (ja) | 高圧電源回路 | |
| JP3196039B2 (ja) | Ｄｃ−ｄｃコンバ−タ |