JPH05242017A - バス制御システム - Google Patents

バス制御システム

Info

Publication number
JPH05242017A
JPH05242017A JP7627292A JP7627292A JPH05242017A JP H05242017 A JPH05242017 A JP H05242017A JP 7627292 A JP7627292 A JP 7627292A JP 7627292 A JP7627292 A JP 7627292A JP H05242017 A JPH05242017 A JP H05242017A
Authority
JP
Japan
Prior art keywords
bus
command
unit
data
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7627292A
Other languages
English (en)
Inventor
Yasunori Tsutsumi
靖典 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7627292A priority Critical patent/JPH05242017A/ja
Publication of JPH05242017A publication Critical patent/JPH05242017A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 複数のマスタとスレーブとの間で、共通バス
を介してデータ転送を行うとき、バス使用効率を向上さ
せる。 【構成】 複数のマスタ1〜3のうちの1つが共通バス
7を介してスレーブ4に対してデータ転送のためのコマ
ンドを発行すると、スレーブ4はこのコマンドを受信部
s8で受信し、コマンド記憶部s3にて記憶すると共
に、バス7の解放を行う。前処理部s2及び主処理部s
1では、コマンド記憶部s3内の記憶コマンドを読出し
つつコマンド実行する。このコマンド実行の間、バス7
は解放のために、他のマスタ2〜3は使用可能となる。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明はバス制御システムに関し、特に複
数のマスタが共通バスを介してスレーブに対してデータ
送受を行う場合のバス制御システムに関するものであ
る。
【0002】
【従来技術】情報処理装置を構成する場合、中央処理装
置、主記憶装置、入出力装置等の複数の装置間でのデー
タ転送を行うために、各装置を共通使用可能なバスに接
続して制御することがある。
【0003】従来のバス制御においては、データ転送を
行うマスタ装置はバス使用要求を行い、調停に従ってバ
ス使用許可がなされると、バスを専有する。そして、転
送命令の発行及び転送データの送信あるいは受信を行
い、転送終了後バスを解放し1回の転送サイクルを終了
する制御を行っている。
【0004】従って、スレーブ装置がマスタ装置から発
行されたコマンドを受信し処理する間、マスタ装置はバ
スを専有した状態であり、その間他のマスタはバスを使
用できないといういわゆる排他的バス使用システムとな
っている。
【0005】前述した従来のバス制御方式では、1つの
マスタ装置がバスを使用する場合バスの使用要求を行い
バスの使用が許可されるとバスを専有し、コマンドの発
行及びデータの送受信を1回のバス使用サイクル中に行
う。従って、スレーブ装置でのコマンド及びデータの処
理に要する時間が長くなると、1回のバス使用サイクル
が長くなり、かつスレーブ装置の内部処理中は実際には
バスのデータ転送は行われない待ち時間となり、転送効
率が低下するという問題点がある。
【0006】
【発明の目的】本発明の目的は、バス転送効率の向上を
図ったバス制御システムを提供することである。
【0007】
【発明の構成】本発明によれば、データ転送用のコマン
ドを発行する複数のマスタと、前記マスタに対して共通
のデータ伝送バスと、前記バスを介して送出されるコマ
ンドに応じてデータ送受信処理を行うスレーブとを含む
情報処理装置のバス制御システムであって、前記マスタ
の1つによる前記コマンドの受信に応答した前記スレー
ブの前記コマンド処理の間、前記バスの解放を制御する
手段を設けたことを特徴とするバス制御システムが得ら
れる。
【0008】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0009】図1は本発明の実施例のブロック図であ
る。図において、マスタ1〜3は共通バス6,7を介し
てスレーブ4に接続され、バス調停部5によりマスタ1
〜3のバス使用の調停が行われる。
【0010】マスタ1〜3は同一構成であり、マスタ1
についてのみ示す。マスタ1は、コマンド/データバス
7の転送制御以外の基本処理を行う主処理部m1、バス
の使用要求を行うバス使用要求部m2、バスの転送制御
信号の送受信及び制御を行う制御信号送受信部m3、バ
スに対してコマンド及びデータを送信するコマンド・デ
ータ送信部m4、マスタ自身がバスに送出したコマンド
に対するスレーブ4からの応答を認識して受信する応答
受信部m5、スレーブ4からの応答と共にデータが送信
される場合このデータを受信するデータ受信部m6、主
処理部からの転送要求に従ってバスの転送を制御しバス
に対する転送要求を受付けると転送が終了するまで新た
な転送要求を受付けない制御を行う転送制御部m7によ
り構成される。
【0011】主処理部m1は転送制御部m7に対する転
送要求m8及び転送制御部m7からの転送許可及び終了
通知m9により転送制御部m7に接続され、データ受信
部m6からデータを受取りかつコマンドデータ送信部m
4に対し、コマンド/データを送るための内部コマンド
/データバスm10に接続されている。
【0012】転送制御部m7は、バス使用要求m11及
びバス使用許可通知m12によりバス使用要求部m2
に、送受信制御m13により制御信号送受信部m3に、
コマンド/データ送信要求m14によりコマンドデータ
送信部m4に、受信データ転送m15によりデータ受信
部m6に、サイクル終了通知m16により応答受信部m
5に夫々接続されている。
【0013】応答受信部m5はサイクル終了指示m17
及び応答受信タイミングm18により制御信号送受信部
m3に、データ受信タイミングm19によりデータ受信
部m6に夫々接続されている。
【0014】バス使用要求部m2はバス使用要求信号b
1及びバス使用許可信号b2によりバス調停部5に接続
され、制御信号送受信部m3は制御信号送受信b3によ
り制御バス6に接続され、コマンドデータ送受信部m
4、応答受信部m5、データ受信部m6はコマンド/デ
ータ送受信b4によりコマンドデータバス7に接続され
ている。
【0015】スレーブ4は、マスタ1〜3から送られた
コマンドの実行処理を行う主処理部s1、主処理部に渡
す前のパイプライン動作可能な処理を行う前処理部s
2、マスタから送信されたコマンドを一時的に記憶する
コマンド記憶部s3、マスタから送信されたデータを一
時的に記憶するデータ記憶部s4、マスタから送信され
たコマンドを受信した順序で処理する制御を行う順序転
送制御部s5、バスの転送制御信号の送受信及び制御を
行う制御信号送受信部s7、バスの使用要求を行うバス
使用要求部s6、マスタから送信されたコマンドを受信
しコマンド記憶部s3に送るコマンド受信部s8、マス
タから送信されたデータを受信しデータ記憶部s4に送
るデータ受信部s9、マスタから送信されたコマンドの
処理終了後マスタに対する処理終了の応答を送信する応
答送信部s10、コマンドを主処理部s1で処理した結
果マスタに対してデータ送信するデータ送信部s11に
より構成される。
【0016】主処理部s1は実行命令転送s12及び実
行データ転送s13に接続され、処理終了通知s14に
より順序転送制御部s5に、内部送信データバスs15
でデータ送信部s11に夫々接続される。
【0017】前処理部s2は記憶コマンド転送s16に
よりコマンド記憶部s3に、記憶データ転送s17によ
りデータ記憶部s4に、処理受付可通知s18により順
序転送記憶部s5に夫々接続される。コマンド記憶部s
3は順序転送制御部s5からの記憶コマンド転送指示s
19に、コマンド受信部s8からの受信コマンド転送s
20に夫々接続されている。
【0018】データ記憶部s4は順序転送制御部s5か
らの記憶データ転送指示s21に、データ受信部s9か
らの受信データ転送s22に夫々接続されている。順序
転送制御部s5はバス使用要求s23及びバス使用許可
通知s24によりバス使用要求部s6に、送受信制御s
25により制御信号送受信部s7に、データ送信指示s
26によりデータ送受信部s11に、応答送信指示s2
7により応答送信部s10に夫々接続されている。
【0019】制御信号送受信部s7はコマンド受信タイ
ミングs28及びコマンドサイクル終了指示s29によ
りコマンド受信部s8に接続されている。コマンド受信
部s8はデータ受信タイミングs30によりデータ受信
部s9に接続されている。
【0020】バス使用要求部s6はバス使用要求信号a
1及びバス使用許可信号a2によりバス調停部5に接続
され、制御信号送受信部s7は制御信号送受信a3によ
り制御バス6に接続され、コマンド受信部s8、データ
受信部s9、応答送信部s10、データ送信部s11は
コマンド/データ送受信a4によりコマンド/データバ
ス7に接続されている。
【0021】次にこのように構成された本実施例の動作
を説明する。マスタ1内の主処理部m1でバスの使用要
求が発生すると、主処理部m1は転送制御部m7が現在
処理中のバスの転送がないことを転送要求m8で通知し
ていれば、転送制御部m7に対して転送要求を行うと共
に、コマンドデータ送信部m4にコマンド及びデータを
送る。
【0022】転送制御部m7は転送要求によりバス使用
要求部m2を制御し、このバス使用要求部m2はバス調
停部5にバス使用要求を行う。バス調停部5は使用要求
の調停を行い、この要求の許可をバス使用要求部m2に
通知する。バス使用要求部m2から転送制御部m7にバ
スの使用許可が通知されると、転送制御部m7はコマン
ドデータ送信部m4を制御しコマンド及びデータをバス
7に送出すると共に制御信号送受信部m3を制御し、バ
ス6にバスの制御信号を送出させる。
【0023】バス7にコマンドが送出されると、制御信
号送受信部s7はバスa3から受信するバスの制御信号
によりコマンド受信タイミングをコマンド受信部s8に
送り、このタイミングでコマンド受信部s8はコマンド
を受信する。さらにコマンド受信部s8から送られるデ
ータ受信タイミングによりデータ受信部s9はバスa4
を介してデータを受信する。コマンド受信部s8はコマ
ンドを受信すると、制御信号送受信部s7を制御しコマ
ンドサイクル終了通知を制御バス6に送出する。
【0024】制御信号送受信部m3はコマンドサイクル
終了通知を受信しサイクルを終了させバスは解放され
る。コマンドの転送が終了すると、転送制御部m7はス
レーブからの応答待ちとなる。応答を受信し転送が終了
するまでの間転送制御部m7からの転送許可はされなく
なり新たな要求は受付けない。
【0025】スレーブ4では、コマンド受信部s8が受
信したコマンドはコマンド記憶部s3に送られ、データ
受信部s9が受信したデータもデータ記憶部s4に送ら
れる。前処理部s2から処理受付け可の通知がされてい
ると、順序転送制御部s5はコマンド記憶部s3を制御
し前処理部s2にコマンドを送らせ、コマンドに対応す
るデータがある場合、データ記憶部s4を制御し前処理
部s2にデータを送らせる。前処理部s2はパイプライ
ン動作が可能であり、主処理部s1にコマンド/データ
を送る前に次のコマンド/データを処理することができ
る。
【0026】次のコマンド/データの処理が可能となれ
ば、順序転送制御部s5に通知する。次に処理すべき命
令がコマンド記憶部s3にあれば、順序転送制御部s5
は続けて前処理部s2に送らせる。前処理部s2から実
行命令s13を介して実行データが主処理部s1に送ら
れ実行処理が行われる。主処理部s1は排他的に動作
し、1つの処理実行中は次の命令は受付けない。
【0027】主処理部s1の処理が終了すると、順序転
送制御部s5に処理終了を通知し、処理命令がスレーブ
からのデータ読出しである場合、主処理部s1は応答送
信部s10にデータを送る。順序転送制御部s5は主処
理部s1からの処理終了通知を受けると、バス使用要求
部s6を制御し、バス使用要求部s6はバス調停部5に
バス使用要求を行う。
【0028】バス調停部5で調停されバス使用が許可さ
れると、順序転送制御部s5は応答送信部s10を制御
し応答をコマンド/データバス7に送出すると共に制御
信号送受信部s7を制御し、制御信号を制御バス6に送
出する。
【0029】また、スレーブ4からのデータ読出しの場
合は、順序転送制御部s5はデータ送信部s11を制御
し、バス7にデータを送出する。バスに応答命令が送出
されると、制御信号送受信部m3は制御信号を受信して
応答受信タイミングを応答受信部m5に送る。このタイ
ミングにより応答受信部m5は応答を受信し、さらにス
レーブからの読出し命令の場合は、データ受信タイミン
グをデータ受信部m6に送り、このタイミングでデータ
受信部m6は送られてくるデータを受信する。
【0030】応答受信部m5は応答を受信すると、応答
サイクルの終了指示を行い、制御信号送受信部m3は応
答サイクル終了通知をバス6に送出する。制御信号送受
信部s7はこの応答サイクル終了通知を受信し、サイク
ルを終了させバスを解放する。
【0031】応答受信部m5は応答を受信すると、これ
を転送制御部m7に通知し、転送制御部m7は主処理部
m1に通知すると共に、スレーブ4からの読出し命令の
場合、データ受信部m6を制御し主処理部m1にデータ
を転送させる。
【0032】以上の様にマスタ1はコマンド発行後バス
を解放し、他のマスタのバス使用を許可し、スレーブ4
はコマンド受信後内部処理が終了するとバス使用要求を
行い、応答を送信する制御を行う。従って、マスタ1か
らのコマンド処理中に他のマスタ2,3からもコマンド
を受信し記憶し、受信した順序で処理を実行し、処理終
了後各マスタに対して応答を送信する制御が行われる。
【0033】次にタイミングチャートを用いて説明を行
う。図2は本実施例のタイミングチャートである。CLK
はクロック信号、BRQ1〜BRQ4マスタ1〜3、スレーブ4
の各バス使用要求信号、BAK1〜BAK4はマスタ1〜3、ス
レーブ4の各バス使用許可信号である。CMD はバスにコ
マンドが送出されるタイミング信号、DAT はバスに応答
が送出されていることを示すタイミング信号、EOC はコ
マンドあるいは応答の転送終了を通知するタイミング信
号、CAD はバスに送出されるコマンド及びデータを夫々
示す。
【0034】マスタ1は2-11のタイミングでBRQ1をアク
ティブ(Lレベル)にする。BAK1が2-12のタイミングで
アクティブ(Lレベル)になりバスの使用が許可される
と、2-13のタイミングでCMD をアクティブ(Lレベル)
にすると共に、バスにコマンドc1を送出し、BRQ1をイ
ンアクティブ(Hレベル)にする。BRQ1がインアクティ
ブ(Hレベル)になるとBAK1もインアクティブ(Hレベ
ル)になる。
【0035】スレーブ4はコマンドc1を受信するとEO
C をアクティブ(Lレベル)にし、コマンドサイクルを
終了しバスを解放する。マスタ2は2-21のタイミングで
BRQ2をアクティブ(Lレベル)にする。BAK2が2-22のタ
イミングでアクティブ(Lレベル)になりバスの使用が
許可されると、2-23のタイミングでCMD をアクティブ
(Lレベル)にすると共に、バスにコマンドc2を送出
し、BRQ2をインアクティブ(Hレベル)にする。BRQ2が
インアクティブ(Hレベル)になるとBAK2もインアクテ
ィブ(Hレベル)になる。
【0036】さらに、コマンドc2に続けてデータd2
をバスに送出する。スレーブ4はコマンドc2を受信す
ると、EOC をアクティブ(Lレベル)にしてコマンドサ
イクルを終了しバスを解放する。さらにデータd2を受
信する。
【0037】マスタ3はマスタ1と同様の処理を行う。
BRQ3によりバス使用要求を行い、BAK3でバスの使用が許
可されると、バスにコマンドc3を送出しバスを解放す
る。
【0038】コマンドc1は2-t11 時間の前処理が及び
2-t12 時間の主処理により処理を終了する。処理が終了
すると、スレーブ4は2-41のタイミングでBRQ4をアクテ
ィブ(Lレベル)にし、BRK4が2-42のタイミングでアク
ティブ(Lレベル)になりバスの使用が許可されると、
2-43のタイミングでDAT をアクティブ(Lレベル)にす
ると共に、バスに応答r1を送出し、BRQ4をインアクテ
ィブ(Hレベル)にする。BRQ4がインアクティブ(Hレ
ベル)になると、BAK4もインアクティブ(Hレベル)に
なる。
【0039】さらに応答r1に続けてデータd1を送信
する。マスタ1はr1が自身の発行したコマンドc1に
対する応答であると認識すると、2-44のタイミングでEO
C をアクティブ(Lレベル)にし応答サイクルを終了
し、バスを解放すると共に、スレーブ4から送られたデ
ータd1を受信する。
【0040】コマンドc2は2-t21 時間の前処理及び2-
t22 時間の主処理により処理を終了する。前処理はパイ
プライン動作が可能であり、パイプライン処理の待ち時
間を2-tpとするとc1の処理開始し2-tp時間後にc2の
処理が実行可能となる。
【0041】c2の処理が終了するとスレーブ4は2-51
のタイミングでBRQ4をアクティブ(Lレベル)にし、BA
K4が2-52のタイミングでアクティブ(Lレベル)になり
バスの使用が許可されると、2-53のタイミングでDAT を
アクティブ(Lレベル)にすると共に、バスに応答r2
を送出しBRQ4をインアクティブ(Hレベル)にする。BR
Q4がインアクティブ(Hレベル)になると、BAK4もイン
アクティブ(Hレベル)になる。
【0042】マスタ2はr2が自身の発行したコマンド
c2に対する応答であると認識すると、2-54のタイミン
グでEOC をアクティブにし応答サイクルを終了しバスを
解放する。同様に、マスタ3の発行したコマンドc3は
コマンドc2の処理を開始し2-tp時間後に処理実行可能
となり、2-t31 時間の前処理及び2-t32 時間の主処理に
より処理終了し、応答がマスタ3に対して送信される。
【0043】以降、マスタ1〜3は動作可能な最短のサ
イクル間隔でバスをアクセスするものとしてバスの転送
性能を試算する。
【0044】マスタ1の1回の転送を行う時間を、BRQ1
をアクティブ(Lレベル)にする2-11から発行したコマ
ンドに対する応答がスレーブから送出されEOC がアクテ
ィブ(Lレベル)になる2-44までとすると、CLK の1回
のパルスを1Tでカウントすると、CT1 で示す12Tと
なる。1回の転送サイクルでワード転送すれば、12T
/1ワードの転送時間となる。
【0045】他のマスタも同一の転送時間を要し、本実
施例における効果がない場合、前述の転送時間が最大の
転送能力となる。
【0046】本実施例においては、マスタ1〜3が最短
の処理時間で動作すると、マスタ1がBRQ 1をアクティ
ブ(Lレベル)にする2-11からマスタ3が自身の発行し
たコマンドに対する応答を受信したEOC がアクティブ
(Lレベル)になる2-64までの時間CT2 の間に、マスタ
1〜3の3回の転送サイクルが実行される。従って、1
回のサイクルで1ワードが転送されると、18T/3ワ
ード=6T/1ワードとなる。
【0047】
【発明の効果】以上説明したように本発明は、情報処理
装置において使用されるデータ伝送バスに複数のマスタ
が接続される場合に、マスタが発行した命令をスレーブ
が実行している間に他のマスタはバスを使用可能であ
り、スレーブに対する命令を続けて発行できるため、ス
レーブの命令処理により生じる待ち時間中にコマンドを
発行することによりバスの使用効率が向上する効果があ
る。
【図面の簡単な説明】
【図1】本発明の実施例のシステムブロック図である。
【図2】図1のブロックの動作を示すタイミングチャー
トである。
【符号の説明】
1〜3 マスタ 4 スレーブ 5 バス調停部 6 制御バス 7 コマンド/データバス m1 主処理部 m2 バス使用要求部 m3 制御信号送受信部 m4 コマンドデータ送信部 m5 応答受信部 m6 データ受信部 m7 転送制御部 s1 主処理部 s2 前処理部 s3 コマンド記憶部 s4 データ記憶部 s5 順序転送制御部 s6 バス使用要求部 s7 制御信号送受信部 s8 コマンド受信部 s9 データ受信部 s10 応答送信部 s11 データ送信部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 データ転送用のコマンドを発行する複数
    のマスタと、前記マスタに対して共通のデータ伝送バス
    と、前記バスを介して送出されるコマンドに応じてデー
    タ送受信処理を行うスレーブとを含む情報処理装置のバ
    ス制御システムであって、前記マスタの1つによる前記
    コマンドの受信に応答した前記スレーブの前記コマンド
    処理の間、前記バスの解放を制御する手段を設けたこと
    を特徴とするバス制御システム。
JP7627292A 1992-02-27 1992-02-27 バス制御システム Pending JPH05242017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7627292A JPH05242017A (ja) 1992-02-27 1992-02-27 バス制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7627292A JPH05242017A (ja) 1992-02-27 1992-02-27 バス制御システム

Publications (1)

Publication Number Publication Date
JPH05242017A true JPH05242017A (ja) 1993-09-21

Family

ID=13600615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7627292A Pending JPH05242017A (ja) 1992-02-27 1992-02-27 バス制御システム

Country Status (1)

Country Link
JP (1) JPH05242017A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029218A (en) * 1997-07-29 2000-02-22 Nec Corporation Data transfer method and data transfer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029218A (en) * 1997-07-29 2000-02-22 Nec Corporation Data transfer method and data transfer device

Similar Documents

Publication Publication Date Title
US5001624A (en) Processor controlled DMA controller for transferring instruction and data from memory to coprocessor
JP2829091B2 (ja) データ処理システム
US5210828A (en) Multiprocessing system with interprocessor communications facility
JPH08255124A (ja) データ処理システムおよび方法
JPH0775018B2 (ja) プロセッサ間の命令転送を最適化する方法及び装置
JP2734246B2 (ja) パイプラインバス
JPH05242017A (ja) バス制御システム
JPH06149730A (ja) バスシステム,バス制御方式及びそのバス変換装置
JPS6329867A (ja) Dmaコントロ−ラ
JPH08249267A (ja) Dmaコントローラ
JPH02500692A (ja) マルチプロセッサコンピュータにおける演算要素の統合
JPS581454B2 (ja) 入出力制御方式
JP2687716B2 (ja) 情報処理装置
JPH05173936A (ja) データ転送処理装置
JPH04109351A (ja) Dmaコントローラ
JPH01106158A (ja) プロセツサ間のデータ通信制御方式
JPH04225458A (ja) コンピュータ
JPS6143369A (ja) マルチプロセツサシステム
JPH1115792A (ja) マルチマイクロプロセッサシステム
JP2925710B2 (ja) 通信制御システム
JPS63201822A (ja) データ処理システム
JPS6121559A (ja) メモリ間デ−タ直接転送方式
JPS6252900B2 (ja)
JPH02730B2 (ja)
JPS6041786B2 (ja) 割込制御システム