JPH05242271A - 充放電回路 - Google Patents
充放電回路Info
- Publication number
- JPH05242271A JPH05242271A JP4043860A JP4386092A JPH05242271A JP H05242271 A JPH05242271 A JP H05242271A JP 4043860 A JP4043860 A JP 4043860A JP 4386092 A JP4386092 A JP 4386092A JP H05242271 A JPH05242271 A JP H05242271A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- circuit
- base
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000007599 discharging Methods 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【構成】 入力信号は入力差動対１６のトランジスタＴ
ｒ２４のベースに与えられ、トランジスタＴｒ２６およ
びＴｒ２７のベース電流ミラー回路２０を経て、コンデ
ンサＣ２が充電される。このコンデンサＣ２の電位レベ
ルはトランジスタＴｒ２９およびＴｒ３０の２重ダーリ
ントン回路２２を通して、入力差動対１６のトランジス
タＴｒ２５のベースに負帰還される。したがって、トラ
ンジスタＴｒ２４のベース電位と同じになるまでトラン
ジスタＴｒ２５のベース電位が上昇する。 【効果】 正確な入力信号レベルを保持し、かつ安定に
動作する。
ｒ２４のベースに与えられ、トランジスタＴｒ２６およ
びＴｒ２７のベース電流ミラー回路２０を経て、コンデ
ンサＣ２が充電される。このコンデンサＣ２の電位レベ
ルはトランジスタＴｒ２９およびＴｒ３０の２重ダーリ
ントン回路２２を通して、入力差動対１６のトランジス
タＴｒ２５のベースに負帰還される。したがって、トラ
ンジスタＴｒ２４のベース電位と同じになるまでトラン
ジスタＴｒ２５のベース電位が上昇する。 【効果】 正確な入力信号レベルを保持し、かつ安定に
動作する。
Description
【０００１】
【産業上の利用分野】この発明は充放電回路に関し、特
にたとえばＩＣに内蔵される、充放電回路に関する。
にたとえばＩＣに内蔵される、充放電回路に関する。
【０００２】
【従来の技術】図８に示す従来の充放電回路１では、た
とえばバーストパルスのようなサンプリングパルスがト
ランジスタＴｒ１のベースに与えられると、トランジス
タＴｒ１がオンする。したがって、トランジスタＴｒ２
とＴｒ３とからなる差動対２が能動化される。トランジ
スタＴｒ２とＴｒ３とのコレクタには、それぞれ入力ビ
デオ信号と基準電圧Ｖref との差電圧が生じる。この差
電圧が、トランジスタＴｒ４，Ｔｒ５およびＴｒ６で構
成されるミラー回路３で反転され、トランジスタＴｒ７
のエミッタに供給される。したがって、トランジスタＴ
ｒ７のベース電流でコンデンサＣ１を放電する。
とえばバーストパルスのようなサンプリングパルスがト
ランジスタＴｒ１のベースに与えられると、トランジス
タＴｒ１がオンする。したがって、トランジスタＴｒ２
とＴｒ３とからなる差動対２が能動化される。トランジ
スタＴｒ２とＴｒ３とのコレクタには、それぞれ入力ビ
デオ信号と基準電圧Ｖref との差電圧が生じる。この差
電圧が、トランジスタＴｒ４，Ｔｒ５およびＴｒ６で構
成されるミラー回路３で反転され、トランジスタＴｒ７
のエミッタに供給される。したがって、トランジスタＴ
ｒ７のベース電流でコンデンサＣ１を放電する。
【０００３】逆に、トランジスタＴｒ３のコレクタに生
じた出力電圧は、トランジスタＴｒ８，Ｔｒ９およびＴ
ｒ１０で構成されるミラー回路４で反転され、トランジ
スタＴｒ１１のエミッタに供給される。このエミッタ電
流が、トランジスタＴｒ１１，Ｔｒ１２およびＴｒ１３
で構成されるベース電流ミラー回路５を通してコンデン
サＣ１を充電する。したがって、コンデンサＣ１には入
力ビデオ信号と基準信号Ｖref との差に相当する電荷が
蓄えられる。そして、コンデンサＣ１の電荷が、トラン
ジスタＴｒ１４，Ｔｒ１５およびＴｒ１６で構成される
３重ダーリントン回路６，トランジスタＴｒ１７，Ｔｒ
１８およびＴｒ１９を経て出力端子７から出力される。
じた出力電圧は、トランジスタＴｒ８，Ｔｒ９およびＴ
ｒ１０で構成されるミラー回路４で反転され、トランジ
スタＴｒ１１のエミッタに供給される。このエミッタ電
流が、トランジスタＴｒ１１，Ｔｒ１２およびＴｒ１３
で構成されるベース電流ミラー回路５を通してコンデン
サＣ１を充電する。したがって、コンデンサＣ１には入
力ビデオ信号と基準信号Ｖref との差に相当する電荷が
蓄えられる。そして、コンデンサＣ１の電荷が、トラン
ジスタＴｒ１４，Ｔｒ１５およびＴｒ１６で構成される
３重ダーリントン回路６，トランジスタＴｒ１７，Ｔｒ
１８およびＴｒ１９を経て出力端子７から出力される。
【０００４】
【発明が解決しようとする課題】図８の充放電回路１で
は、サンプリングパルスの前縁と後縁とでコンデンサＣ
１に微分パルスが重畳され、それが３重ダーリントン回
路６のトランジスタＴｒ１４のエミッタ，トランジスタ
Ｔｒ１５のベースおよびトランジスタＴｒ１６のコレク
タにそれぞれ寄生する容量を充電する。この寄生容量の
充電電荷が、コンデンサＣ１の電荷に重畳される。これ
によってピーク検波されることになり、正確な値をホー
ルドすることができない。これは微分パルス以外にノイ
ズがある場合にも同様の結果をもたらす。
は、サンプリングパルスの前縁と後縁とでコンデンサＣ
１に微分パルスが重畳され、それが３重ダーリントン回
路６のトランジスタＴｒ１４のエミッタ，トランジスタ
Ｔｒ１５のベースおよびトランジスタＴｒ１６のコレク
タにそれぞれ寄生する容量を充電する。この寄生容量の
充電電荷が、コンデンサＣ１の電荷に重畳される。これ
によってピーク検波されることになり、正確な値をホー
ルドすることができない。これは微分パルス以外にノイ
ズがある場合にも同様の結果をもたらす。
【０００５】さらに、コンデンサＣ１のプラス端子側の
電位レベルが、基準電圧Ｖref に対してどのレベルであ
るか不定である。すなわち、コンデンサＣ１の電位レベ
ルがばらついてしまう。なぜなら、トランジスタＴｒ２
およびＴｒ３のコレクタからの出力は、入力ビデオ信号
と基準電圧Ｖref との差すなわち相対値だからである。
コンデンサＣ１の電位レベルがばらついたとき、電源投
入時にコンデンサＣ１の電位レベルが電圧Ｖｃｃレベル
であるとすれば、トランジスタＴｒ１１およびＴｒ１２
が動作しない。また、コンデンサＣ１の電位レベルがグ
ランドレベルのときには、トランジスタＴｒ５およびＴ
ｒ６は動作しない。いずれの場合にもロック状態を生
じ、動作が不安定になるという問題点があった。
電位レベルが、基準電圧Ｖref に対してどのレベルであ
るか不定である。すなわち、コンデンサＣ１の電位レベ
ルがばらついてしまう。なぜなら、トランジスタＴｒ２
およびＴｒ３のコレクタからの出力は、入力ビデオ信号
と基準電圧Ｖref との差すなわち相対値だからである。
コンデンサＣ１の電位レベルがばらついたとき、電源投
入時にコンデンサＣ１の電位レベルが電圧Ｖｃｃレベル
であるとすれば、トランジスタＴｒ１１およびＴｒ１２
が動作しない。また、コンデンサＣ１の電位レベルがグ
ランドレベルのときには、トランジスタＴｒ５およびＴ
ｒ６は動作しない。いずれの場合にもロック状態を生
じ、動作が不安定になるという問題点があった。
【０００６】それゆえに、この発明の主たる目的は、正
確な入力信号レベルを保持することができる、充放電回
路を提供することである。また、この発明の他の目的
は、安定に動作する、充放電回路を提供することであ
る。
確な入力信号レベルを保持することができる、充放電回
路を提供することである。また、この発明の他の目的
は、安定に動作する、充放電回路を提供することであ
る。
【０００７】
【課題を解決するための手段】第１の発明は、第１のト
ランジスタと第２のトランジスタとを含み第１のトラン
ジスタのベースが入力信号を受ける入力差動対、入力信
号に応じて充電または放電されるコンデンサ、およびコ
ンデンサの充電または放電電圧を第２のトランジスタの
ベースに負帰還する高入力インピーダンスバッファを備
える、充放電回路である。
ランジスタと第２のトランジスタとを含み第１のトラン
ジスタのベースが入力信号を受ける入力差動対、入力信
号に応じて充電または放電されるコンデンサ、およびコ
ンデンサの充電または放電電圧を第２のトランジスタの
ベースに負帰還する高入力インピーダンスバッファを備
える、充放電回路である。
【０００８】第２の発明は、第１のトランジスタと第２
のトランジスタとを含み第１のトランジスタのベースが
入力信号を受ける入力差動対、および入力信号に応じて
充電または放電されるコンデンサを備え、第２のトラン
ジスタをコンデンサの充電または放電経路として用いる
ようにした、充放電回路である。第３の発明は、入力信
号を受ける入力差動対、入力信号に応じて充電または放
電されるコンデンサ、コンデンサに接続される増幅回
路、および増幅回路の入力電流を補償する補償回路を備
える、充放電回路である。
のトランジスタとを含み第１のトランジスタのベースが
入力信号を受ける入力差動対、および入力信号に応じて
充電または放電されるコンデンサを備え、第２のトラン
ジスタをコンデンサの充電または放電経路として用いる
ようにした、充放電回路である。第３の発明は、入力信
号を受ける入力差動対、入力信号に応じて充電または放
電されるコンデンサ、コンデンサに接続される増幅回
路、および増幅回路の入力電流を補償する補償回路を備
える、充放電回路である。
【０００９】
【作用】入力信号が第１のトランジスタのベースに与え
られ、第２のトランジスタのベースに、コンデンサの電
荷が帰還され、第１および第２のトランジスタのベース
電位が等しくなるまでコンデンサから電荷が供給され
る。したがって、コンデンサが正確に入力信号を反映す
る。また、コンデンサの電位レベルは、安定した第２の
トランジスタのベース電位（＝第１のトランジスタのベ
ース電位）を基準にして計算によって求めることができ
る。
られ、第２のトランジスタのベースに、コンデンサの電
荷が帰還され、第１および第２のトランジスタのベース
電位が等しくなるまでコンデンサから電荷が供給され
る。したがって、コンデンサが正確に入力信号を反映す
る。また、コンデンサの電位レベルは、安定した第２の
トランジスタのベース電位（＝第１のトランジスタのベ
ース電位）を基準にして計算によって求めることができ
る。
【００１０】
【発明の効果】この発明によれば、コンデンサが正確な
入力信号レベルを保持できるとともに、コンデンサの電
位レベルを計算によって予め知ることができるので、動
作を安定にすることができる。この発明の上述の目的，
その他の目的，特徴および利点は、図面を参照して行う
以下の実施例の詳細な説明から一層明らかとなろう。
入力信号レベルを保持できるとともに、コンデンサの電
位レベルを計算によって予め知ることができるので、動
作を安定にすることができる。この発明の上述の目的，
その他の目的，特徴および利点は、図面を参照して行う
以下の実施例の詳細な説明から一層明らかとなろう。
【００１１】
【実施例】図１を参照して、この実施例の充放電回路１
０では、端子１２からトランジスタＴｒ２１のベースに
たとえばサンプリングパルスが与えられると、トランジ
スタＴｒ２１とＴｒ２２とがオンすると同時に、トラン
ジスタＴｒ２１と電流ミラー回路１４を構成するトラン
ジスタＴｒ２３がオンする。すると、トランジスタＴｒ
２４とＴｒ２５とから構成される入力差動対１６が能動
化される。サンプリングパルス期間中の入力信号が入力
端子１８からトランジスタＴｒ２４のベースに与えられ
ると、トランジスタＴｒ２４がオンし、そのコレクタか
ら、トランジスタＴｒ２６，Ｔｒ２７およびＴｒ２８で
構成されるベース電流ミラー回路２０を介して、入力信
号がコンデンサＣ２を充電する。
０では、端子１２からトランジスタＴｒ２１のベースに
たとえばサンプリングパルスが与えられると、トランジ
スタＴｒ２１とＴｒ２２とがオンすると同時に、トラン
ジスタＴｒ２１と電流ミラー回路１４を構成するトラン
ジスタＴｒ２３がオンする。すると、トランジスタＴｒ
２４とＴｒ２５とから構成される入力差動対１６が能動
化される。サンプリングパルス期間中の入力信号が入力
端子１８からトランジスタＴｒ２４のベースに与えられ
ると、トランジスタＴｒ２４がオンし、そのコレクタか
ら、トランジスタＴｒ２６，Ｔｒ２７およびＴｒ２８で
構成されるベース電流ミラー回路２０を介して、入力信
号がコンデンサＣ２を充電する。
【００１２】一方、トランジスタＴｒ２１およびＴｒ２
２を介して、サンプリングパルス期間中にコンデンサＣ
２が放電される。コンデンサＣ２の電荷は、トランジス
タＴｒ２９およびＴｒ３０で構成される２重ダーリント
ン回路２２およびトランジスタＴｒ３１を介してトラン
ジスタＴｒ２５のベースに供給される。すなわち、コン
デンサＣ２の電荷が、トランジスタＴｒ２５のベースに
帰還される。
２を介して、サンプリングパルス期間中にコンデンサＣ
２が放電される。コンデンサＣ２の電荷は、トランジス
タＴｒ２９およびＴｒ３０で構成される２重ダーリント
ン回路２２およびトランジスタＴｒ３１を介してトラン
ジスタＴｒ２５のベースに供給される。すなわち、コン
デンサＣ２の電荷が、トランジスタＴｒ２５のベースに
帰還される。
【００１３】その結果、トランジスタＴｒ２４のベース
電位と同レベルになるまで、トランジスタＴｒ２５のベ
ース電位が上昇する。トランジスタＴｒ２５の安定した
ベース電位から、トランジスタＴｒ３１，Ｔｒ３０，Ｔ
ｒ２９およびＴｒ２８で生じた電圧降下を計算すれば、
コンデンサＣ２の電位レベルを計算によって求めること
ができる。すなわち、コンデンサＣ２の電位レベルが不
定になるという従来技術の問題点が解決される。
電位と同レベルになるまで、トランジスタＴｒ２５のベ
ース電位が上昇する。トランジスタＴｒ２５の安定した
ベース電位から、トランジスタＴｒ３１，Ｔｒ３０，Ｔ
ｒ２９およびＴｒ２８で生じた電圧降下を計算すれば、
コンデンサＣ２の電位レベルを計算によって求めること
ができる。すなわち、コンデンサＣ２の電位レベルが不
定になるという従来技術の問題点が解決される。
【００１４】トランジスタＴｒ２５のベースは、トラン
ジスタＴｒ２４のベースと同電位になるまで制御される
ので、トランジスタＴｒ２５のベースから出力を取り出
せばサンプリング期間中の入力信号レベルをそのまま取
り出すことができる。また、トランジスタＴｒ２９およ
びＴｒ３０で２重ダーリントン回路２２を構成し、この
２重ダーリントン回路２２によって従来の３重ダーリン
トン回路と同等の機能を果たすことができる。すなわ
ち、トランジスタＴｒ２９のコレクタ電流が、トランジ
スタＴｒ２６のエミッタに供給され、トランジスタＴｒ
２９のコレクタ電流をＩC29 とすると、トランジスタＴ
ｒ２６のベースにはＩC29 ／βnの電流が与えられる。
その電流がトランジスタＴｒ２７でβn 倍され、トラン
ジスタＴｒ２８でさらに１／βn 倍される。したがっ
て、トランジスタＴｒ２９のベースには、ＩC29 ／βn
の電流が供給される。すなわち、トランジスタＴｒ２９
のベース電流が、トランジスタＴｒ２８のベース電流に
よって補償されることになり、コンデンサＣ２からトラ
ンジスタＴｒ２９のベースに電荷を供給する必要がなく
なる。すなわち、コンデンサＣ２の電荷のトランジスタ
Ｔｒ２９への漏れがなくなり、従来のピーク検波に起因
する問題はほとんど生じない。したがって、正確なレベ
ルを保持することができる。
ジスタＴｒ２４のベースと同電位になるまで制御される
ので、トランジスタＴｒ２５のベースから出力を取り出
せばサンプリング期間中の入力信号レベルをそのまま取
り出すことができる。また、トランジスタＴｒ２９およ
びＴｒ３０で２重ダーリントン回路２２を構成し、この
２重ダーリントン回路２２によって従来の３重ダーリン
トン回路と同等の機能を果たすことができる。すなわ
ち、トランジスタＴｒ２９のコレクタ電流が、トランジ
スタＴｒ２６のエミッタに供給され、トランジスタＴｒ
２９のコレクタ電流をＩC29 とすると、トランジスタＴ
ｒ２６のベースにはＩC29 ／βnの電流が与えられる。
その電流がトランジスタＴｒ２７でβn 倍され、トラン
ジスタＴｒ２８でさらに１／βn 倍される。したがっ
て、トランジスタＴｒ２９のベースには、ＩC29 ／βn
の電流が供給される。すなわち、トランジスタＴｒ２９
のベース電流が、トランジスタＴｒ２８のベース電流に
よって補償されることになり、コンデンサＣ２からトラ
ンジスタＴｒ２９のベースに電荷を供給する必要がなく
なる。すなわち、コンデンサＣ２の電荷のトランジスタ
Ｔｒ２９への漏れがなくなり、従来のピーク検波に起因
する問題はほとんど生じない。したがって、正確なレベ
ルを保持することができる。
【００１５】ただし、トランジスタＴｒ２９およびＴｒ
３０の２重ダーリントン回路２２は、従来の３重ダーリ
ントン回路と同じように高入力インピーダンス回路とし
て動作し、場合によってはトランジスタＴｒ２９のみで
構成されてもよい。さらに、２重ダーリントン回路２２
に代えて、インバーテッドダーリントン回路を用いても
よい。
３０の２重ダーリントン回路２２は、従来の３重ダーリ
ントン回路と同じように高入力インピーダンス回路とし
て動作し、場合によってはトランジスタＴｒ２９のみで
構成されてもよい。さらに、２重ダーリントン回路２２
に代えて、インバーテッドダーリントン回路を用いても
よい。
【００１６】なお、この充放電回路１０においてはＲ２
≒２Ｒ１に設定されているものとする。図２に示す他の
実施例の充放電回路１０は、図１に示す充放電回路１０
におけるコンデンサＣ２の放電経路すなわちトランジス
タＴｒ２２およびＴｒ２１に相当するものが、入力差動
対１６の一方のトランジスタＴｒ２５に置き換えられ、
合理化を図ったものである。コンデンサＣ２の電荷はト
ランジスタＴｒ２５を通して放電される。コンデンサＣ
２の充電動作については図１と同様である。また、トラ
ンジスタＴｒ３２のコレクタ電流をＩC32 とすると、ト
ランジスタＴｒ２６，Ｔｒ２７およびＴｒ２８を経て、
トランジスタＴｒ３２のベースにＩC32 ／βn の電流が
供給される。このとき、トランジスタＴｒ３２およびＴ
ｒ３３は３重ダーリントン回路と同様に機能する。
≒２Ｒ１に設定されているものとする。図２に示す他の
実施例の充放電回路１０は、図１に示す充放電回路１０
におけるコンデンサＣ２の放電経路すなわちトランジス
タＴｒ２２およびＴｒ２１に相当するものが、入力差動
対１６の一方のトランジスタＴｒ２５に置き換えられ、
合理化を図ったものである。コンデンサＣ２の電荷はト
ランジスタＴｒ２５を通して放電される。コンデンサＣ
２の充電動作については図１と同様である。また、トラ
ンジスタＴｒ３２のコレクタ電流をＩC32 とすると、ト
ランジスタＴｒ２６，Ｔｒ２７およびＴｒ２８を経て、
トランジスタＴｒ３２のベースにＩC32 ／βn の電流が
供給される。このとき、トランジスタＴｒ３２およびＴ
ｒ３３は３重ダーリントン回路と同様に機能する。
【００１７】図２に示す充放電回路１０では、入力信号
のレベルが、トランジスタＴｒ３２およびトランジスタ
Ｔｒ３３で降下されて出力端子２４に出力されるという
点で注意を要するが、コンデンサＣ２の電位レベルは図
１と同様正確に入力信号レベルを反映したものとなる。
また、図３に示す充放電回路１０では、トランジスタＴ
ｒ２４に入力信号が与えられかつコンデンサＣ２が接地
されていた図１に示す充放電回路１０と異なり、トラン
ジスタＴｒ２４を直流電源ＤＣ１で固定しかつコンデン
サＣ２をフローティング状態として、入力端子１８から
入力信号を与えるようにしている。この入力信号は、コ
ンデンサＣ２を介してトランジスタＴｒ２８，Ｔｒ２
９，Ｔｒ３０およびＴｒ３１を経て、トランジスタＴｒ
２５のベースに与えられる。このようにコンデンサＣ２
によってコンデンサ結合型回路として機能できるので、
ＩＣの設計上容易になる。図３に示す充放電回路１０の
動作は、図１に示す充放電回路１０と同様であり、ここ
では重複する説明は省略する。図３の充放電回路１０に
よって、サンプリング期間中、その電位レベルが直流電
源ＤＣ１の電位レベルに固定された入力信号が、出力端
子２４からそのまま出力される。
のレベルが、トランジスタＴｒ３２およびトランジスタ
Ｔｒ３３で降下されて出力端子２４に出力されるという
点で注意を要するが、コンデンサＣ２の電位レベルは図
１と同様正確に入力信号レベルを反映したものとなる。
また、図３に示す充放電回路１０では、トランジスタＴ
ｒ２４に入力信号が与えられかつコンデンサＣ２が接地
されていた図１に示す充放電回路１０と異なり、トラン
ジスタＴｒ２４を直流電源ＤＣ１で固定しかつコンデン
サＣ２をフローティング状態として、入力端子１８から
入力信号を与えるようにしている。この入力信号は、コ
ンデンサＣ２を介してトランジスタＴｒ２８，Ｔｒ２
９，Ｔｒ３０およびＴｒ３１を経て、トランジスタＴｒ
２５のベースに与えられる。このようにコンデンサＣ２
によってコンデンサ結合型回路として機能できるので、
ＩＣの設計上容易になる。図３に示す充放電回路１０の
動作は、図１に示す充放電回路１０と同様であり、ここ
では重複する説明は省略する。図３の充放電回路１０に
よって、サンプリング期間中、その電位レベルが直流電
源ＤＣ１の電位レベルに固定された入力信号が、出力端
子２４からそのまま出力される。
【００１８】図４に示す他の実施例の充放電回路１０
は、図３に示す充放電回路１０におけるコンデンサＣ２
の放電経路をトランジスタＴｒ２５で構成するものであ
り、また、トランジスタＴｒ２４を直流電源ＤＣ１で固
定する点を除き、図２に示す充放電回路とほぼ同様に構
成される。また、図５に示す充放電回路１０は、図３に
示す充放電回路１０を直流再生回路として利用したもの
である。したがって、出力端子２４には、入力信号をビ
デオ信号としたとき、それに含まれる同期信号の前端ま
たは直流電源ＤＣ１に固定されたビデオ信号が出力され
る。
は、図３に示す充放電回路１０におけるコンデンサＣ２
の放電経路をトランジスタＴｒ２５で構成するものであ
り、また、トランジスタＴｒ２４を直流電源ＤＣ１で固
定する点を除き、図２に示す充放電回路とほぼ同様に構
成される。また、図５に示す充放電回路１０は、図３に
示す充放電回路１０を直流再生回路として利用したもの
である。したがって、出力端子２４には、入力信号をビ
デオ信号としたとき、それに含まれる同期信号の前端ま
たは直流電源ＤＣ１に固定されたビデオ信号が出力され
る。
【００１９】図６に示す他の実施例の充放電回路１０
は、図３に示す充放電回路１０とほぼ同様に構成され、
入力ビデオ信号のピーク値を取り出すピーク検波回路な
どに利用することができる。図７に示す他の実施例の充
放電回路１０は、図５に示す充放電回路１０の変形であ
り、同期分離回路として利用することができる。すなわ
ち、入力ビデオ信号の電位レベルが同期信号レベルより
大きいときには、トランジスタＴｒ２５が完全導通し、
トランジスタＴｒ２３の電流によって抵抗Ｒ３で電圧降
下を生じる。また、入力ビデオ信号の電位レベルが同期
信号レベルのときには、トランジスタＴｒ２３のコレク
タ電流が上述の場合の略１／２となり、抵抗Ｒ３ではそ
れによる電圧降下を生じ、同期分離される。
は、図３に示す充放電回路１０とほぼ同様に構成され、
入力ビデオ信号のピーク値を取り出すピーク検波回路な
どに利用することができる。図７に示す他の実施例の充
放電回路１０は、図５に示す充放電回路１０の変形であ
り、同期分離回路として利用することができる。すなわ
ち、入力ビデオ信号の電位レベルが同期信号レベルより
大きいときには、トランジスタＴｒ２５が完全導通し、
トランジスタＴｒ２３の電流によって抵抗Ｒ３で電圧降
下を生じる。また、入力ビデオ信号の電位レベルが同期
信号レベルのときには、トランジスタＴｒ２３のコレク
タ電流が上述の場合の略１／２となり、抵抗Ｒ３ではそ
れによる電圧降下を生じ、同期分離される。
【００２０】図３〜図７の充放電回路１０はＣ結合回路
であり、図１および図２に示す充放電回路１０などの直
接結合型回路に比べてＩＣの設計が容易になる。また、
図４および図５の充放電回路１０は、サンプリングパル
スが供給できないようなたとえばＶＴＲの再生系回路な
どに利用することができる。上述のすべての実施例にお
いて、トランジスタの型式をそのまま逆にすると、先の
説明における充電が放電となり、放電が充電となるだけ
で、全く同様に動作することが理解されよう。
であり、図１および図２に示す充放電回路１０などの直
接結合型回路に比べてＩＣの設計が容易になる。また、
図４および図５の充放電回路１０は、サンプリングパル
スが供給できないようなたとえばＶＴＲの再生系回路な
どに利用することができる。上述のすべての実施例にお
いて、トランジスタの型式をそのまま逆にすると、先の
説明における充電が放電となり、放電が充電となるだけ
で、全く同様に動作することが理解されよう。
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の他の実施例を示す回路図である。
【図３】この発明の他の実施例を示す回路図である。
【図４】この発明の他の実施例を示す回路図である。
【図５】この発明の他の実施例を示す回路図である。
【図６】この発明の他の実施例を示す回路図である。
【図７】この発明の他の実施例を示す回路図である。
【図８】従来技術を示す回路図である。
１０ …充放電回路 １４ …電流ミラー回路 １６ …入力差動対 ２０ …ベース電流ミラー回路 ２２ …２重ダーリントン回路 Ｃ２ …コンデンサ Ｔｒ１〜Ｔｒ３３ …トランジスタ
Claims (3)
- 【請求項１】第１のトランジスタと第２のトランジスタ
とを含み前記第１のトランジスタのベースが入力信号を
受ける入力差動対、 前記入力信号に応じて充電または放電されるコンデン
サ、および前記コンデンサの充電または放電電圧を前記
第２のトランジスタのベースに負帰還する高入力インピ
ーダンスバッファを備える、充放電回路。 - 【請求項２】第１のトランジスタと第２のトランジスタ
とを含み前記第１のトランジスタのベースが入力信号を
受ける入力差動対、および前記入力信号に応じて充電ま
たは放電されるコンデンサを備え、 前記第２のトランジスタを前記コンデンサの充電または
放電経路として用いるようにした、充放電回路。 - 【請求項３】入力信号を受ける入力差動対、 前記入力信号に応じて充電または放電されるコンデン
サ、 前記コンデンサに接続される増幅回路、および前記増幅
回路の入力電流を補償する補償回路を備える、充放電回
路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4043860A JP2840497B2 (ja) | 1992-02-28 | 1992-02-28 | 充放電回路 |
| US08/003,385 US5351091A (en) | 1992-01-14 | 1993-01-12 | Burst phase correcting circuit |
| KR1019930000355A KR100265152B1 (ko) | 1992-01-14 | 1993-01-13 | 버스트 위상 보정 회로 |
| DE69312098T DE69312098T2 (de) | 1992-01-14 | 1993-01-14 | Schaltung zum Korrigieren der Phase eines Farbträgersignals |
| EP93100481A EP0551901B1 (en) | 1992-01-14 | 1993-01-14 | Circuit for correcting the phase of a chrominance signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4043860A JP2840497B2 (ja) | 1992-02-28 | 1992-02-28 | 充放電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05242271A true JPH05242271A (ja) | 1993-09-21 |
| JP2840497B2 JP2840497B2 (ja) | 1998-12-24 |
Family
ID=12675456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4043860A Expired - Fee Related JP2840497B2 (ja) | 1992-01-14 | 1992-02-28 | 充放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840497B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677732B1 (en) | 2001-07-11 | 2004-01-13 | Sharp Kabushiki Kaisha | Charge and/or discharge circuit, and carrier detector circuit using same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015898A (ja) * | 1983-07-07 | 1985-01-26 | Toshiba Corp | サンプル・ホ−ルド回路 |
| JPS6095796A (ja) * | 1983-10-28 | 1985-05-29 | Hitachi Ltd | サンプル・ホ−ルド回路 |
| JPS60160099A (ja) * | 1984-01-30 | 1985-08-21 | Toshiba Corp | ホ−ルド電圧補償回路 |
-
1992
- 1992-02-28 JP JP4043860A patent/JP2840497B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015898A (ja) * | 1983-07-07 | 1985-01-26 | Toshiba Corp | サンプル・ホ−ルド回路 |
| JPS6095796A (ja) * | 1983-10-28 | 1985-05-29 | Hitachi Ltd | サンプル・ホ−ルド回路 |
| JPS60160099A (ja) * | 1984-01-30 | 1985-08-21 | Toshiba Corp | ホ−ルド電圧補償回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677732B1 (en) | 2001-07-11 | 2004-01-13 | Sharp Kabushiki Kaisha | Charge and/or discharge circuit, and carrier detector circuit using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2840497B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| JP2697412B2 (ja) | ダイナミックｒａｍ | |
| KR920001538A (ko) | 집적회로 | |
| JPS5938670B2 (ja) | 差信号増巾回路 | |
| JPH05242271A (ja) | 充放電回路 | |
| US6901019B2 (en) | Sense amplifier with adaptive reference generation | |
| KR870004447A (ko) | 메모리셀의 판별전압을 보상하는 회로를 갖춘 반도체 메모리장치 | |
| JP2915928B2 (ja) | ピーク検出器 | |
| JP3131378B2 (ja) | 映像信号クランプ回路 | |
| JPS60115095A (ja) | メモリ装置 | |
| JPS618677A (ja) | 電圧差検出器 | |
| JPH11234061A (ja) | 基準電圧発生回路 | |
| KR0128520B1 (ko) | 동기신호 분배기를 이용한 키드 클램프회로 | |
| JPH0146952B2 (ja) | ||
| JPH10171404A (ja) | 電源回路 | |
| JP2707667B2 (ja) | 比較回路 | |
| JP3213485B2 (ja) | 電流増幅率補償回路および充放電回路 | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPS6133294B2 (ja) | ||
| JPH0441660Y2 (ja) | ||
| JPH0568154B2 (ja) | ||
| JP2738431B2 (ja) | ホールド装置 | |
| JP2006042057A (ja) | ショック音抑制回路 | |
| JP2643659B2 (ja) | 降圧回路 | |
| JPH08168017A (ja) | 垂直同期信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |