JPH0524539B2 - - Google Patents
Info
- Publication number
- JPH0524539B2 JPH0524539B2 JP1300973A JP30097389A JPH0524539B2 JP H0524539 B2 JPH0524539 B2 JP H0524539B2 JP 1300973 A JP1300973 A JP 1300973A JP 30097389 A JP30097389 A JP 30097389A JP H0524539 B2 JPH0524539 B2 JP H0524539B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- virtual
- space
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明はシステム制御プログラムの分野に関す
る。本発明は、さらに詳しくは、外部装置上のデ
ータ・セツト上、または他の仮想アドレス空間
中、またはデータ空間中に存在するデータを、仮
想アドレス空間からマツプ及びビユーする方法に
関する。
る。本発明は、さらに詳しくは、外部装置上のデ
ータ・セツト上、または他の仮想アドレス空間
中、またはデータ空間中に存在するデータを、仮
想アドレス空間からマツプ及びビユーする方法に
関する。
Ｂ 従来の技術
データのマツピングは周知のプログラミング技
術である。最も簡単な用法では、これは、異なつ
た記憶域の論理オーバーレーとして使用されるテ
ンプレートまたはマツピング・マクロを設けて、
マツピング域の始め、及びマツプされた記憶域内
の変位を指示するテンプレート内のフイールド名
を指示することにより、マツプされた記憶域内の
データが参照できるようにすることからなる。
術である。最も簡単な用法では、これは、異なつ
た記憶域の論理オーバーレーとして使用されるテ
ンプレートまたはマツピング・マクロを設けて、
マツピング域の始め、及びマツプされた記憶域内
の変位を指示するテンプレート内のフイールド名
を指示することにより、マツプされた記憶域内の
データが参照できるようにすることからなる。
あるアドレス範囲内の所与の仮想記憶アドレス
が特定の実記憶アドレスに「マツプ」される時、
異なる種類のデータ・マツピングが実現される。
最初に述べた形のマツピングは、単に、特定の記
憶域が便宜上「命名」できるようにするのに対
し、このマツピングは、２つの異なつたアドレス
の間、この場合は仮想アドレスと実アドレスを関
連させる。この形のマツピングは、従来は仮想記
憶システムで使用されていた。その場合、例えば
「ページ・テーブル」が、マツピングを定義する、
すなわち仮想記憶アドレス及び関連する実記憶ア
ドレスを保持するために使用される（例えば、
「IBMエンタープライズ・システム・アーキテク
チヤ／370」（IBM Enterprise Systems
Architecture／370）資料番号SA22−7200を参
照）。
が特定の実記憶アドレスに「マツプ」される時、
異なる種類のデータ・マツピングが実現される。
最初に述べた形のマツピングは、単に、特定の記
憶域が便宜上「命名」できるようにするのに対
し、このマツピングは、２つの異なつたアドレス
の間、この場合は仮想アドレスと実アドレスを関
連させる。この形のマツピングは、従来は仮想記
憶システムで使用されていた。その場合、例えば
「ページ・テーブル」が、マツピングを定義する、
すなわち仮想記憶アドレス及び関連する実記憶ア
ドレスを保持するために使用される（例えば、
「IBMエンタープライズ・システム・アーキテク
チヤ／370」（IBM Enterprise Systems
Architecture／370）資料番号SA22−7200を参
照）。
最後に述べたものに類似しているが、別の形の
マツピングでは、仮想記憶アドレスが、参照側プ
ログラムによる明示のREAD操作を必要とせず、
ページング・サブシステムによつて実施されるマ
ツプされた仮想記憶域をプログラムが参照する時
に必要な入出力が可能となる形で、DASDなどあ
る形の外部記憶装置上に存在するデータ・セツト
へのオフセツトにマツプされる。このようなシス
テムは、例えば本出願人に譲渡されたデユヴアル
（Duvall）他の米国特許第4742447号に開示され
ており、またMVS／XAの「データ・イン・バ
ーチヤル（Data In Virtual）」機構にも存在す
る（例えば、「MVS／拡張アーキテクチヤ・スー
パーバイサ、サービス及びマクロ命令（MVS／
Extended Architecture Supervisor Services
and Macro Instrutions）」資料番号GC28−
1154）、「データ・イン・バーチヤル入門（An
Introduction to Data−in−Virtual）」資料番号
GG66−0259、「MVS拡張アーキテキチヤ・シス
テム論理ライブラリ：データ・イン・バーチヤル
（MVS Extended Architecture System Longic
Library：Data−in−Virtual）」資料番号LY28
−1655参照されたい）。
マツピングでは、仮想記憶アドレスが、参照側プ
ログラムによる明示のREAD操作を必要とせず、
ページング・サブシステムによつて実施されるマ
ツプされた仮想記憶域をプログラムが参照する時
に必要な入出力が可能となる形で、DASDなどあ
る形の外部記憶装置上に存在するデータ・セツト
へのオフセツトにマツプされる。このようなシス
テムは、例えば本出願人に譲渡されたデユヴアル
（Duvall）他の米国特許第4742447号に開示され
ており、またMVS／XAの「データ・イン・バ
ーチヤル（Data In Virtual）」機構にも存在す
る（例えば、「MVS／拡張アーキテクチヤ・スー
パーバイサ、サービス及びマクロ命令（MVS／
Extended Architecture Supervisor Services
and Macro Instrutions）」資料番号GC28−
1154）、「データ・イン・バーチヤル入門（An
Introduction to Data−in−Virtual）」資料番号
GG66−0259、「MVS拡張アーキテキチヤ・シス
テム論理ライブラリ：データ・イン・バーチヤル
（MVS Extended Architecture System Longic
Library：Data−in−Virtual）」資料番号LY28
−1655参照されたい）。
Ｃ 発明が解決しようとする課題
本発明の一目的は、アドレス空間とデータ空間
の間の仮想アドレス範囲をマツプするシステムと
方法を提供し、さらに第１範囲を第２範囲にマツ
プし、第２範囲を第３範囲にマツプし、以下同様
にマツプすることができる、拡張可能なマツピン
グを作ることである。
の間の仮想アドレス範囲をマツプするシステムと
方法を提供し、さらに第１範囲を第２範囲にマツ
プし、第２範囲を第３範囲にマツプし、以下同様
にマツプすることができる、拡張可能なマツピン
グを作ることである。
本発明の他の目的は、線形データ・セツト
（LDS）に対する一時的変更をアドレス空間から
ビユーし行なうためのシステムと方法を提供する
ことである。
（LDS）に対する一時的変更をアドレス空間から
ビユーし行なうためのシステムと方法を提供する
ことである。
本発明の他の目的は、“AR”（アクセス・レジ
スタ）モードでの実行を必要とせずに、MVS／
ESAアプリケーシヨンが別のアドレス／データ
空間内のデータを参照し変更できるようにするこ
とである。
スタ）モードでの実行を必要とせずに、MVS／
ESAアプリケーシヨンが別のアドレス／データ
空間内のデータを参照し変更できるようにするこ
とである。
本発明の他の目的は、アプリケーシヨンによる
LDSの変更を、変更されたデータの量が単一の
アドレス／データ空間の限界を超えたとしても、
LDSへの変更をコミツトすることなく、アプリ
ケーシヨンのアドレス空間外に一時的に保管でき
るようにすることである。
LDSの変更を、変更されたデータの量が単一の
アドレス／データ空間の限界を超えたとしても、
LDSへの変更をコミツトすることなく、アプリ
ケーシヨンのアドレス空間外に一時的に保管でき
るようにすることである。
Ｄ 課題を解決するための手段
本発明によれば、第１アドレス空間内の仮想ア
ドレス範囲を第２のアドレス空間またはデータ空
間内のアドレス範囲と関連づけて、第１アドレス
空間中の範囲内のアドレスへの参照が、第２アド
レス空間中の範囲内の対応するアドレスへの参照
として解釈できるようにする、マツピング技術が
提供される。さらにこの技術は、第２空間を第３
空間にマツプし、以下同様にマツプして、この連
鎖内の第１空間中のアドレスへのいかなる参照
も、この連鎖内の最終空間中の対応するアドレス
への参照として解釈できるように、拡張すること
ができる。
ドレス範囲を第２のアドレス空間またはデータ空
間内のアドレス範囲と関連づけて、第１アドレス
空間中の範囲内のアドレスへの参照が、第２アド
レス空間中の範囲内の対応するアドレスへの参照
として解釈できるようにする、マツピング技術が
提供される。さらにこの技術は、第２空間を第３
空間にマツプし、以下同様にマツプして、この連
鎖内の第１空間中のアドレスへのいかなる参照
も、この連鎖内の最終空間中の対応するアドレス
への参照として解釈できるように、拡張すること
ができる。
このマツピング技術を用いると、外部媒体上の
データ・セツトの１部を「ビユーする（view）」
ようにという、アドレス空間中のプログラムから
の要求に応答して、局所アドレス空間中の仮想ア
ドレス範囲が非主記憶データ空間（NMDS）中
のアドレス範囲にマツプされ、次にこの範囲がデ
ータ・セツトの「ビユーしようとする」部分にマ
ツプされる。次に、ビユーしようとする範囲内の
データは、単に局所アドレス空間内のページ・フ
オールトを引き起こす対応する仮想位置を参照す
るだけでビユーすることができ、ページング制御
ブロツクはそれをHNMDSのページ制御ブロツ
クに分解（resolve）し、その結果データ・セツ
トからデータが持ち込まれる。データ・セツトの
別の部分をビユーしたい時は、ビユーはシフトさ
れて、再マツピングを生じさせ、前のビユーから
のデータは、非主記憶データ空間のマツプされた
部分に一時的に保管することができる。最後に、
データ・セツトからのデータの処理がプログラム
によつてすべて完了した後、プログラムは、一時
的変更を永久的なものにするように指示すること
がある。この場合には、非主記憶データ空間から
の変更されたデータが、外部媒体の元のデータ・
セツトにコピーされて、元の内容を更新する。
データ・セツトの１部を「ビユーする（view）」
ようにという、アドレス空間中のプログラムから
の要求に応答して、局所アドレス空間中の仮想ア
ドレス範囲が非主記憶データ空間（NMDS）中
のアドレス範囲にマツプされ、次にこの範囲がデ
ータ・セツトの「ビユーしようとする」部分にマ
ツプされる。次に、ビユーしようとする範囲内の
データは、単に局所アドレス空間内のページ・フ
オールトを引き起こす対応する仮想位置を参照す
るだけでビユーすることができ、ページング制御
ブロツクはそれをHNMDSのページ制御ブロツ
クに分解（resolve）し、その結果データ・セツ
トからデータが持ち込まれる。データ・セツトの
別の部分をビユーしたい時は、ビユーはシフトさ
れて、再マツピングを生じさせ、前のビユーから
のデータは、非主記憶データ空間のマツプされた
部分に一時的に保管することができる。最後に、
データ・セツトからのデータの処理がプログラム
によつてすべて完了した後、プログラムは、一時
的変更を永久的なものにするように指示すること
がある。この場合には、非主記憶データ空間から
の変更されたデータが、外部媒体の元のデータ・
セツトにコピーされて、元の内容を更新する。
Ｅ 実施例
第１図は、アドレス空間Ａ１０内で実行される
アプリケーシヨンが、本発明を用いて、DASD装
置１１上の線形データ・セツト（LDS）Ｄ１３
内のデータをビユー及び操作するという、好まし
い実施例の概略図である。非主記憶データ空間
（NMDS）Ｈ１２は、変更されたデータの一時的
貯蔵場所として使用される。NMDSの特徴はK.
ラブサム（Rubsam）他の特許出願で扱われてい
る。
アプリケーシヨンが、本発明を用いて、DASD装
置１１上の線形データ・セツト（LDS）Ｄ１３
内のデータをビユー及び操作するという、好まし
い実施例の概略図である。非主記憶データ空間
（NMDS）Ｈ１２は、変更されたデータの一時的
貯蔵場所として使用される。NMDSの特徴はK.
ラブサム（Rubsam）他の特許出願で扱われてい
る。
LDS１３を含むDASD上のデータ・ページは、
マツプ制御ブロツク１（１４Ａ）と、DASDをア
ドレス空間にマツプするための従来技術で周知の
マツピング技術を使用して、NMDS１２内の仮
想範囲１４にマツプされる。（上記の米国特許第
4742447号に所載のMVS DIV技術に類似してい
る）。次にこの範囲１４のサブセツト１５は、マ
ツプ制御ブロツクＭ２（１５Ａ）と後でより詳し
く説明する新しいマツピング技術を用いて、アド
レス空間内の仮想範囲１６にマツプされ、その際
に、マツプされた範囲１６中のあるページにペー
ジ・フオールトがあつても、従来技術のDIVマツ
ピングにおけるような外部DASD装置への入出力
は行なわれず、他の仮想空間（ここではNMDS）
内の仮想アドレスが識別される。この例では、ビ
ユーして変更しようとするデータが、一時的にア
クセスされ（データ流れ１８または１９Ａ）、
NMDS範囲１５中に保管される（データ流れ１
９Ａ）。続いて、アドレス空間範囲１６がマツプ
制御ブロツクＭ３（１７Ａ）を介してNMDS内
の範囲１７に再マツプされ、アプリケーシヨンが
範囲１７内の変更されたデータをビユーし（デー
タ流れ１８及び１９Ａ）、一時的に保管する（デ
ータ流れ１９Ａ）ことができるようになる。デー
タがNMDS内に保管されるとき、次のマツピン
グによつて、データは、データ流れ１８を介して
DASDからではなく、データ流れ１９Ａを介して
検索されるようになることに留意されたい。
LDS上の全ての動作が完了した後、アプリケー
シヨンは全ての変更されたデータをLDS上に永
久的に保管することができる（データ流れ１９
Ｂ）。
マツプ制御ブロツク１（１４Ａ）と、DASDをア
ドレス空間にマツプするための従来技術で周知の
マツピング技術を使用して、NMDS１２内の仮
想範囲１４にマツプされる。（上記の米国特許第
4742447号に所載のMVS DIV技術に類似してい
る）。次にこの範囲１４のサブセツト１５は、マ
ツプ制御ブロツクＭ２（１５Ａ）と後でより詳し
く説明する新しいマツピング技術を用いて、アド
レス空間内の仮想範囲１６にマツプされ、その際
に、マツプされた範囲１６中のあるページにペー
ジ・フオールトがあつても、従来技術のDIVマツ
ピングにおけるような外部DASD装置への入出力
は行なわれず、他の仮想空間（ここではNMDS）
内の仮想アドレスが識別される。この例では、ビ
ユーして変更しようとするデータが、一時的にア
クセスされ（データ流れ１８または１９Ａ）、
NMDS範囲１５中に保管される（データ流れ１
９Ａ）。続いて、アドレス空間範囲１６がマツプ
制御ブロツクＭ３（１７Ａ）を介してNMDS内
の範囲１７に再マツプされ、アプリケーシヨンが
範囲１７内の変更されたデータをビユーし（デー
タ流れ１８及び１９Ａ）、一時的に保管する（デ
ータ流れ１９Ａ）ことができるようになる。デー
タがNMDS内に保管されるとき、次のマツピン
グによつて、データは、データ流れ１８を介して
DASDからではなく、データ流れ１９Ａを介して
検索されるようになることに留意されたい。
LDS上の全ての動作が完了した後、アプリケー
シヨンは全ての変更されたデータをLDS上に永
久的に保管することができる（データ流れ１９
Ｂ）。
第２図に、この実施例に含まれるステツプをよ
り詳しく示す。斜線で陰影をつけたステツプは、
アドレス空間Ａ（第１図の１０）で実行するアプ
リケーシヨンがとる処置であり、陰影をつけてな
いステツプはオペイレーテイング・システムによ
つて実行される。
り詳しく示す。斜線で陰影をつけたステツプは、
アドレス空間Ａ（第１図の１０）で実行するアプ
リケーシヨンがとる処置であり、陰影をつけてな
いステツプはオペイレーテイング・システムによ
つて実行される。
まず、アプリケーシヨンは、２０１で作用する
対象となるLDSを識別する。その際に、アプリ
ケーシヨンはDDNAMEまたはデータ・セツト
名、及びアクセスの形式（READまたは
UPDATE）を指定する。この形式を使つて、オ
ペレーテイング・システムはDASDからの識別情
報（サイズ、DASD上の位置）を抽出でき、この
抽出データとLDSの用法を表示するタスク本位
（task oriented）の制御ブロツクOBJ１（第５Ａ
図の５０１）、及び要求を示すサービス・ブロツ
ク５０７を構成できる（202）。OBJ１はサービ
ス・ブロツクにアンカー（anchor）される。次
いでLSDはREADまたはUPDATEのために通常
の形でオープンされる（203）。
対象となるLDSを識別する。その際に、アプリ
ケーシヨンはDDNAMEまたはデータ・セツト
名、及びアクセスの形式（READまたは
UPDATE）を指定する。この形式を使つて、オ
ペレーテイング・システムはDASDからの識別情
報（サイズ、DASD上の位置）を抽出でき、この
抽出データとLDSの用法を表示するタスク本位
（task oriented）の制御ブロツクOBJ１（第５Ａ
図の５０１）、及び要求を示すサービス・ブロツ
ク５０７を構成できる（202）。OBJ１はサービ
ス・ブロツクにアンカー（anchor）される。次
いでLSDはREADまたはUPDATEのために通常
の形でオープンされる（203）。
次に、システムはNMDS５２７を作成し
（204）、セグメント・テーブル（第５Ａ図の５０
２）及びページ・テーブル（５０３Ａ〜５０３
Ｎ）を従来通りに作成する。後でオペレーテイン
グ・システムがNMDSを参照できるように識別
Ｓトークン５０４しＡがサービス・ブロツクに供
給される。
（204）、セグメント・テーブル（第５Ａ図の５０
２）及びページ・テーブル（５０３Ａ〜５０３
Ｎ）を従来通りに作成する。後でオペレーテイン
グ・システムがNMDSを参照できるように識別
Ｓトークン５０４しＡがサービス・ブロツクに供
給される。
次に、従来の仮想データ・マツピング技術を使
用して、LDS５０９がNMDSにマツプされる
（205）。これを実施する際に、データ・ページａ
〜ａ＋ｎと仮想ページa′〜a′＋ｎの間の１対１の
対応を記述するマツピング制御ブロツクＭ１（第
１図の１４Ａ、第５Ａ図と第５Ｃ図の５０５）が
作成される。LDSデータ・ページａ＋ｉ（０≦ｉ
≦ｎ）はNMDS仮想ページにマツプされ、した
がつてデータ・ページａ＋ｉ内の任意の物理アド
レスをNMDSページa′＋ｉ内の仮想アドレスに
マツプするのは簡単である。Ｍ１は、LDS５０
９を一意的に識別するOBJ１（５０１）から外
される。第５Ｃ図に示すように、Ｍ１は、
NMDS Ｓトークン ５０４Ｂ、マツプされる範
囲を表すページ・テーブル・エントリの開始仮想
アドレス及び終了仮想アドレス５３１（すなわ
ち、Pa′及びPa′＋ｎを指すポインタ）、仮想範囲
にマツプされるLDS中のデータ・ページの開始
ブロツク番号及び終了ブロツク番号（すなわち、
LDS「アドレス」）（すなわち、データ・ページを
指すポインタ）５３２、及びOBJ１（５０１）
を指すポインタ５３０を含み、これらの全てが
LDSデータ・ページのNMDS仮想ページへの、
このマツピングを表す。最初に、NMDS５０３
Ａ〜５０３Ｎ入のマツプされた各ページ・テーブ
ルが、制御ブロツクＭ１（５０５）を指すように
設定される。ページが実（主）記憶装置によつて
「バツクアツプ」される場合には、アドレス空間
またはNMDS用のページ・テーブル・エントリ
の全てが実（主）記憶装置を指し、また、デー
タ・ページの最後の非主記憶装置を指すことに留
意されたい。この非主記憶位置は拡張記憶域また
は補助記憶域でもよく、またこの場合のように、
データ・ページがマツプされたLDSデータ・オ
ブジエクトまたはマツプされたNMDS中にある
時は、マツプ制御ブロツクを指すポインタでもよ
い。第６図は、下記の含んだこれらのページ・テ
ーブル・エントリ６０（PTE）の構造を示す。
すなわち、このPTEに関連する仮想ページが実
記憶装置によつてバツクアツプされているかどう
か、またPTEがバツクアツプ・ページのアドレ
ス６１も含んでいるかどうかの標識Ｉ６３（これ
がオンの場合は、PTEはバツクアツプされてお
らず（無効）、このページ内の仮想アドレスを参
照するとページ・フオールトとなる）、ページが
非主記憶域によつてバツクアツプされているかど
うかの標識Ｘ６４（これがオンの場合は、そのペ
ージは非主記憶域によつてバツクアツプされてお
り、非主記憶域に対するアドレス（ポインタ）も
PTE内にある）、ページがNMDSまたはLDSペー
ジによつてバツクアツプされているという標識Ｍ
６５（これがオンの場合は、フラグＸ６４はオン
であり、アドレス６２はＭ２５０７などのマツピ
ング制御ブロツクを指す）、それ自体がオンであ
り、フラグＸ６４もオンの場合は、フイールド６
２が拡張記憶ページを指すことを示す標識Ｅ６
６、及びそれ自体がオンであり、フラグＸ６４も
オンの場合は、フイールド６２が補助記憶ページ
を指すことを示す標識Ａ６７である。アドレス空
間中の各仮想ページは、ページ・テーブル・エン
トリ（PTE）によつて表される。（本明細書に所
載のページ・テーブル構造の代わりに、IBMの
システム／３７０及びシステム／３７０ESAに
おけるような従来型のページ・テーブル・エント
リ及び拡張ページ・テーブルを使つても、本発明
に影響はないことに留意されたい。本明細書に所
載の構造は本発明の基本点に焦点を絞るため簡略
化してある。）アドレス空間に対するPTEはすべ
て同じサイズで、仮想記憶域中に連続して仮想ア
ドレスが表すページと同じ順序で配列される。従
つて、PTEの配列の起点がわかつていると、ど
の所与のページの仮想アドレスも、そのページの
PTEのアドレスと論理的に同等で、その逆もま
た同じである。このことは第９図に示してあり、
この機能は本発明にとつて重要ではないが、明確
にするために、下記の「ページ・テーブル・エン
トリの仮想ページへのマツピング（Mapping ａ
Page Table Entry to ａ Virtual Page）」
の項で説明してある。
用して、LDS５０９がNMDSにマツプされる
（205）。これを実施する際に、データ・ページａ
〜ａ＋ｎと仮想ページa′〜a′＋ｎの間の１対１の
対応を記述するマツピング制御ブロツクＭ１（第
１図の１４Ａ、第５Ａ図と第５Ｃ図の５０５）が
作成される。LDSデータ・ページａ＋ｉ（０≦ｉ
≦ｎ）はNMDS仮想ページにマツプされ、した
がつてデータ・ページａ＋ｉ内の任意の物理アド
レスをNMDSページa′＋ｉ内の仮想アドレスに
マツプするのは簡単である。Ｍ１は、LDS５０
９を一意的に識別するOBJ１（５０１）から外
される。第５Ｃ図に示すように、Ｍ１は、
NMDS Ｓトークン ５０４Ｂ、マツプされる範
囲を表すページ・テーブル・エントリの開始仮想
アドレス及び終了仮想アドレス５３１（すなわ
ち、Pa′及びPa′＋ｎを指すポインタ）、仮想範囲
にマツプされるLDS中のデータ・ページの開始
ブロツク番号及び終了ブロツク番号（すなわち、
LDS「アドレス」）（すなわち、データ・ページを
指すポインタ）５３２、及びOBJ１（５０１）
を指すポインタ５３０を含み、これらの全てが
LDSデータ・ページのNMDS仮想ページへの、
このマツピングを表す。最初に、NMDS５０３
Ａ〜５０３Ｎ入のマツプされた各ページ・テーブ
ルが、制御ブロツクＭ１（５０５）を指すように
設定される。ページが実（主）記憶装置によつて
「バツクアツプ」される場合には、アドレス空間
またはNMDS用のページ・テーブル・エントリ
の全てが実（主）記憶装置を指し、また、デー
タ・ページの最後の非主記憶装置を指すことに留
意されたい。この非主記憶位置は拡張記憶域また
は補助記憶域でもよく、またこの場合のように、
データ・ページがマツプされたLDSデータ・オ
ブジエクトまたはマツプされたNMDS中にある
時は、マツプ制御ブロツクを指すポインタでもよ
い。第６図は、下記の含んだこれらのページ・テ
ーブル・エントリ６０（PTE）の構造を示す。
すなわち、このPTEに関連する仮想ページが実
記憶装置によつてバツクアツプされているかどう
か、またPTEがバツクアツプ・ページのアドレ
ス６１も含んでいるかどうかの標識Ｉ６３（これ
がオンの場合は、PTEはバツクアツプされてお
らず（無効）、このページ内の仮想アドレスを参
照するとページ・フオールトとなる）、ページが
非主記憶域によつてバツクアツプされているかど
うかの標識Ｘ６４（これがオンの場合は、そのペ
ージは非主記憶域によつてバツクアツプされてお
り、非主記憶域に対するアドレス（ポインタ）も
PTE内にある）、ページがNMDSまたはLDSペー
ジによつてバツクアツプされているという標識Ｍ
６５（これがオンの場合は、フラグＸ６４はオン
であり、アドレス６２はＭ２５０７などのマツピ
ング制御ブロツクを指す）、それ自体がオンであ
り、フラグＸ６４もオンの場合は、フイールド６
２が拡張記憶ページを指すことを示す標識Ｅ６
６、及びそれ自体がオンであり、フラグＸ６４も
オンの場合は、フイールド６２が補助記憶ページ
を指すことを示す標識Ａ６７である。アドレス空
間中の各仮想ページは、ページ・テーブル・エン
トリ（PTE）によつて表される。（本明細書に所
載のページ・テーブル構造の代わりに、IBMの
システム／３７０及びシステム／３７０ESAに
おけるような従来型のページ・テーブル・エント
リ及び拡張ページ・テーブルを使つても、本発明
に影響はないことに留意されたい。本明細書に所
載の構造は本発明の基本点に焦点を絞るため簡略
化してある。）アドレス空間に対するPTEはすべ
て同じサイズで、仮想記憶域中に連続して仮想ア
ドレスが表すページと同じ順序で配列される。従
つて、PTEの配列の起点がわかつていると、ど
の所与のページの仮想アドレスも、そのページの
PTEのアドレスと論理的に同等で、その逆もま
た同じである。このことは第９図に示してあり、
この機能は本発明にとつて重要ではないが、明確
にするために、下記の「ページ・テーブル・エン
トリの仮想ページへのマツピング（Mapping ａ
Page Table Entry to ａ Virtual Page）」
の項で説明してある。
次に、（NMDSに関連するＳトークン５２１Ａ
を含む）NMDSのこの用法を表す、タスク本位
の構造（第５Ｂ図の５２０）が作成される。
OBJ２はサービス・ブロツク５０７から指され
る。最後に、サービス・ブロツクのアドレスを含
むトークン５０６が、この構造に対する以後の動
作のためにアプリケーシヨンに供給される
（207）。
を含む）NMDSのこの用法を表す、タスク本位
の構造（第５Ｂ図の５２０）が作成される。
OBJ２はサービス・ブロツク５０７から指され
る。最後に、サービス・ブロツクのアドレスを含
むトークン５０６が、この構造に対する以後の動
作のためにアプリケーシヨンに供給される
（207）。
NMDS５２７がすべてのLDSデータを含むほ
ど大きくない場合（２ギガバイトのLDSデータ
を１つのMNDSにマツプできる）、それぞれ一意
的なＳトークンを有する追加のNMDSを作成す
る。これらのNMDSは下記のようにして論理的
に連鎖される。
ど大きくない場合（２ギガバイトのLDSデータ
を１つのMNDSにマツプできる）、それぞれ一意
的なＳトークンを有する追加のNMDSを作成す
る。これらのNMDSは下記のようにして論理的
に連鎖される。
１ 追加マツプ制御マツプＭ１(A)（第５Ａ図の５
１０）を構成し、以前のマツプ制御ブロツクＭ
１（５０５）に連鎖する。各新マツプ制御ブロ
ツクは下記のものを含む。
１０）を構成し、以前のマツプ制御ブロツクＭ
１（５０５）に連鎖する。各新マツプ制御ブロ
ツクは下記のものを含む。
−マツプされる追加NMDSのＳトークン５０
４Ｃ。
４Ｃ。
−マツプされる追加NMDS中の範囲を表すペ
ージ・テーブル・エントリの開始仮想アドレ
スと終了仮想アドレス。
ージ・テーブル・エントリの開始仮想アドレ
スと終了仮想アドレス。
−追加NMDSの仮想記憶ページにマツプされ
るLDS中のデータ・ページの開始ブロツク
番号と終了ブロツク番号。
るLDS中のデータ・ページの開始ブロツク
番号と終了ブロツク番号。
２ 追加NMDSの用法を表し、このNMDSのＳ
トークン５２１Ｂを含む、追加オブジエクト・
ブロツクOBJ２(A)５２５を作成する。
トークン５２１Ｂを含む、追加オブジエクト・
ブロツクOBJ２(A)５２５を作成する。
３ 下記のものを含む追加エントリを、サービ
ス・ブロツク５０８中に作成する。
ス・ブロツク５０８中に作成する。
−追加NMDSのＳトークン５０４Ｄ。
−OBJ１（５０１）を指すポインタ。
−追加オブジエクト・ブロツクOBJ２(A)５２
５を指すポインタ。
５を指すポインタ。
サービス・ブロツク中の各エントリの位置、及
びマツプ制御ブロツク連鎖中の各マツプ制御ブロ
ツクの位置は、これが表すLDS中のデータ・ペ
ージを指示する。すなわち、 各NMDSがｑ個のLDSデータ・ページによつ
てマツプされる場合、サービス・ブロツク中のｘ
番目のエントリとｘ番目のマツプ制御ブロツク
は、LDSデータ・ページ（ｘ−１）ｑ＋１〜xq
を表す。
びマツプ制御ブロツク連鎖中の各マツプ制御ブロ
ツクの位置は、これが表すLDS中のデータ・ペ
ージを指示する。すなわち、 各NMDSがｑ個のLDSデータ・ページによつ
てマツプされる場合、サービス・ブロツク中のｘ
番目のエントリとｘ番目のマツプ制御ブロツク
は、LDSデータ・ページ（ｘ−１）ｑ＋１〜xq
を表す。
アプリケーシヨンは、トークン５０６、適用可
能な最初のデータ・ページのLSD内でのオフセ
ツト、及び連続ページ数を指定することにより、
どのページが要求に適切であるかを指示する。既
に説明したように、サービス・ブロツク・エント
リとマツプ・ブロツク待ち行列のレイアウトのせ
いで、システムは適切な制御ブロツクを次のよう
にして見つけることができる。
能な最初のデータ・ページのLSD内でのオフセ
ツト、及び連続ページ数を指定することにより、
どのページが要求に適切であるかを指示する。既
に説明したように、サービス・ブロツク・エント
リとマツプ・ブロツク待ち行列のレイアウトのせ
いで、システムは適切な制御ブロツクを次のよう
にして見つけることができる。
トークン５０６によつて、システムはサービ
ス・ブロツクを見つけ、（オフセツトとページ数
によつて指示される）指定されたデータ・ペー
ジ・エントリによつて、システムはサービス・ブ
ロツク中の正しい１つまたは複数のエントリを見
つける。
ス・ブロツクを見つけ、（オフセツトとページ数
によつて指示される）指定されたデータ・ペー
ジ・エントリによつて、システムはサービス・ブ
ロツク中の正しい１つまたは複数のエントリを見
つける。
次に、サービス・ブロツク・エントリが、正し
いオブジエクト・ブロツクOBJ１（５０１）を
指す。次いで、OBJ１がマツプ制御ブロツクＭ
１（５０５）（Ｍ１(A)５１０など）の連鎖を指す。
入力データ・ページ範囲によつて、システムは連
鎖中の正しいマツプ制御ブロツクを見つけること
ができる。
いオブジエクト・ブロツクOBJ１（５０１）を
指す。次いで、OBJ１がマツプ制御ブロツクＭ
１（５０５）（Ｍ１(A)５１０など）の連鎖を指す。
入力データ・ページ範囲によつて、システムは連
鎖中の正しいマツプ制御ブロツクを見つけること
ができる。
OBJ２（５２０）（またはOBJ２(A)５２５な
ど）も、サービス・ブロツク・エントリ５０７，
５０８中のポインタによつて見つけることができ
る。
ど）も、サービス・ブロツク・エントリ５０７，
５０８中のポインタによつて見つけることができ
る。
これで、アプリケーシヨンは、「ウインドウ」
２０８をLDS５０９中に画定することができる。
これを実施するために、アプリケーシヨンは、上
記のトークン５０６、アドレス空間ウインドウの
仮想アドレス、及びウインドウの最初のページで
ビユーしようとするLDS中の最初のデータ・ペ
ージのオフセツト、及びウインドウのサイズを指
定する。システムは、アプリケーシヨン「ウイン
ドウ」をNMDS５２７のその部分にマツプし２
０９、その部分は、構造Ｍ２（第１図の１５Ａ、
第５Ｂ図と第５Ｃ図の５２２を作成することによ
つて、Ｍ１（505）を介して、アプリケーシヨン
の要求中で指定されたLDS部分にマツプされる。
構造Ｍ２は、アドレス空間中のウインドウの仮想
ページｂ〜ｂ＋ｍと、NMDS範囲中の対応する
仮想ページb′〜b′＋ｍ（第１図の１５）の間の１
対１の対応を記述するものである。NMDS仮想
ページb′＋ｉ（0im）はウインドウ・ページｂ＋
ｉにマツプされる。従つて、NMDSページb′＋
ｉ内の任意の仮想アドレスを、ウインドウ・ペー
ジｂ＋ｉ内の仮想アドレスにマツプすることは簡
単である。Ｍ２（５２２）が、NMDS５２７を
一意的に識別するOBJ２（５２０）から外され
る。第５Ｃ図に示すように、Ｍ２は、マツプされ
るページの、すなわち「ウインドウ」のページ・
テーブル、エントリの開始仮想アドレスと終了仮
想アドレス（PbとPb＋ｍ）５３５、アドレス空
間ウインドウ５３４にマツプされるNMDS中の
範囲の開始仮想アドレスと終了仮想アドレス
（b′とb′＋ｍ）、及びOBJ２を指すポインタ５３３
を含む。このマツプ制御ブロツクは、ユーザ「ウ
インドウ」中のマツプされた仮想記憶域を表す。
次に各ページ・テーブル・エントリPb〜Pb＋ｍ
がＭ２（５２２）を指すようにセツトされ、これ
らは、各ページ（Pb〜Pb＋ｍ）用のページ・テ
ーブル・エントリ中の「ページ無効」ビツト（第
６図の６３）をオンにすることによつて、無効と
して初期設定され、このため、この範囲中のある
ページが次に参照される時、ページ・フオールト
が発生する。
２０８をLDS５０９中に画定することができる。
これを実施するために、アプリケーシヨンは、上
記のトークン５０６、アドレス空間ウインドウの
仮想アドレス、及びウインドウの最初のページで
ビユーしようとするLDS中の最初のデータ・ペ
ージのオフセツト、及びウインドウのサイズを指
定する。システムは、アプリケーシヨン「ウイン
ドウ」をNMDS５２７のその部分にマツプし２
０９、その部分は、構造Ｍ２（第１図の１５Ａ、
第５Ｂ図と第５Ｃ図の５２２を作成することによ
つて、Ｍ１（505）を介して、アプリケーシヨン
の要求中で指定されたLDS部分にマツプされる。
構造Ｍ２は、アドレス空間中のウインドウの仮想
ページｂ〜ｂ＋ｍと、NMDS範囲中の対応する
仮想ページb′〜b′＋ｍ（第１図の１５）の間の１
対１の対応を記述するものである。NMDS仮想
ページb′＋ｉ（0im）はウインドウ・ページｂ＋
ｉにマツプされる。従つて、NMDSページb′＋
ｉ内の任意の仮想アドレスを、ウインドウ・ペー
ジｂ＋ｉ内の仮想アドレスにマツプすることは簡
単である。Ｍ２（５２２）が、NMDS５２７を
一意的に識別するOBJ２（５２０）から外され
る。第５Ｃ図に示すように、Ｍ２は、マツプされ
るページの、すなわち「ウインドウ」のページ・
テーブル、エントリの開始仮想アドレスと終了仮
想アドレス（PbとPb＋ｍ）５３５、アドレス空
間ウインドウ５３４にマツプされるNMDS中の
範囲の開始仮想アドレスと終了仮想アドレス
（b′とb′＋ｍ）、及びOBJ２を指すポインタ５３３
を含む。このマツプ制御ブロツクは、ユーザ「ウ
インドウ」中のマツプされた仮想記憶域を表す。
次に各ページ・テーブル・エントリPb〜Pb＋ｍ
がＭ２（５２２）を指すようにセツトされ、これ
らは、各ページ（Pb〜Pb＋ｍ）用のページ・テ
ーブル・エントリ中の「ページ無効」ビツト（第
６図の６３）をオンにすることによつて、無効と
して初期設定され、このため、この範囲中のある
ページが次に参照される時、ページ・フオールト
が発生する。
アプリケーシヨンが、他のいずれの同時ビユー
とも区別される同じNMDSの部分をビユーする
ため、第１ウインドウと同時に追加のオーバーラ
ツプしないウインドウを確立できることは、明ら
かであろう。追加のウインドウが確立された場
合、システムは、この追加マツピングを表す追加
のマツプ制御ブロツクＭ２(A)５２６を作成する。
追加のマツプ制御ブロツクは、OBJ２（５２０）
中で固定された他のマツプ制御ブロツクに連鎖さ
れる。
とも区別される同じNMDSの部分をビユーする
ため、第１ウインドウと同時に追加のオーバーラ
ツプしないウインドウを確立できることは、明ら
かであろう。追加のウインドウが確立された場
合、システムは、この追加マツピングを表す追加
のマツプ制御ブロツクＭ２(A)５２６を作成する。
追加のマツプ制御ブロツクは、OBJ２（５２０）
中で固定された他のマツプ制御ブロツクに連鎖さ
れる。
OBJ２（５２０）（またはOBJ２(A)５２５な
ど）から固定された連鎖中の各マツプ制御ブロツ
クは、NMDSの独自の部分をアドレス空間中に
独自のウインドウにマツプし、かつJDS全体の各
部分が、OBJ１（５０１）から固定された連鎖
中のマツプ制御ブロツクを介してNMDSの独自
の部分にマツプされるので、システムは、トーク
ン５０６及びLDS中のあるページｊのオフセツ
トが与えられている場合、使用可能なマツプ制御
ブロツクＭ２（５２２）（またはＭ２(A)５２６な
ど）の見つけることができる。
ど）から固定された連鎖中の各マツプ制御ブロツ
クは、NMDSの独自の部分をアドレス空間中に
独自のウインドウにマツプし、かつJDS全体の各
部分が、OBJ１（５０１）から固定された連鎖
中のマツプ制御ブロツクを介してNMDSの独自
の部分にマツプされるので、システムは、トーク
ン５０６及びLDS中のあるページｊのオフセツ
トが与えられている場合、使用可能なマツプ制御
ブロツクＭ２（５２２）（またはＭ２(A)５２６な
ど）の見つけることができる。
アドレス空間とNMDSの間のこの対応は、容
易に、例えば２つのアドレス空間の間、または１
つのアドレス空間と１つの（主記憶）データ空間
の間の対応であることができ、この対応は、第８
図に示すように、第３空間を第２空間にリンクす
るなどによつて、無限に拡張して、第１空間中の
アドレス参照が最終的には最終空間中のアドレス
参照として解釈できるようにすることができるこ
とに留意されたい。
易に、例えば２つのアドレス空間の間、または１
つのアドレス空間と１つの（主記憶）データ空間
の間の対応であることができ、この対応は、第８
図に示すように、第３空間を第２空間にリンクす
るなどによつて、無限に拡張して、第１空間中の
アドレス参照が最終的には最終空間中のアドレス
参照として解釈できるようにすることができるこ
とに留意されたい。
このときアプリケーシヨンは、その仮想「ウイ
ンドウ」中のデータを参照できる。「ウインドウ」
中の各ページは無効として初期設定されているの
で、その範囲内のページのいずれかが参照される
時（210）、ページ・フオールトが発生することに
なる。第３図は、参照されたデータを主記憶装置
に入れるステツプを記述している。
ンドウ」中のデータを参照できる。「ウインドウ」
中の各ページは無効として初期設定されているの
で、その範囲内のページのいずれかが参照される
時（210）、ページ・フオールトが発生することに
なる。第３図は、参照されたデータを主記憶装置
に入れるステツプを記述している。
まず、参照された仮想ページＪ用のページ・テ
ーブル・エントリPj（第５Ｂ図の５２３）を見つ
ける（301）（ページ・フオールトの時、ハードウ
エアは通常通り不在ページの仮想アドレスを提供
し、アドレス空間を識別する。この情報から
（「仮想ページへのページ・テーブル・エントリの
マツピング（Mapping ａ Page Table Entry
to ａ Virtual Page）」で説明したように）、Pj
を見つけることができる。）この場合、PTE６０
中でフラグＸ６４及びフラグＭ６５が共にONで
あることにより、Pjがマツプ制御ブロツクＭ２
（５２２）を指すことが決定され（５２４）（そう
でない場合は３０２、マツプされたページに関す
るページ・フオールトではなく、通常のページ・
フオールトを扱うことになる）、マツプ制御ブロ
ツクＭ２はOBJ２（５２０）を指す。次に３オ
ペレーテイング・システムは、OBJ２（５２０）
のＳトークン５２１Ａを介して特定のNMDSを
識別し、アドレス空間Ａ１２中の仮想ページｊに
マツプされる、NMDS Ｈ１２（第５Ｂ図の５２
７）中の仮想ページj′用のページ・テーブル・エ
ントリPj′をＭ２（５２２）を介して見つける
（303）。
ーブル・エントリPj（第５Ｂ図の５２３）を見つ
ける（301）（ページ・フオールトの時、ハードウ
エアは通常通り不在ページの仮想アドレスを提供
し、アドレス空間を識別する。この情報から
（「仮想ページへのページ・テーブル・エントリの
マツピング（Mapping ａ Page Table Entry
to ａ Virtual Page）」で説明したように）、Pj
を見つけることができる。）この場合、PTE６０
中でフラグＸ６４及びフラグＭ６５が共にONで
あることにより、Pjがマツプ制御ブロツクＭ２
（５２２）を指すことが決定され（５２４）（そう
でない場合は３０２、マツプされたページに関す
るページ・フオールトではなく、通常のページ・
フオールトを扱うことになる）、マツプ制御ブロ
ツクＭ２はOBJ２（５２０）を指す。次に３オ
ペレーテイング・システムは、OBJ２（５２０）
のＳトークン５２１Ａを介して特定のNMDSを
識別し、アドレス空間Ａ１２中の仮想ページｊに
マツプされる、NMDS Ｈ１２（第５Ｂ図の５２
７）中の仮想ページj′用のページ・テーブル・エ
ントリPj′をＭ２（５２２）を介して見つける
（303）。
次に、システムは、Pj′がマツピング制御ブロ
ツクを指すかどうか判定する（304）。（これは、
ページ・テーブル・エントリ中のフラグＸ６４と
Ｍ６５によつて判定でき、両フラグとも「オン」
であれば、フイールド６２はマツピング制御ブロ
ツクのアドレスを含む。）Pj′がマツピング制御ブ
ロツクのアドレスを指す場合には、Pj′５０３Ｊ
中のそれを指すポインタを介して、マツプ制御ブ
ロツクＭ１（５０５）が見つかる（305）。次に、
Ｍ１，１４Ａ，５０５及びOBJ１（501）（Ｍ１
中のポインタを介して見つかつた）を介して、
LDSが識別され、LDSD１３中のデータ・ページ
Ｊも同様に識別される（OBJ１はDASD上の
LDSの位置を含み、Ｍ１はLDS中のデータ・ペ
ージのNMDSへのマツピングを含む）。次にこの
データ・ページＪがNMDS仮想ページJ′へマツ
プされる（NMDS仮想ページJ′はアドレス空間
仮想ページＪヘマツプされる）（306）。最後に、
システムは、ページ・フオールト処理に通常関連
する、データ流れ（第１図のデータ流れ１８）を
もたらすステツプを実施する（307）。すなわちシ
ステムはアドレス空間仮想ページＪをバツクアツ
プする実記憶域を得て、LDSからのデータ・ペ
ージＪをこの実記憶域に読み込み、PTE６１中
に実記憶アドレスを置き、フラグＩ６３をオフに
することによつて、アドレス空間仮想ページＪに
関連するページ・テーブル・エントリPj５２３の
妥当性を検査する。
ツクを指すかどうか判定する（304）。（これは、
ページ・テーブル・エントリ中のフラグＸ６４と
Ｍ６５によつて判定でき、両フラグとも「オン」
であれば、フイールド６２はマツピング制御ブロ
ツクのアドレスを含む。）Pj′がマツピング制御ブ
ロツクのアドレスを指す場合には、Pj′５０３Ｊ
中のそれを指すポインタを介して、マツプ制御ブ
ロツクＭ１（５０５）が見つかる（305）。次に、
Ｍ１，１４Ａ，５０５及びOBJ１（501）（Ｍ１
中のポインタを介して見つかつた）を介して、
LDSが識別され、LDSD１３中のデータ・ページ
Ｊも同様に識別される（OBJ１はDASD上の
LDSの位置を含み、Ｍ１はLDS中のデータ・ペ
ージのNMDSへのマツピングを含む）。次にこの
データ・ページＪがNMDS仮想ページJ′へマツ
プされる（NMDS仮想ページJ′はアドレス空間
仮想ページＪヘマツプされる）（306）。最後に、
システムは、ページ・フオールト処理に通常関連
する、データ流れ（第１図のデータ流れ１８）を
もたらすステツプを実施する（307）。すなわちシ
ステムはアドレス空間仮想ページＪをバツクアツ
プする実記憶域を得て、LDSからのデータ・ペ
ージＪをこの実記憶域に読み込み、PTE６１中
に実記憶アドレスを置き、フラグＩ６３をオフに
することによつて、アドレス空間仮想ページＪに
関連するページ・テーブル・エントリPj５２３の
妥当性を検査する。
Pj′がマツピング制御ブロツクを指さない場合
（304）は、最新のデータ・バージヨンがNMDS
の仮想記憶域をバツクアツプする非主記憶域上に
存在することを示す（多分、データが以前に
NMDS内に一時的に保管されたからである）。こ
の場合は、データ流れ１９ＡがLDSから実記憶
域へではなく、NMDSをバツクアツプする記憶
域から実記憶域へ向う点以外は、上記の307と同
様に、システムは通常のページ・フオールト入出
力を実行する（308）。
（304）は、最新のデータ・バージヨンがNMDS
の仮想記憶域をバツクアツプする非主記憶域上に
存在することを示す（多分、データが以前に
NMDS内に一時的に保管されたからである）。こ
の場合は、データ流れ１９ＡがLDSから実記憶
域へではなく、NMDSをバツクアツプする記憶
域から実記憶域へ向う点以外は、上記の307と同
様に、システムは通常のページ・フオールト入出
力を実行する（308）。
これで必要なデータを含むページが実記憶域中
で使用可能になつたので、勿論、アプリケーシヨ
ンはこのデータを自由に変更することができる
（211）。従つて、アプリケーシヨンは、NMDS中
にこの変更を一時的に保管することができる
（212）。
で使用可能になつたので、勿論、アプリケーシヨ
ンはこのデータを自由に変更することができる
（211）。従つて、アプリケーシヨンは、NMDS中
にこの変更を一時的に保管することができる
（212）。
アプリケーシヨンは、トークン５０６、
NMDS５２７中に保管しようとするウインドウ
の中の最初のページに対応するLDS５０９中の
オフセツト、及び保管しようとする連続ウインド
ウ・ページの数を指定して、NMDS中へのペー
ジの書込みを要求する。第４図は、アプリケーシ
ヨンによる単一ページに対するこのような要求に
応答したシステムの動作を記述している。まず、
入力情報を用いて、OBJ１（５０１）、Ｍ１（５
０５）、OBJ２（５２０）、Ｍ２（５２２）を上
記のように見つける。NMDS（５２７）仮想ペー
ジにマツプされるLDS（５０９）上のデータ・ペ
ージ間には１対１の対応があるので、（入力オフ
セツトを介して）LDSデータ・ページｊによつ
てマツプされる仮想ページj′は、OBJ１（５０
１）とＭ１（５０５）を用いて決定できる。
OBJ２（５２０）とＭ２（５２２）を用いて、
NMDS仮想ページj′によつてマツプされる仮想ペ
ージｊ用のPjを見つけることができる（41）。次
に、仮想ページ用のページ・テーブル・エントリ
Pj５２３が主記憶ページを指すかどうかテストを
行なう（42）。主記憶ページを指す場合は、ペー
ジＪがその対応するNMDSコピーと比べて変更
されているかどうかテストを行なう（43）
（NMDSコピーは通常各システム実フレームに関
連する変更ビツトを介して指示される。「IBMエ
ンタープライズ・システム・アーキテクチヤ／
370解説書（IBM Enterprise Systems
Architecture／370Princrples of Operation）資
料番号SA22−7200」参照）。それが変更されてい
ない場合は、それをNMDSにコピーする必要は
ない。変更されている場合は、対応するNMDS
仮想ページJ′をバツクアツプする非主記憶ページ
（DMSDまたは拡張記憶域）が得られ、ページが
書き込まれ、ページj′が非主記憶ページのアドレ
スをページ・テーブル・エントリ６２Pj′に入れ、
フラグＸ６４をオンにし、（拡張記憶域または
DASD記憶装置バツクアツプのいずれかを示す）
フラグＥ６６またはＡ６７をオンにすることによ
つて、「バツクアツプされている」として示され
る（44）。アドレス空間Ａ中のページｊ用の「変
更ピツト」は、そのページがNMDS中のそのコ
ピーと同一（変更されていない）であるので、オ
フにされる（45）。
NMDS５２７中に保管しようとするウインドウ
の中の最初のページに対応するLDS５０９中の
オフセツト、及び保管しようとする連続ウインド
ウ・ページの数を指定して、NMDS中へのペー
ジの書込みを要求する。第４図は、アプリケーシ
ヨンによる単一ページに対するこのような要求に
応答したシステムの動作を記述している。まず、
入力情報を用いて、OBJ１（５０１）、Ｍ１（５
０５）、OBJ２（５２０）、Ｍ２（５２２）を上
記のように見つける。NMDS（５２７）仮想ペー
ジにマツプされるLDS（５０９）上のデータ・ペ
ージ間には１対１の対応があるので、（入力オフ
セツトを介して）LDSデータ・ページｊによつ
てマツプされる仮想ページj′は、OBJ１（５０
１）とＭ１（５０５）を用いて決定できる。
OBJ２（５２０）とＭ２（５２２）を用いて、
NMDS仮想ページj′によつてマツプされる仮想ペ
ージｊ用のPjを見つけることができる（41）。次
に、仮想ページ用のページ・テーブル・エントリ
Pj５２３が主記憶ページを指すかどうかテストを
行なう（42）。主記憶ページを指す場合は、ペー
ジＪがその対応するNMDSコピーと比べて変更
されているかどうかテストを行なう（43）
（NMDSコピーは通常各システム実フレームに関
連する変更ビツトを介して指示される。「IBMエ
ンタープライズ・システム・アーキテクチヤ／
370解説書（IBM Enterprise Systems
Architecture／370Princrples of Operation）資
料番号SA22−7200」参照）。それが変更されてい
ない場合は、それをNMDSにコピーする必要は
ない。変更されている場合は、対応するNMDS
仮想ページJ′をバツクアツプする非主記憶ページ
（DMSDまたは拡張記憶域）が得られ、ページが
書き込まれ、ページj′が非主記憶ページのアドレ
スをページ・テーブル・エントリ６２Pj′に入れ、
フラグＸ６４をオンにし、（拡張記憶域または
DASD記憶装置バツクアツプのいずれかを示す）
フラグＥ６６またはＡ６７をオンにすることによ
つて、「バツクアツプされている」として示され
る（44）。アドレス空間Ａ中のページｊ用の「変
更ピツト」は、そのページがNMDS中のそのコ
ピーと同一（変更されていない）であるので、オ
フにされる（45）。
テスト４２で、ページ・テーブル・エントリPj
５２３が主記憶ページを指していなかつたと判定
された場合、NMDS中に一時的に保管しようと
するページは、現在実フレームによつてバツクア
ツプされず、Pj５２３がマツプ制御ブロツクＭ２
（第５図の５２２、第１図の１５Ａ）を指してい
るかどうかさらにテストを行なう（46）。マツプ
制御ブロツクＭ２を指す場合は、ページの現バー
ジヨンがすでにNMDS中に一時的に保管されて
いることを示す。PjがNMDSを指さない場合は、
関連するページが（NMDS中ではなく）アドレ
ス空間をバツクアツプする非主記憶域上にあり、
NMDS１２（５２７）中のいずれかのコピーか
ら変更されたものと想定される。この場合は、ア
ドレス空間仮想ページＪをバツクアツプする非主
記憶域をNMDS仮想ページJ′をバツクアツプす
るように切り替える（47）という簡単な処置によ
つて、そのページをNMDSに「書き込む」こと
ができる。これは、バツクアツプする非主記憶域
のアドレス（PTE Pjのフイールド６２）をPTE
Pj′のフイールド６２中に入れ、フラグＸ６４及
びPTE Pj′中のＥ６６またはＡ６７のいずれかを
オンにし、Ｍ２（５２２）を指すポインタをPjの
フイールド６２中に置き（48）、フラグＸ６４と
Ｍ６５をオンにして、Pj中のフラグＥ６６とＡ６
７をオフにすることによつて実施される。この
「書き込み」は最初のページを実記憶域に入れる
必要なしに実施される。
５２３が主記憶ページを指していなかつたと判定
された場合、NMDS中に一時的に保管しようと
するページは、現在実フレームによつてバツクア
ツプされず、Pj５２３がマツプ制御ブロツクＭ２
（第５図の５２２、第１図の１５Ａ）を指してい
るかどうかさらにテストを行なう（46）。マツプ
制御ブロツクＭ２を指す場合は、ページの現バー
ジヨンがすでにNMDS中に一時的に保管されて
いることを示す。PjがNMDSを指さない場合は、
関連するページが（NMDS中ではなく）アドレ
ス空間をバツクアツプする非主記憶域上にあり、
NMDS１２（５２７）中のいずれかのコピーか
ら変更されたものと想定される。この場合は、ア
ドレス空間仮想ページＪをバツクアツプする非主
記憶域をNMDS仮想ページJ′をバツクアツプす
るように切り替える（47）という簡単な処置によ
つて、そのページをNMDSに「書き込む」こと
ができる。これは、バツクアツプする非主記憶域
のアドレス（PTE Pjのフイールド６２）をPTE
Pj′のフイールド６２中に入れ、フラグＸ６４及
びPTE Pj′中のＥ６６またはＡ６７のいずれかを
オンにし、Ｍ２（５２２）を指すポインタをPjの
フイールド６２中に置き（48）、フラグＸ６４と
Ｍ６５をオンにして、Pj中のフラグＥ６６とＡ６
７をオフにすることによつて実施される。この
「書き込み」は最初のページを実記憶域に入れる
必要なしに実施される。
アプリケーシヨンが、LDSの他の部分で作業
しようとする場合（213）、アプリケーシヨンは、
トークン５０６、ウインドウの仮想アドレス、及
び今度ビユーしようとするLDS５０９中の第１
ページの新しいオフセツトを指定して、マツプし
ようとするNMDSの新しい部分１７を指示し、
マツプ制御ブロツクＭ２（第１図の１５Ａ）を新
しいマツプ制御ブロツクＭ３（第１図の１７Ａ）
で置換することにより、２０８から始まる手順を
繰り返す。このような変更と一時的保管が全て完
了した後、アプリケーシヨンは、NMDS中に一
時的に保管された変更を全て、それらをLDSに
コピーすることによつて永久的なものにするよう
指示することができる（214）。
しようとする場合（213）、アプリケーシヨンは、
トークン５０６、ウインドウの仮想アドレス、及
び今度ビユーしようとするLDS５０９中の第１
ページの新しいオフセツトを指定して、マツプし
ようとするNMDSの新しい部分１７を指示し、
マツプ制御ブロツクＭ２（第１図の１５Ａ）を新
しいマツプ制御ブロツクＭ３（第１図の１７Ａ）
で置換することにより、２０８から始まる手順を
繰り返す。このような変更と一時的保管が全て完
了した後、アプリケーシヨンは、NMDS中に一
時的に保管された変更を全て、それらをLDSに
コピーすることによつて永久的なものにするよう
指示することができる（214）。
アプリケーシヨンは、下記のものを指定するこ
とによつて、NMDS５２７中の変更されたペー
ジをLDS中で永久的なものにすることを要求す
る。
とによつて、NMDS５２７中の変更されたペー
ジをLDS中で永久的なものにすることを要求す
る。
−トークン506、
−LDS中の第１データ・ページがそのNMDS中
とコピーが異なる場合、NMDSのコピーによ
つて置換される第１データ・ページのオフセツ
ト −保管しようとする連結ページ数 第７図は、アプリケーシヨンによる単一ページ
についてのこのような要求に応答したシステムの
動作を記述する。
とコピーが異なる場合、NMDSのコピーによ
つて置換される第１データ・ページのオフセツ
ト −保管しようとする連結ページ数 第７図は、アプリケーシヨンによる単一ページ
についてのこのような要求に応答したシステムの
動作を記述する。
システムは、上記のように、入力情報から制御
ブロツクOBJ１（５０１）とＭ１（５０５）を
見つける（71）。
ブロツクOBJ１（５０１）とＭ１（５０５）を
見つける（71）。
次に、OBJ１とＭ１、及び入力オフセツトを
用いてPj′を見つけることができる（72）。それか
ら、PTE Pj′５０３Ｊがマツプ制御ブロツクＭ１
（５０５）を指すかどうかテストする（73）。マツ
プ制御ブロツクＭ１を指す場合は、このページは
既にLDS上にその現状態で表示されており、そ
れ以上何も必要でない。マツプ制御ブロツクＭ１
を指示していない場合は、LDS５０９上のデー
タ・ページｊを、（NMDS１２中の仮想ページ
j′にページ・マツプする）Ｍ１505を介して見つ
ける。次に主記憶フレームが得られ、その中に
（PTE Pj′５０３Ｊ中のフイールド６２が指す）
その非主記憶バツクアツプからのページj′が読み
込まれ、次いでこのページがデータ・ページｊに
書き込まれる（75）。最後に、Ｍ１，５０５のア
ドレスをそのフイールド６２に置き、そのフラグ
Ｘ６４とＭ６５をオンにすることによつて、
PTE Pj′５０３Ｊが、Ｍ１を指すようになる
（76）。
用いてPj′を見つけることができる（72）。それか
ら、PTE Pj′５０３Ｊがマツプ制御ブロツクＭ１
（５０５）を指すかどうかテストする（73）。マツ
プ制御ブロツクＭ１を指す場合は、このページは
既にLDS上にその現状態で表示されており、そ
れ以上何も必要でない。マツプ制御ブロツクＭ１
を指示していない場合は、LDS５０９上のデー
タ・ページｊを、（NMDS１２中の仮想ページ
j′にページ・マツプする）Ｍ１505を介して見つ
ける。次に主記憶フレームが得られ、その中に
（PTE Pj′５０３Ｊ中のフイールド６２が指す）
その非主記憶バツクアツプからのページj′が読み
込まれ、次いでこのページがデータ・ページｊに
書き込まれる（75）。最後に、Ｍ１，５０５のア
ドレスをそのフイールド６２に置き、そのフラグ
Ｘ６４とＭ６５をオンにすることによつて、
PTE Pj′５０３Ｊが、Ｍ１を指すようになる
（76）。
ページ・テーブル・エントリの仮想ページへの
マツピング 明確にするために、基本的に本発明に含まれな
いが、仮想アドレスとページ・テーブル・エント
リの間の関係を次に説明する。
マツピング 明確にするために、基本的に本発明に含まれな
いが、仮想アドレスとページ・テーブル・エント
リの間の関係を次に説明する。
従来型の31ビツト仮想記憶アドレス９０１は、
１を含む０〜２ギガバイトの範囲のどのバイドも
アドレスできる容量を有する。各セグメントが１
メガバイトで、4Kバイトのページ256ページから
なる、2048個のセグメントからなる仮想システム
では、仮想アドレスは11ビツトのセグメント番号
902、８ビツトのページ番号903、12ビツオの変位
904に区分できる。２ギガバイトのアドレス空間
中の各仮想ページは、ページ・テーブル・エント
リ（PTE）によつて表される。２ギガバイト空
間用のPTEはすべて、それぞれ同じ長さを有し、
それが表す仮想記憶の昇順に、仮想記憶域中に連
続して配置されている。したがつて、最初の256
個のPTEはセグメント０中のページを表し、全
体としてセグメント０用のページ・テーブルを形
成する。第２の256個のPTEはセグメント１（９
０７）用のページ・テーブルを形成し、以下同様
である。すべてのページ・テーブルは全体的でペ
ージ・テーブル配列906を形成する。
１を含む０〜２ギガバイトの範囲のどのバイドも
アドレスできる容量を有する。各セグメントが１
メガバイトで、4Kバイトのページ256ページから
なる、2048個のセグメントからなる仮想システム
では、仮想アドレスは11ビツトのセグメント番号
902、８ビツトのページ番号903、12ビツオの変位
904に区分できる。２ギガバイトのアドレス空間
中の各仮想ページは、ページ・テーブル・エント
リ（PTE）によつて表される。２ギガバイト空
間用のPTEはすべて、それぞれ同じ長さを有し、
それが表す仮想記憶の昇順に、仮想記憶域中に連
続して配置されている。したがつて、最初の256
個のPTEはセグメント０中のページを表し、全
体としてセグメント０用のページ・テーブルを形
成する。第２の256個のPTEはセグメント１（９
０７）用のページ・テーブルを形成し、以下同様
である。すべてのページ・テーブルは全体的でペ
ージ・テーブル配列906を形成する。
複数の２ギガバイトのアドレス空間からなるシ
ステム内で任意の仮想バイトを識別するには、仮
想記憶アドレスが、それが適用される２ギガバイ
ト空間の識別（空間位置）を伴うことが必要であ
る。これは、２ギガバイト空間のアドレス空間
ID（ASID）でも、また２ギガバイト空間用のＳ
トークンでもよい。いずれの場合でも、空間ロケ
ータ９０８は、本明細書では総称して「空間ブロ
ツク」９０９と呼ぶ、１つまたは複数の制御ブロ
ツクを指す。「空間ブロツク」は、空間の２ギガ
バイト・アドレス範囲を表すページ・テーブル配
列を指すポインタ９１０を含む。
ステム内で任意の仮想バイトを識別するには、仮
想記憶アドレスが、それが適用される２ギガバイ
ト空間の識別（空間位置）を伴うことが必要であ
る。これは、２ギガバイト空間のアドレス空間
ID（ASID）でも、また２ギガバイト空間用のＳ
トークンでもよい。いずれの場合でも、空間ロケ
ータ９０８は、本明細書では総称して「空間ブロ
ツク」９０９と呼ぶ、１つまたは複数の制御ブロ
ツクを指す。「空間ブロツク」は、空間の２ギガ
バイト・アドレス範囲を表すページ・テーブル配
列を指すポインタ９１０を含む。
空間ロケータと仮想記憶アドレスからなる、シ
ステム中の任意の仮想ページのアドレスが与えら
れると、このページを表すPTEを見つけること
ができる。空間ロケータ９０８はページ・テーブ
ル・エントリの始めを指す。セグメント番号902
は配列内のページ・テーブルへのインデツクス９
１１を形成し、ページ番号903はページ・テーブ
ル内のPTEへのインデツクス９１２を形成する。
ステム中の任意の仮想ページのアドレスが与えら
れると、このページを表すPTEを見つけること
ができる。空間ロケータ９０８はページ・テーブ
ル・エントリの始めを指す。セグメント番号902
は配列内のページ・テーブルへのインデツクス９
１１を形成し、ページ番号903はページ・テーブ
ル内のPTEへのインデツクス９１２を形成する。
したがつて、仮想ページのアドレスを知ること
は、そのページ・テーブル・エントリのアドレス
を知ることと等価であり、その逆も成り立つ。
は、そのページ・テーブル・エントリのアドレス
を知ることと等価であり、その逆も成り立つ。
Ｆ 発明の効果
本発明を用いれば、柔軟性があり効率の良いデ
ータのマツピングが可能になる。
ータのマツピングが可能になる。
第１図は、本発明で使用されるマツピング、及
びデータが参照または変更される時のデータの流
れを示すデータ流れ図である。第２図は、本発明
を使用するデータのマツピング、一時的保管及び
永久的保管に関する各ステツプを含む流れ図であ
る。第３Ａ図と第３Ｂ図は、アドレス空間中のプ
ログラムがDASDデータ・セツトまたは非主記憶
データ・セツト中のみに存在するデータを参照す
る時に関係する、本発明の論理を示す流れ図であ
る。第４Ａ図と第４Ｂ図は、アドレス空間中のプ
ログラムが非主記憶データ・セツト中の変更され
たデータを保管する時に関係する、本発明の論理
を示す流れ図である。第５Ａ図、第５Ｂ図、第５
Ｃ図は、好ましい実施例で使用される制御ブロツ
ク構造の概略図である。第６図は、本発明に関す
るページ・テーブル・エントリ（PTE）の部分
の様式を示す制御ブロツク・レイアウト図であ
る。第７図は、NMDSからLDS（線形データ・セ
ツト）へのページ書込みに関する各ステツプを示
す流れ図である。第８図は、いくつかの中間空間
を介するアドレス空間ウインドウの最終空間への
複数のマツピングを示す論理図である。第９図
は、ページの仮想アドレスと、そのページのペー
ジ・テーブル・エントリの仮想アドレスの関係を
示す構成図である。
びデータが参照または変更される時のデータの流
れを示すデータ流れ図である。第２図は、本発明
を使用するデータのマツピング、一時的保管及び
永久的保管に関する各ステツプを含む流れ図であ
る。第３Ａ図と第３Ｂ図は、アドレス空間中のプ
ログラムがDASDデータ・セツトまたは非主記憶
データ・セツト中のみに存在するデータを参照す
る時に関係する、本発明の論理を示す流れ図であ
る。第４Ａ図と第４Ｂ図は、アドレス空間中のプ
ログラムが非主記憶データ・セツト中の変更され
たデータを保管する時に関係する、本発明の論理
を示す流れ図である。第５Ａ図、第５Ｂ図、第５
Ｃ図は、好ましい実施例で使用される制御ブロツ
ク構造の概略図である。第６図は、本発明に関す
るページ・テーブル・エントリ（PTE）の部分
の様式を示す制御ブロツク・レイアウト図であ
る。第７図は、NMDSからLDS（線形データ・セ
ツト）へのページ書込みに関する各ステツプを示
す流れ図である。第８図は、いくつかの中間空間
を介するアドレス空間ウインドウの最終空間への
複数のマツピングを示す論理図である。第９図
は、ページの仮想アドレスと、そのページのペー
ジ・テーブル・エントリの仮想アドレスの関係を
示す構成図である。
Claims (1)
- 【特許請求の範囲】 １ CPU、主記憶装置、非主記憶機構、CPUと
主記憶装置に接続されたシステム資源、及びアド
レス空間と主記憶データ空間と非主記憶データ空
間から成る空間を支援するオペレーテイング・シ
ステムを含む中央処理装置において、 (a) アクセスしようとする外部記憶装置上の線形
データ・セツトを識別するステツプ、 (b) 線形データ・セツトを空間中の第１のアドレ
ス範囲にマツプするステツプ、 (c) 第１のアドレス範囲のサブセツトを、要求す
るユーザのアドレス空間中の第２のアドレス範
囲にマツプするステツプ、 (d) マツプされた線形データ・セツトの関連部分
を、変更されていなければ外部記憶装置から、
変更されていれば空間から、ビユーイング及び
変更のためにアドレス空間に転送するように、
第２アドレス範囲中のデータにアクセスするス
テツプ、 (e) 第２アドレス範囲中の任意の変更済みデータ
を、空間中の関連位置に転送するステツプ、 (f) 要求側ユーザのアドレス空間中の第３のアド
レス範囲を空間の第４のアドレス範囲に再マツ
プし、次いでステツプ(d)及び(e)と同様に第３範
囲中の新データにアクセスしてそれを転送する
ステツプ、 (g) データのマツプ、アクセス、転送を続行する
ステツプ、及び (h) 空間中に蓄積された変更済みデータを、外部
記憶装置中の線形データ・セツト上に保管する
ステツプ を含む、要求側ユーザが線形データ・セツトをビ
ユーし変更するための方法。 ２ CPU、主記憶装置、非主記憶機構、CPUと
主記憶装置に接続されたシステム資源、及びそれ
ぞれ一意的にセグメント・テーブル及びページ・
テーブルに関連づけられた複数の仮想記憶空間を
支援するオペレーテイング・システムを含む中央
処理装置において、 (a) 第１の仮想記憶空間中の第１のアドレス範囲
を識別するステツプ、 (b) 第２の仮想記憶空間中の第２のアドレス範囲
を識別するステツプ、及び (c) 第１アドレス範囲内の仮想アドレスへの参照
を第２アドレス範囲内の仮想アドレスへの参照
として解釈すべきことを、第１のマツプ指示手
段によつて指示するステツプ、 を含む、仮想アドレス範囲をマツプするための方
法。 ３ (a) アドレス空間から記憶手段へデータを書
き込むステツプ、 (b) アドレス空間中の第１のアドレス範囲を識別
するステツプ、 (c) 記憶手段中の第２のアドレス範囲を識別する
ステツプ、 (d) 第１アドレス範囲内の仮想アドレスへの参照
を第２アドレス範囲内の仮想アドレスへの参照
として解釈すべきことを、第１のマツプ指示手
段によつて指示するステツプ、 (e) 第１アドレス範囲内の仮想アドレスを参照す
ることによつて、上記の書き込まれたデータの
一部分を参照するステツプ、及び (f) 追加データの書込み、範囲の識別、データの
参照を続行するステツプ を含む、データを一時的に記憶するための方法。 ４ CPU、主記憶装置、補助記憶機構と拡張記
憶機構を含む非主記憶機構、CPUと主記憶装置
に接続されたシステム資源、及びオペレーテイン
グ・システムを含む中央処理装置において、 (a) 仮想アドレス空間、 (b) 仮想アドレス空間中で実行できるアプリケー
シヨン・プログラム、 (c) 仮想アドレス空間中のウインドウ、 (d) アプリケーシヨン・プログラムによつてアク
セスされるデータを含む、補助記憶機構に存在
する線形データ・セツト、 (e) アプリケーシヨン・プログラムにより線型デ
ータ・セツトに対して行なわれた変更を一時的
に記憶する記憶手段 (f) 線形データ・セツトを記憶手段中の第１のア
ドレス範囲にマツプするための、第１のマツピ
ング手段、 (g) 第１アドレス範囲のサブセツトをウインドウ
にマツプするための、第２のマツピング手段、 (h) ウインドウ中の参照された仮想アドレスを記
憶手段中の結果仮想アドレスに分解するための
第１のアドレス分解手段、及び (i) 記憶手段中の結果仮想アドレスを、アクセス
しようとするデータを含むページの非主記憶ア
ドレスに分解するための、第２のアドレス分解
手段 を含む、データをマツプするためのシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US274062 | 1988-11-21 | ||
| US07/274,062 US5095420A (en) | 1988-11-21 | 1988-11-21 | Method and system for performing virtual address range mapping in a virtual storage data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02181843A JPH02181843A (ja) | 1990-07-16 |
| JPH0524539B2 true JPH0524539B2 (ja) | 1993-04-08 |
Family
ID=23046598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300973A Granted JPH02181843A (ja) | 1988-11-21 | 1989-11-21 | データ・マツピング方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5095420A (ja) |
| EP (1) | EP0370178B1 (ja) |
| JP (1) | JPH02181843A (ja) |
| DE (1) | DE68924833T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179537A (ja) * | 2005-12-27 | 2007-07-12 | Samsung Electronics Co Ltd | 埋め込み型システムのためのデマンドページング装置及び方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02202652A (ja) * | 1989-02-01 | 1990-08-10 | Hitachi Ltd | 多重仮想記憶管理方式 |
| JP2829115B2 (ja) * | 1990-10-19 | 1998-11-25 | 株式会社日立製作所 | ファイル共用方法 |
| US5386525A (en) * | 1991-10-29 | 1995-01-31 | Pacific Bell | System for providing application programs with direct addressability into a shared dataspace |
| CA2285089C (en) * | 1991-11-12 | 2000-05-09 | Ibm Canada Limited-Ibm Canada Limitee | Logical mapping of data objects using data spaces |
| CA2083634C (en) * | 1991-12-30 | 1999-01-19 | Hung Ping Wong | Method and apparatus for mapping page table trees into virtual address space for address translation |
| EP0549924A1 (en) * | 1992-01-03 | 1993-07-07 | International Business Machines Corporation | Asynchronous co-processor data mover method and means |
| US5826057A (en) * | 1992-01-16 | 1998-10-20 | Kabushiki Kaisha Toshiba | Method for managing virtual address space at improved space utilization efficiency |
| US5274819A (en) * | 1992-03-27 | 1993-12-28 | Central Point Software, Inc. | Management system for memory resident computer programs |
| US5276878A (en) * | 1992-10-07 | 1994-01-04 | International Business Machines Corporation | Method and system for task memory management in a multi-tasking data processing system |
| US5479631A (en) * | 1992-11-19 | 1995-12-26 | International Business Machines Corporation | System for designating real main storage addresses in instructions while dynamic address translation is on |
| US5758157A (en) * | 1992-12-31 | 1998-05-26 | International Business Machines Corporation | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes |
| US5461721A (en) * | 1993-04-14 | 1995-10-24 | International Business Machines Corporation | System for transferring data between I/O devices and main or expanded storage under dynamic control of independent indirect address words (IDAWs) |
| US5628023A (en) * | 1993-04-19 | 1997-05-06 | International Business Machines Corporation | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view |
| US5377337A (en) * | 1993-06-08 | 1994-12-27 | International Business Machines Corporation | Method and means for enabling virtual addressing control by software users over a hardware page transfer control entity |
| US5566284A (en) * | 1993-12-22 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for mip-map generation using low-pass filtering based on resolution ratio |
| US5572661A (en) * | 1994-10-05 | 1996-11-05 | Hewlett-Packard Company | Methods and system for detecting data loss in a hierarchic data storage system |
| US5634028A (en) * | 1994-12-15 | 1997-05-27 | International Business Machines Corporation | Compact track address translation mapping system and method |
| US5542065A (en) * | 1995-02-10 | 1996-07-30 | Hewlett-Packard Company | Methods for using non-contiguously reserved storage space for data migration in a redundant hierarchic data storage system |
| US6453325B1 (en) | 1995-05-24 | 2002-09-17 | International Business Machines Corporation | Method and means for backup and restoration of a database system linked to a system for filing data |
| US6029160A (en) * | 1995-05-24 | 2000-02-22 | International Business Machines Corporation | Method and means for linking a database system with a system for filing data |
| US5652863A (en) * | 1995-06-07 | 1997-07-29 | International Business Machines Corporation | Graphical method of media partitioning on a hard disk |
| US5732404A (en) * | 1996-03-29 | 1998-03-24 | Unisys Corporation | Flexible expansion of virtual memory addressing |
| US5860144A (en) * | 1996-08-09 | 1999-01-12 | Oracle Corporation | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes |
| US6055617A (en) * | 1997-08-29 | 2000-04-25 | Sequent Computer Systems, Inc. | Virtual address window for accessing physical memory in a computer system |
| US6058463A (en) * | 1998-01-20 | 2000-05-02 | Motorola, Inc. | Paged memory data processing system with overlaid memory control registers |
| US6266739B1 (en) * | 1998-02-12 | 2001-07-24 | International Business Machines Corporation | Method and apparatus for ultra high-speed formatting of a disk drive volume |
| US6516342B1 (en) | 1998-07-17 | 2003-02-04 | International Business Machines Corporation | Method and apparatus for extending memory using a memory server |
| US6167459A (en) * | 1998-10-07 | 2000-12-26 | International Business Machines Corporation | System for reassigning alias addresses to an input/output device |
| JP3016230B1 (ja) * | 1999-04-01 | 2000-03-06 | 株式会社ビーコンインフォメーションテクノロジー | デ―タ管理方法及び装置、記録媒体 |
| JP2001142773A (ja) * | 1999-11-17 | 2001-05-25 | Fujitsu Ltd | 交換システムのデータ管理装置及び記録媒体 |
| US6618798B1 (en) * | 2000-07-11 | 2003-09-09 | International Business Machines Corporation | Method, system, program, and data structures for mapping logical units to a storage space comprises of at least one array of storage units |
| US6574706B2 (en) * | 2001-02-28 | 2003-06-03 | International Business Machines Corporation | Managing unvirtualized data pages in real storage |
| US7254668B1 (en) | 2002-10-28 | 2007-08-07 | Sandisk Corporation | Method and apparatus for grouping pages within a block |
| US7188228B1 (en) * | 2003-10-01 | 2007-03-06 | Sandisk Corporation | Hybrid mapping implementation within a non-volatile memory system |
| US7500082B2 (en) * | 2004-12-01 | 2009-03-03 | Microsoft Corporation | Automating the testing of software or hardware components by dynamically creating virtual storage devices on a simulated system bus in a physical computer system |
| US9201678B2 (en) | 2010-11-29 | 2015-12-01 | International Business Machines Corporation | Placing a virtual machine on a target hypervisor |
| US9053053B2 (en) * | 2010-11-29 | 2015-06-09 | International Business Machines Corporation | Efficiently determining identical pieces of memory used by virtual machines |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149444A (en) * | 1976-06-08 | 1977-12-12 | Fujitsu Ltd | Multiplex virtual space processing data processing system |
| IT1153611B (it) * | 1982-11-04 | 1987-01-14 | Honeywell Inf Systems | Procedimento di mappatura della memoria in sistema di elaborazione dati |
| US4584639A (en) * | 1983-12-23 | 1986-04-22 | Key Logic, Inc. | Computer security system |
| US4985829A (en) * | 1984-07-31 | 1991-01-15 | Texas Instruments Incorporated | Cache hierarchy design for use in a memory management unit |
| US4787031A (en) * | 1985-01-04 | 1988-11-22 | Digital Equipment Corporation | Computer with virtual machine mode and multiple protection rings |
| US4835685A (en) * | 1985-05-06 | 1989-05-30 | Computer X, Inc. | Virtual single machine with message-like hardware interrupts and processor exceptions |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
| US4758946A (en) * | 1986-04-09 | 1988-07-19 | Elxsi | Page mapping system |
| US4774659A (en) * | 1986-04-16 | 1988-09-27 | Astronautics Corporation Of America | Computer system employing virtual memory |
| JPS63231550A (ja) * | 1987-03-19 | 1988-09-27 | Hitachi Ltd | 多重仮想空間制御方式 |
| JPS63315945A (ja) * | 1987-06-19 | 1988-12-23 | Tokico Ltd | 炭素量測定装置 |
| US5127094A (en) * | 1987-11-09 | 1992-06-30 | Hitachi, Ltd. | Virtual storage type computer system |
| US4979098A (en) * | 1988-02-10 | 1990-12-18 | International Business Machines Corporation | Multiple address space token designation, protection controls, designation translation and lookaside |
-
1988
- 1988-11-21 US US07/274,062 patent/US5095420A/en not_active Expired - Fee Related
-
1989
- 1989-08-23 EP EP89115535A patent/EP0370178B1/en not_active Expired - Lifetime
- 1989-08-23 DE DE68924833T patent/DE68924833T2/de not_active Expired - Fee Related
- 1989-11-21 JP JP1300973A patent/JPH02181843A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179537A (ja) * | 2005-12-27 | 2007-07-12 | Samsung Electronics Co Ltd | 埋め込み型システムのためのデマンドページング装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02181843A (ja) | 1990-07-16 |
| DE68924833T2 (de) | 1996-06-27 |
| EP0370178A3 (en) | 1991-05-02 |
| US5095420A (en) | 1992-03-10 |
| EP0370178A2 (en) | 1990-05-30 |
| EP0370178B1 (en) | 1995-11-15 |
| DE68924833D1 (de) | 1995-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0524539B2 (ja) | ||
| US6125430A (en) | Virtual memory allocation in a virtual address space having an inaccessible gap | |
| US5652873A (en) | System and method for simulating a contiguous addressable data space | |
| US5617554A (en) | Physical address size selection and page size selection in an address translator | |
| US5996047A (en) | Method and apparatus for caching file control information corresponding to a second file block in a first file block | |
| US5088026A (en) | Method for managing a data cache using virtual external storage addresses as arguments | |
| US6061773A (en) | Virtual memory system with page table space separating a private space and a shared space in a virtual memory | |
| US4742450A (en) | Method to share copy on write segment for mapped files | |
| US5873127A (en) | Universal PTE backlinks for page table accesses | |
| US5835961A (en) | System for non-current page table structure access | |
| JPS62165249A (ja) | ペ−ジ・セグメント化仮想記憶デ−タ処理システムにおけるセグメント・サイズを自動的に大きくする方法 | |
| US5504857A (en) | Highly available fault tolerant relocation of storage with atomicity | |
| US5146580A (en) | Method and system for using expanded memory for operating system buffers and application buffers | |
| US5873120A (en) | Variable split virtual address space allocation with multi-system compatibility | |
| US20040268084A1 (en) | Protected RAM filesystem | |
| US5159677A (en) | Method and system for storing data in and retrieving data from a non-main storage virtual data space | |
| JP2000227874A (ja) | コンピュ―タ・システムにおいてディレクトリ構造を含むメイン・メモリの内容にアドレスするための方法および装置 | |
| US20120324186A1 (en) | Method, apparatus and computer for data operation | |
| US5276878A (en) | Method and system for task memory management in a multi-tasking data processing system | |
| JPH06208511A (ja) | ページ・フレームのデータを保護する方法 | |
| US7234039B1 (en) | Method, system, and apparatus for determining the physical memory address of an allocated and locked memory buffer | |
| Rubsam | MVS data services | |
| JPH06187205A (ja) | Ｅｅｐｒｏｍのアクセス方法および測量機 | |
| CN121681420A (zh) | 一种内存管理方法及相关设备 | |
| JPS6220044A (ja) | チエンジレコ−デイング制御方式 |