JPH05250079A - 入出力ポート - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、複数の入出力ポートのそれぞれが
ビット毎に入力用ポートまたは出力用ポートに切り替え
て使用される方式において、入力用ポートに外部から読
み込まれたデータによって、この入力用ポートのポート
データレジスタに書き込まれているデータが誤って変更
されることを容易に防止することができる入出力ポート
を提供することを目的とする。 【構成】 書き込み信号に応答してデータバスから信号
を入力するポートデータレジスタと、書き込み信号に応
答して動作し、その出力をもってポートデータレジスタ
の出力側にあるオンオフ手段を制御する入出力切り替え
レジスタと、出力端子に接続され、読み込み信号に応答
してデータバスに信号を入力する信号入力回路と、入出
力切り替えレジスタが出力設定されているときのみポー
トデータレジスタへの書き込みを可能となすポートデー
タレジスタ制御手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコントローラ
等の入出力ポートの改良に関する。特に、複数の入出力
ポートのそれぞれがビット毎に入力用ポートまたは出力
用ポートに切り替えて使用される方式において、入力用
ポートに外部から読み込まれたデータによって、この入
力用ポートのポートデータレジスタに既に書き込まれて
いるデータが誤って変更されることを容易に防止できる
入出力ポートを提供することを目的とする改良に関す
る。

【０００２】

【従来の技術】図３は従来技術に係る入出力ポートの原
理図である。 図３参照 図において、１は書き込み信号をトリガ信号として動
作しデータバス８から信号を入力するポートレジスタで
ある。２は書き込み信号をトリガ信号として動作し入
力に設定されているときには０（Low ）を出力し、出力
に設定されているときには１（High）を出力する入出力
切り替えレジスタである。３はこの入出力切り替えレジ
スタ２の出力にもとづいてオンオフするオンオフ手段
（例えば出力バッファ）である。４は上記のポートデー
タレジスタ１から上記のオンオフ手段３を介して出力さ
れる信号及び出力端子７から入力される信号を上記のデ
ータバス８に入力する信号入力回路である。５はこの信
号入力回路４に設けられ、読み込み信号をトリガ信号
としてオンオフする手段（例えば入力バッファ）であ
る。

【０００３】つぎに上記の入出力ポートの動作について
説明する。まず、ポートデータレジスタ１に書き込み信
号が与えられると、データバス８からポートデータレ
ジスタ１にデータ信号が入力され書き込まれる。入出力
ポートが出力用ポートとして使用されるときは、入出力
切り替えレジスタ２に書き込み信号が与えられると、
データバス８から入出力切り替えレジスタ２に出力設定
信号が入力されて書き込まれ、入出力切り替えレジスタ
２から１（High）が出力される。この入出力切り替えレ
ジスタの出力１によってオンオフ手段３はオンし、上記
のポートデータレジスタ１に書き込まれていたデータが
出力端子７から出力される。この出力端子７から出力さ
れるデータは、また、信号入力回路４に設けられたオン
オフ手段５に読み込み信号が与えられると、信号入力
回路４を介してデータバス８に入力され、データバス８
に接続されたＣＰＵ（図示せず。）に読み込まれる。ま
た、入出力ポートが入力用ポートとして使用されるとき
は、入出力切り替えレジスタ２に書き込み信号が与え
られるとデータバス８から入出力切り替えレジスタ２に
入力設定信号が入力されて書き込まれ、入出力切り替え
レジスタ２から０（Low ）が出力される。この０（Low
）出力によってオンオフ手段３はオフし、ポートレジ
スタ１のデータは出力することを阻止される。そして、
信号入力回路４のオンオフ手段５に読み込み信号が与
えられると、端子７から入力された信号は信号入力回路
４を介してデータバス８に入力され、ＣＰＵ（図示せ
ず。）に読み込まれる。

【０００４】上記の入出力ポートは、ＣＰＵのバス幅に
合わせて複数個使用され、例えば４ビットのマイクロコ
ンピュータの場合には図４に示すように４個の入出力ポ
ートが使用され、それぞれの入出力ポートには共通の書
き込み信号・及び読み込み信号が与えられる。し
たがって、入力用ポートと出力用ポートとが混在してい
る場合には、入力用ポートにも出力用ポートに印加され
ている書き込み信号が印加される結果、入力用ポート
のポートデータレジスタへの書き込みが可能となる。

【０００５】

【発明が解決しようとする課題】上記のように、従来技
術に係る入出力ポートが複数個使用され、入力用ポート
と出力用ポートとが混在している場合においては、入力
用ポートにおいて出力端子から入力され信号入力回路を
通ってデータバスに入力されたデータが、データバスに
接続されたＣＰＵに読み込まれるとゝもに、その入力用
ポートのポートデータレジスタにも廻り込む結果、この
入力用ポートが出力用ポートとして使用されるときのた
めにポートデータレジスタに既に書き込まれていたデー
タが上記の廻り込んだ入力データによって書き替えられ
ると云う欠点が存在する。そこで従来技術においては、
ソフトウエアによって上記の入力データによる書き替え
に対処しているため、ソフトウエアの処理が複雑になっ
ている。

【０００６】本発明の目的は、この欠点を解消すること
にあり、複雑の入出力ポートのそれぞれがビット毎に入
力用ポートまたは出力用ポートに切り替えて使用される
方式において、入力用ポートに外部から読み込まれたデ
ータによって、この入力用ポートのポートレジスタに既
に書き込まれているデータが誤って変更されることを容
易に防止できる入出力ポートを提供することにある。

【０００７】

【課題を解決するための手段】上記の目的は、データバ
スに一端が接続され、他端はオンオフ手段（３）を介し
て出力端子（７）に接続され、書き込み信号をトリガ信
号として動作しデータバスから信号を入力されるポート
データレジスタ（１）と、前記のデータバスに一端が接
続され、書き込み信号をトリガ信号として動作し、その
出力をもって前記のオンオフ手段（３）を制御する入出
力切り替えレジスタ（２）と、前記の出力端子（７）に
接続され、読み込み信号をトリガ信号として動作し前記
のデータバスに信号を入力する信号入力回路（４）とを
有する入出力ポートにおいて、前記の入出力切り替えレ
ジスタ（２）が出力に設定されているときは前記のポー
トデータレジスタ（１）への書き込みを可能となし、前
記の入出力切り替えレジスタ（２）が入力に設定されて
いるときは前記のポートデータレジスタ（１）への書き
込みを不可能となすポートデータレジスタ制御手段
（６）が設けられている入出力ポートによって達成され
る。

【０００８】

【作用】図２は本発明に係る入出力ポートの原理説明図
である。 図２参照 図に示すように、本発明に係る入出力ポートは、従来技
術における入出力ポートにポートデータレジスタ制御手
段６が付加されたものであり、このポートデータレジス
タ制御手段６は入出力切り替えレジスタ２が出力に設定
されているときのみポートデータレジスタ１への書き込
みを可能となすので、入出力切り替えレジスタ２が入力
に設定されていて、出力端子７から入力されるデータが
信号入力回路４を介してデータバス８に入力されても、
この入力データがポートデータレジスタ１にあるデータ
と書き替えられることはない。したがって、本発明によ
れば、単にポートデータレジスタ制御手段６を付加する
のみで、容易に上記の入力データによるポートデータレ
ジスタ１のデータ書き替えを防止することができる。

【０００９】

【実施例】以下、図面を参照して、本発明の一実施例に
係る入出力ポートについて説明する。

【００１０】図１参照 図において、１は、一端がデータバス８に接続され、端
子がオンオフ手段３（後記）を介して出力端子７に接続
され、書き込み信号に応答して上記のデータバス８か
らデータが書き込まれるポートデータレジスタ（例え
ば、Ｄフリップフロップ）である。２は、一端がデータ
バス８に接続され、書き込み信号に応答して動作し、
入力設定のときには０（Low ）を出力し、出力設定のと
きには１（High）を出力する入出力切り替えレジスタ
（例えば、Ｄフリップフロップ）である。３は、上記の
ポートデータレジスタ１と出力端子７との間に介在し、
上記の入出力切り替えレジスタ２の出力に応答してオン
オフするオンオフ手段であり、例えば、ＰチャネルFET
31とＮチャネルFET 32とナンドゲート33とノアゲート34
とインバータ35ともって構成される。４は、上記のポー
トデータバス１からオンオフ手段３を介して出力される
信号及び出力端子７から入力される信号をデータバス８
に入力する信号入力回路である。５は、この信号入力回
路４に設けられ、読み込み信号に応答してオンオフす
るオンオフ手段であり、例えば、インバータ51とノアゲ
ート52とＮチャネルFET 53とをもって構成される。６は
本発明の要旨に係るポートデータレジスタ制御手段であ
る。このポートデータレジスタ制御手段６は、上記の入
出力切り替えレジスタ２が出力に設定されているとき
に、書き込み信号に応答して上記のポートデータレジ
スタ１にデータ書き込みを行わせるものであり、例えば
ナンドゲート61とインバータ62とをもって構成される。

【００１１】つぎに、本実施例に係る入出力ポートの動
作について説明する。入出力切り替えレジスタ２書き込
み信号が入力されると、入出力切り替えレジスタ２は
データバスからのデータを書き込み、出力設定のときは
１（High）を出力し、入力設定のときは０（Low ）を出
力する。この入出力切り替えレジスタ２の出力信号１
（High）と書き込み信号とがポートデータレジスタ制
御手段６に入力されるときみのみ、ポートデータレジス
タ制御手段６は１（High）信号を出力し、この出力信号
によってポートデータレジスタ１はデータを書き込む。
したがって、入出力切り替えレジスタ２が入力に設定さ
れているときはポートデータレジスタ１にデータが書き
込まれることは阻止される。ところで、入出力切り替え
レジスタ２の出力はオンオフ手段３にも入力され、入出
力切り替えレジスタ２が出力設定されているときは入出
力切り替えレジスタ２の出力は１（High）であるので、
ポートデータレジスタ１の出力に応答してオンオフ手段
３のＰチャネルFET 31またはＮチャネルFET 32がオン
し、ポートデータレジスタ１の出力と同一レベルの信号
が出力端子７から出力される。この出力端子７から出力
されるデータは、また、信号入力回路４に設けられたオ
ンオフ手段５に入力され、読み込み信号に応答してオ
ンオフ手段５からデータバス８に出力され、データバス
８に接続されたＣＰＵ（図示せず。）に読み込まれる。
入出力切り替えレジスタ２が入力設定されているときに
は、オンオフ手段３のＰチャネルFET 31とＮチャネルFE
T 32とはともにオフされるのでポートデータレジスタ１
のデータは出力端子から出力されず、出力端子から入力
される外部の信号は、オンオフ手段５に読み込み信号
が入力がされたとき信号入力回路５を介してデータバス
８に入力され、ＣＰＵ（図示せず。）に読み込まれる。

【００１２】上記の入出力ポートはＣＰＵのバス幅に合
わせて複数個使用され、それぞれの入出力ポートには共
通の書き込み信号・及び読み込み信号が与えら
れ、一括したビット操作が行われる（図４再参照）。

【００１３】

【発明の効果】以上説明したとおり、本発明に係る入出
力ポートは従来技術に係る入出力ポートにポートデータ
レジスタ制御手段が付加されたものであり、このポート
データレジスタ制御手段は入出力切り替えレジスタが出
力設定されているときのみポートデータレジスタへの書
き込みを可能とするようにポートデータレジスタを制御
することゝされているので、入出力切り替えレジスタが
入力設定されていて出力端子から入力されるデータが信
号入力回路を介してデータバスに入力されても、この入
力データによってポートデータレジスタ内のデータが書
き替えられることはない。

【００１４】したがって、本発明は、複数の入出力ポー
トのそれぞれがビット毎に入力用ポートまたは出力用ポ
ートに切り替えて使用される方式において、入力用ポー
トに外部から読み込まれたデータによって、この入力用
ポートのポートレジスタに既に書き込まれているデータ
が誤って変更されることを容易に防止できる入出力ポー
トを提供することができる。

【図面の簡単な説明】

【図１】本発明の１実施例に係る入出力ポートの構成図
である。

【図２】本発明に係る入出力ポートの原理説明図であ
る。

【図３】従来技術に係る入出力ポートの原理説明図であ
る。

【図４】複数の入出力ポートの構成説明図である。

【符号の説明】

１ ポートデータレジスタ ２ 入出力切り替えレジスタ ３ オンオフ手段（出力用） ４ 信号入力回路 ５ オンオフ手段（入力用） ６ ポートデータレジスタ制御手段 ７ 出力端子 ８ データバス 31 ＰチャネルFET 32 ＮチャネルFET 33 ナンドゲート 34 ノアゲート 35 インバータ 51 インバータ 52 ノアゲート 53 ＮチャネルFET 書き込み信号（ポートデータレジスタ用） 書き込み信号（入出力切り替えレジスタ用） 読み込み信号 読み込み信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データバスに一端が接続され、他端はオ
   ンオフ手段（３）を介して出力端子（７）に接続され、
   書き込み信号をトリガ信号として動作しデータバスから
   信号を入力するポートデータレジスタ（１）と、 前記データバスに一端が接続され、書き込み信号をトリ
   ガ信号として動作し、その出力をもって前記オンオフ手
   段（３）を制御する入出力切り替えレジスタ（２）と、 前記出力端子（７）に接続され、読み込み信号をトリガ
   信号として動作し前記データバスに信号を入力する信号
   入力回路（４）とを有する入出力ポートにおいて、 前記入出力切り替えレジスタ（２）が出力に設定されて
   いるときは前記ポートデータレジスタ（１）への書き込
   み信号を可能となし、前記入出力切り替えレジスタ
   （２）が入力に設定されているときは前記ポートデータ
   レジスタ（１）への書き込みを不可能となすポートデー
   タレジスタ制御手段（６）が設けられてなることを特徴
   とする入出力ポート。