JPH05252009A - スライスレベル発生回路 - Google Patents
スライスレベル発生回路Info
- Publication number
- JPH05252009A JPH05252009A JP30366691A JP30366691A JPH05252009A JP H05252009 A JPH05252009 A JP H05252009A JP 30366691 A JP30366691 A JP 30366691A JP 30366691 A JP30366691 A JP 30366691A JP H05252009 A JPH05252009 A JP H05252009A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- operational amplifier
- anode
- cathode
- slice level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】スライスレベル発生回路において、微小入力信
号時での出力動作保証範囲が広いスライスレベル発生回
路を実現する。 【構成】入力端子は、第１のオペアンプと第２のオペア
ンプのそれぞれの非反転入力に接続され、第１のオペア
ンプの出力は第１のダイオードのカソードに接続され、
第１のダイオードのアノードは第１のオペアンプの反転
入力に接続され、第１のダイオードのアノードと電源の
間に第１のコンデンサが接続され、更に第１のダイオー
ドのアノードと出力端子の間に第１の抵抗が接続され、
第２のオペアンプの出力は第２のダイオードのアノード
に接続され、第２のダイオードのカソードは第２のオペ
アンプの反転入力に接続され、第２のダイオードのカソ
ードと電源の間に第２のコンデンサが接続され、更に第
２のダイオードのカソードと出力端子の間に第２の抵抗
が接続される。
号時での出力動作保証範囲が広いスライスレベル発生回
路を実現する。 【構成】入力端子は、第１のオペアンプと第２のオペア
ンプのそれぞれの非反転入力に接続され、第１のオペア
ンプの出力は第１のダイオードのカソードに接続され、
第１のダイオードのアノードは第１のオペアンプの反転
入力に接続され、第１のダイオードのアノードと電源の
間に第１のコンデンサが接続され、更に第１のダイオー
ドのアノードと出力端子の間に第１の抵抗が接続され、
第２のオペアンプの出力は第２のダイオードのアノード
に接続され、第２のダイオードのカソードは第２のオペ
アンプの反転入力に接続され、第２のダイオードのカソ
ードと電源の間に第２のコンデンサが接続され、更に第
２のダイオードのカソードと出力端子の間に第２の抵抗
が接続される。
Description
【０００１】
【産業上の利用分野】本発明はスライスレベル発生回路
に関し、特に入力信号の高低各レベルをホールドし、抵
抗分圧によりスライスレベルを発生させるスライスレベ
ル発生回路に関する。
に関し、特に入力信号の高低各レベルをホールドし、抵
抗分圧によりスライスレベルを発生させるスライスレベ
ル発生回路に関する。
【０００２】
【従来の技術】図２に従来のスライスレベル発生回路を
示す。
示す。
【０００３】図２に示すようなこの種のスライスレベル
発生回路は、入力端子がそれぞれダイオードＤ１のカソ
ードとダイオードＤ２のアノードに接続され、ダイオー
ドＤ１のアノードとグランドの間にコンデンサＣ１が接
続され、更にこのダイオードＤ１のアノードと出力端子
との間に抵抗Ｒ１が接続され、ダイオードＤ２のカソー
ドとグランドの間にコンデンサＣ２が接続され、更にこ
のダイオードＤ２のカソードと出力端子との間に抵抗Ｒ
２が接続されている。
発生回路は、入力端子がそれぞれダイオードＤ１のカソ
ードとダイオードＤ２のアノードに接続され、ダイオー
ドＤ１のアノードとグランドの間にコンデンサＣ１が接
続され、更にこのダイオードＤ１のアノードと出力端子
との間に抵抗Ｒ１が接続され、ダイオードＤ２のカソー
ドとグランドの間にコンデンサＣ２が接続され、更にこ
のダイオードＤ２のカソードと出力端子との間に抵抗Ｒ
２が接続されている。
【０００４】入力端子より入力信号が印加されると、そ
の入力信号の高低各レベルをコンデンサによりホールド
し、抵抗分圧によりスライスレベルを発生させる。
の入力信号の高低各レベルをコンデンサによりホールド
し、抵抗分圧によりスライスレベルを発生させる。
【０００５】
【発明が解決しようとする課題】図２に従来のスライス
レベル発生回路を示す。
レベル発生回路を示す。
【０００６】従来、図２に示すようなこの種のスライス
レベル発生回路は、ダイオードＤ１，Ｄ２の順方向降下
電圧をＶF とすると、この順方向降下電圧ＶF の為に正
確に入力信号の高低各レベルをホールドせず、微小入力
信号時での出力動作保証が出来ないと言った問題点があ
った。
レベル発生回路は、ダイオードＤ１，Ｄ２の順方向降下
電圧をＶF とすると、この順方向降下電圧ＶF の為に正
確に入力信号の高低各レベルをホールドせず、微小入力
信号時での出力動作保証が出来ないと言った問題点があ
った。
【０００７】従来のスライスレベル発生回路は、図２に
示すように入力信号ＶINとその入力信号のホールド高レ
ベルＶH ，低レベルＶL を抵抗Ｒ１，Ｒ２により抵抗分
圧し、スレッショルドレベルＶTHを発生させる。
示すように入力信号ＶINとその入力信号のホールド高レ
ベルＶH ，低レベルＶL を抵抗Ｒ１，Ｒ２により抵抗分
圧し、スレッショルドレベルＶTHを発生させる。
【０００８】 ＶTH＝（ＶH ＋ＶL ）／２［Ｒ１＝Ｒ２の時］…… しかし、ここで図２の回路の実際の高低ホールドレベル
ＶH ，ＶL は、ダイオードＤ１，Ｄ２を介しているた
め、ダイオードの順方向降下電圧ＶＦ（≒０．７Ｖ）分
ずれた値となる。つまり、入力信号ＶINの高低各レベル
をＶINH ，ＶINLとすると、ホールドレベルＶH ，ＶL
は、 ＶH ＝ＶINH −ＶF …… ＶL ＝ＶINL ＋ＶF …… となる。
ＶH ，ＶL は、ダイオードＤ１，Ｄ２を介しているた
め、ダイオードの順方向降下電圧ＶＦ（≒０．７Ｖ）分
ずれた値となる。つまり、入力信号ＶINの高低各レベル
をＶINH ，ＶINLとすると、ホールドレベルＶH ，ＶL
は、 ＶH ＝ＶINH −ＶF …… ＶL ＝ＶINL ＋ＶF …… となる。
【０００９】図３に従来のスライスレベル発生回路の動
作タイムチャートを示す。図３に示すタイムチャートを
参照して、入力信号レベルによる出力動作を確認する。
ここで、ＶH ，ＶL の初期状態をＶINH とした場合、 （１）入力信号が大きい時：ＶINH −ＶINL ＞２ＶF の
ときは、ＶH は、ＶINH のＶF シフトした値をピークと
し、同じくＶL は、ＶINL のＶF シフトした値をピーク
とし、スライスレベルＶTHは、正常動作する。（ＶH ，
ＶL の初期状態をＶINL とした場合も同様である） （２）入力信号が小さい時：ＶF ＜ＶINH −ＶINL ＜
２ＶF のときは、ＶLは、ＶINL のＶF シフトした値を
ピークとするが、ＶH は、ＶL に漸近するため、ＶF 分
シフトせず、極限状態ではＶH とＶL は同じ値となるた
め、スライスレベルＶTHは正常な値とならない。また、
ＶH ，ＶL の初期状態をＶINL とした場合でも、Ｖ
H は、ＶINH のＶF シフトした値をピークとし、Ｖ
L は、ＶH に漸近するため、同様にスライスレベルＶTH
は正常な値とならない。
作タイムチャートを示す。図３に示すタイムチャートを
参照して、入力信号レベルによる出力動作を確認する。
ここで、ＶH ，ＶL の初期状態をＶINH とした場合、 （１）入力信号が大きい時：ＶINH −ＶINL ＞２ＶF の
ときは、ＶH は、ＶINH のＶF シフトした値をピークと
し、同じくＶL は、ＶINL のＶF シフトした値をピーク
とし、スライスレベルＶTHは、正常動作する。（ＶH ，
ＶL の初期状態をＶINL とした場合も同様である） （２）入力信号が小さい時：ＶF ＜ＶINH −ＶINL ＜
２ＶF のときは、ＶLは、ＶINL のＶF シフトした値を
ピークとするが、ＶH は、ＶL に漸近するため、ＶF 分
シフトせず、極限状態ではＶH とＶL は同じ値となるた
め、スライスレベルＶTHは正常な値とならない。また、
ＶH ，ＶL の初期状態をＶINL とした場合でも、Ｖ
H は、ＶINH のＶF シフトした値をピークとし、Ｖ
L は、ＶH に漸近するため、同様にスライスレベルＶTH
は正常な値とならない。
【００１０】ＶINH −ＶINL ＜ＶF のときは、ＶH ，
ＶL は初期状態に依らず、共にＶFシフトせず、不安定
状態となるため、スライスレベルＶTHは正常な値となら
ない。
ＶL は初期状態に依らず、共にＶFシフトせず、不安定
状態となるため、スライスレベルＶTHは正常な値となら
ない。
【００１１】従って、従来のスライスレベル発生回路で
は、入力信号が式を満足しないと正常動作しない。
は、入力信号が式を満足しないと正常動作しない。
【００１２】ＶINH −ＶINL ＞２ＶF …… ここで、入力信号振幅値をＶPPとすると、ＶPP＝ＶINH
−ＶINL であるから、ＶPPは、 ＶPP＞２ＶF …… を満たさなければならない。
−ＶINL であるから、ＶPPは、 ＶPP＞２ＶF …… を満たさなければならない。
【００１３】つまり、微小入力信号時（ＶPP＝ＶINH −
ＶINL ＜２ＶF ）では、このスライスレベルＶTHは動作
保証出来ない。
ＶINL ＜２ＶF ）では、このスライスレベルＶTHは動作
保証出来ない。
【００１４】
【課題を解決するための手段】本発明によれば、入力端
子が、オペアンプＯＰ１とオペアンプＯＰ２のそれぞれ
の非反転入力に接続され、オペアンプＯＰ１の出力はダ
イオードＤ１のカソードに接続され、このダイオードＤ
１のアノードはオペアンプＯＰ１の反転入力に接続さ
れ、このダイオードＤ１のアノードとグランドの間にコ
ンデンサＣ１が接続され、更にこのダイオードＤ１のア
ノードと出力端子との間に抵抗Ｒ１が接続され、オペア
ンプＯＰ２の出力はダイオードＤ２のアノードに接続さ
れ、ダイオードＤ２のカソードはオペアンプＯＰ２の反
転入力に接続され、このダイオードＤ２のカソードとグ
ランドの間にコンデンサＣ２が接続され、更にこのダイ
オードＤ２のカソードと出力端子の間に抵抗Ｒ２が接続
されたスライスレベル回路を得る。
子が、オペアンプＯＰ１とオペアンプＯＰ２のそれぞれ
の非反転入力に接続され、オペアンプＯＰ１の出力はダ
イオードＤ１のカソードに接続され、このダイオードＤ
１のアノードはオペアンプＯＰ１の反転入力に接続さ
れ、このダイオードＤ１のアノードとグランドの間にコ
ンデンサＣ１が接続され、更にこのダイオードＤ１のア
ノードと出力端子との間に抵抗Ｒ１が接続され、オペア
ンプＯＰ２の出力はダイオードＤ２のアノードに接続さ
れ、ダイオードＤ２のカソードはオペアンプＯＰ２の反
転入力に接続され、このダイオードＤ２のカソードとグ
ランドの間にコンデンサＣ２が接続され、更にこのダイ
オードＤ２のカソードと出力端子の間に抵抗Ｒ２が接続
されたスライスレベル回路を得る。
【００１５】
【実施例】次に本発明の一実施例について図面を参照し
て説明する。第１図は本発明のスライスレベル発生回路
の一実施例の回路図である。
て説明する。第１図は本発明のスライスレベル発生回路
の一実施例の回路図である。
【００１６】本発明のスライスレベル発生回路は、図１
に示すように、入力端子は、オペアンプＯＰ１とオペア
ンプＯＰ２のそれぞれの非反転入力に接続され、オペア
ンプＯＰ１の出力はダイオードＤ１のカソードに接続さ
れ、ダイオードＤ１のアノードはオペアンプＯＰ１の反
転入力に接続され、このダイオードＤ１のアノードとグ
ランドの間にコンデンサＣ１が接続され、更にこのダイ
オードＤ１のアノードと出力端子との間に抵抗Ｒ１が接
続され、オペアンプＯＰ２の出力はダイオードＤ２のア
ノードに接続され、ダイオードＤ２のカソードはオペア
ンプＯＰ２の反転入力に接続され、このダイオードＤ２
のカソードとグランドの間にコンデンサＣ２が接続さ
れ、更にこのダイオードＤ２のカソードと出力端子の間
に抵抗Ｒ２が接続される。
に示すように、入力端子は、オペアンプＯＰ１とオペア
ンプＯＰ２のそれぞれの非反転入力に接続され、オペア
ンプＯＰ１の出力はダイオードＤ１のカソードに接続さ
れ、ダイオードＤ１のアノードはオペアンプＯＰ１の反
転入力に接続され、このダイオードＤ１のアノードとグ
ランドの間にコンデンサＣ１が接続され、更にこのダイ
オードＤ１のアノードと出力端子との間に抵抗Ｒ１が接
続され、オペアンプＯＰ２の出力はダイオードＤ２のア
ノードに接続され、ダイオードＤ２のカソードはオペア
ンプＯＰ２の反転入力に接続され、このダイオードＤ２
のカソードとグランドの間にコンデンサＣ２が接続さ
れ、更にこのダイオードＤ２のカソードと出力端子の間
に抵抗Ｒ２が接続される。
【００１７】本発明のスライスレベル発生回路は、図１
に示すように、オペアンプＯＰ１の出力がダイオードＤ
１のカソードに接続され、ダイオードＤ１のアノードは
オペアンプＯＰ１の非反転入力に接続される。また、オ
ペアンプＯＰ２の出力がダイオードＤ２のアノードに接
続され、ダイオードＤ１のカソードはオペアンプＯＰ２
の非反転入力に接続されることによって、ダイオード順
方向電圧降下ＶF をキャンセルする。このため、コンデ
ンサＣ１の端子電圧に対し、入力電圧の電圧が低い場合
には、ダイオードＤ１が導通し、順方向降下電圧ＶF は
キャンセルされているため、コンデンサの端子電圧は入
力端子電圧と等しくなり、また、コンデンサＣ２の端子
電圧に対し、入力端子の電圧が高い場合には、ダイオー
ドＤ２が遮断し、コンデンサＣ１の端子電圧はＬレベル
をホールドする。
に示すように、オペアンプＯＰ１の出力がダイオードＤ
１のカソードに接続され、ダイオードＤ１のアノードは
オペアンプＯＰ１の非反転入力に接続される。また、オ
ペアンプＯＰ２の出力がダイオードＤ２のアノードに接
続され、ダイオードＤ１のカソードはオペアンプＯＰ２
の非反転入力に接続されることによって、ダイオード順
方向電圧降下ＶF をキャンセルする。このため、コンデ
ンサＣ１の端子電圧に対し、入力電圧の電圧が低い場合
には、ダイオードＤ１が導通し、順方向降下電圧ＶF は
キャンセルされているため、コンデンサの端子電圧は入
力端子電圧と等しくなり、また、コンデンサＣ２の端子
電圧に対し、入力端子の電圧が高い場合には、ダイオー
ドＤ２が遮断し、コンデンサＣ１の端子電圧はＬレベル
をホールドする。
【００１８】更に、コンデンサＣ２の端子電圧に対し、
入力端子の電圧が高い場合には、ダイオードＤ２が導通
し、順方向降下電圧ＶF はキャンセルされているため、
コンデンサの端子電圧は入力端子電圧と等しくなり、ま
た、コンデンサＣ２の端子電圧に対し、入力端子の電圧
が低い場合には、ダイオードＤ２が遮断し、コンデンサ
Ｃ２の端子電圧は高レベルをホールドする。つまり、コ
ンデンサＣ１，Ｃ２が、順方向降下電圧ＶF の影響を受
けず、入力電圧の高低各レベルを正しくホールド出来る
ため、微小入力信号時（ＶH −ＶL ＜２ＶF ）でも正し
いスライスレベルを発生することができる。
入力端子の電圧が高い場合には、ダイオードＤ２が導通
し、順方向降下電圧ＶF はキャンセルされているため、
コンデンサの端子電圧は入力端子電圧と等しくなり、ま
た、コンデンサＣ２の端子電圧に対し、入力端子の電圧
が低い場合には、ダイオードＤ２が遮断し、コンデンサ
Ｃ２の端子電圧は高レベルをホールドする。つまり、コ
ンデンサＣ１，Ｃ２が、順方向降下電圧ＶF の影響を受
けず、入力電圧の高低各レベルを正しくホールド出来る
ため、微小入力信号時（ＶH −ＶL ＜２ＶF ）でも正し
いスライスレベルを発生することができる。
【００１９】
【発明の効果】以上説明したように、本発明のスライス
レベル発生回路は、入力端子がオペアンプＯＰ１とオペ
アンプＯＰ２のそれぞれの非反転入力に接続され、オペ
アンプＯＰ１の出力はダイオードＤ１のカソードに接続
され、ダイオードＤ１のアノードはオペアンプＯＰ１の
反転入力に接続され、このダイオードＤ１のアノードと
グランドの間にコンデンサＣ１が接続され、更にこのダ
イオードＤ１のアノードと出力端子の間に抵抗Ｒ１が接
続され、オペアンプＯＰ２の出力はダイオードＤ２のア
ノードに接続され、ダイオードＤ２のカソードはオペア
ンプＯＰ２の反転入力に接続され、このダイオードＤ２
のカソードとグランドの間にコンデンサＣＤが接続さ
れ、更にこのダイオードＤ２のカソードと出力端子との
間に抵抗Ｒ２が接続されることによって、ホールドレベ
ルにおけるダイオードＤ１，Ｄ２の順方向降下電圧ＶF
分のずれを無くし、微小入力信号時での出力動作保証範
囲を大きくすることが出来る。
レベル発生回路は、入力端子がオペアンプＯＰ１とオペ
アンプＯＰ２のそれぞれの非反転入力に接続され、オペ
アンプＯＰ１の出力はダイオードＤ１のカソードに接続
され、ダイオードＤ１のアノードはオペアンプＯＰ１の
反転入力に接続され、このダイオードＤ１のアノードと
グランドの間にコンデンサＣ１が接続され、更にこのダ
イオードＤ１のアノードと出力端子の間に抵抗Ｒ１が接
続され、オペアンプＯＰ２の出力はダイオードＤ２のア
ノードに接続され、ダイオードＤ２のカソードはオペア
ンプＯＰ２の反転入力に接続され、このダイオードＤ２
のカソードとグランドの間にコンデンサＣＤが接続さ
れ、更にこのダイオードＤ２のカソードと出力端子との
間に抵抗Ｒ２が接続されることによって、ホールドレベ
ルにおけるダイオードＤ１，Ｄ２の順方向降下電圧ＶF
分のずれを無くし、微小入力信号時での出力動作保証範
囲を大きくすることが出来る。
【図１】本発明の一実施例によるスライスレベル発生回
路。
路。
【図２】従来のスライスレベル発生回路。
【図３】従来のスライスレベル発生回路の動作タイムチ
ャート。
ャート。
１ コンデンサＣ１ ２ 抵抗Ｒ１ ３ 抵抗Ｒ２ ４ コンデンサＣ２ ５ ダイオードＤ１ ６ ダイオードＤ２ ７ オペアンプＯＰ１ ８ オペアンプＯＰ２ ９ 入力端子 １０ 出力端子
Claims (1)
- 【請求項１】 入力端子は、第１のオペアンプと第２の
オペアンプのそれぞれの非反転入力に接続され、前記第
１のオペアンプの出力は第１のダイオードのカソードに
接続され、前記第１のダイオードのアノードは前記第１
のオペアンプの反転入力に接続され、前記第１のダイオ
ードのアノードと電源の間に第１のコンデンサが接続さ
れ、更に前記第１のダイオードのアノードと出力端子の
間に第１の抵抗が接続され、前記第２のオペアンプの出
力は第２のダイオードのアノードに接続され、前記第２
のダイオードのカソードは前記第２のオペアンプの反転
入力に接続され、前記第２のダイオードのカソードと電
源の間に第２のコンデンサが接続され、更に前記第２の
ダイオードのカソードと出力端子の間に第２の抵抗が接
続されることを特徴とするスライスレベル発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30366691A JPH05252009A (ja) | 1991-11-20 | 1991-11-20 | スライスレベル発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30366691A JPH05252009A (ja) | 1991-11-20 | 1991-11-20 | スライスレベル発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252009A true JPH05252009A (ja) | 1993-09-28 |
Family
ID=17923767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30366691A Withdrawn JPH05252009A (ja) | 1991-11-20 | 1991-11-20 | スライスレベル発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633320B2 (en) | 2007-06-29 | 2009-12-15 | Kabushiki Kaisha Toshiba | Comparator circuit |
-
1991
- 1991-11-20 JP JP30366691A patent/JPH05252009A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7633320B2 (en) | 2007-06-29 | 2009-12-15 | Kabushiki Kaisha Toshiba | Comparator circuit |
| US8044686B2 (en) | 2007-06-29 | 2011-10-25 | Kabushiki Kaisha Toshiba | Comparator circuit for generating binarized data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324813A (ja) | 差動し張発振器 | |
| US5043730A (en) | Digital-analog conversion circuit with application of voltage biasing for distortion stabilization | |
| US4611136A (en) | Signal delay generating circuit | |
| GB2084826A (en) | Full-wave rectifying circuit | |
| JPH0115169B2 (ja) | ||
| JPH05252009A (ja) | スライスレベル発生回路 | |
| US4626702A (en) | Saw-tooth wave generating circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4008440A (en) | Amplitude-limiter | |
| US3946253A (en) | Pulse train generator | |
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| US4763024A (en) | Gain control cell | |
| JPH0247616Y2 (ja) | ||
| JPS59221026A (ja) | デジタル信号受信回路 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JPS6337528B2 (ja) | ||
| JPH10240358A (ja) | 定電圧回路 | |
| JPS59203963A (ja) | レベル判定回路 | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JPH0962378A (ja) | 定電流回路 | |
| JPH0548355A (ja) | 電子ボリユーム | |
| KR980012931A (ko) | 인덱스 펄스 발생회로 | |
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| JPH0815254B2 (ja) | 遅延回路 | |
| JPH0795019A (ja) | 電気回路および受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |