JPH0525384B2 - - Google Patents
Info
- Publication number
- JPH0525384B2 JPH0525384B2 JP61227185A JP22718586A JPH0525384B2 JP H0525384 B2 JPH0525384 B2 JP H0525384B2 JP 61227185 A JP61227185 A JP 61227185A JP 22718586 A JP22718586 A JP 22718586A JP H0525384 B2 JPH0525384 B2 JP H0525384B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline
- silicon
- soi
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は絶縁層上のシリコン結晶層
（Siliconon Insulator；SOI）の製造技術に係わ
り、特に結晶欠陥の少ない高品質なSOI層を形成
することのできる半導体結晶層の製造方法に関す
る。 （従来の技術） 最近、電子ビームやレーザービーム等のエネル
ギービーム照射によるアニール法やストリツプヒ
ータを用いたゾーンメルト法等によりSOI層を形
成する技術の開発が盛んに行なわれている。この
SOI技術の目指すところはSOI上に２次元的に集
積回路を形成し、高速動作素子を製作すること、
或いは集積回路を多層に形成して３次元集積素子
を製作することである。 SOI層の形成は通常、シリコン単結晶基板上に
絶縁層としてSiO2層を形成し、その上に多結晶
シリコン層を堆積し、更にその上に保護膜として
SiO2膜を堆積したのち、上記したエネルギービ
ームアニールやゾーンメルト法により多結晶シリ
コン層を溶融・再結晶化させることにより、前記
多結晶シリコン層を単結晶化させる方法が用いら
れている。しかしこの場合、再結晶化後のシリコ
ン層は完全な単結晶層とならず種々の方位の通常
１〜100μm程度の大きさの多結晶層となるため単
結晶層の場合に比べ電気的特性が劣り、素子特性
の向上に問題があつた。 これを改良する方法として第４図に示す様な方
法が行なわれている。 即ち、シリコン基板４０上に開孔部４１を持つ
絶縁層４２を形成し、続いて多結晶若しくは非晶
質のシリコン層を前記絶縁層４２及び開口部４１
の全面に形成し、その上に保護用SiO2層４４を
堆積した後、電子ビーム或いはレーザービーム等
のエネルギービーム４５を図のＢから矢印方向へ
照射し、溶融・再結晶化させて単結晶シリコン層
４３を形成するものである。この場合、ビーム照
射により開孔部４１では前記単結晶化される多結
晶若しくは非晶質シリコン層がシリコン基板４０
と直接接触しているのでシリコン基板４０から縦
方向及びそれに続いて横方向にエピタキシヤル成
長が進行しシリコン基板４０の結晶方位情報を絶
縁層４２上に成長する単結晶層に与えることがで
きる。 しかしながら、シリコン基板４０と同一方位の
単結晶層は上記開孔部４１からの距離が高々
100μm程度しか成長せず、それ以上の距離の領域
ではこの方法によつても亜結晶粒界や結晶粒界が
発生する等の問題があつた。 これら従来方法の根本的原因は第５図に示すよ
うに多結晶若しくは非晶質シリコン層４６が溶融
状態のシリコン層４７である際に、その上下に隣
接するSiO2層４２，４４の一部が溶解し溶融シ
リコン層４７中の酸素濃度が高まりシリコン中の
固溶限界濃度を超えてしまうため、再結晶化する
際に析出物が生成し、それが結晶粒界発生につな
がるものと考えられる。この考察は、融点直下の
固相シリコン中の酸素の固溶限界は1.5〜３×
1018cm-3であり、通常のSOI再結晶化層中の酸素
濃度は〜1019cm-3程度であることを考えれば妥当
と言える。ここで、第５図に於いて、第４図と同
一部分は同一の符号を付して示した。４８は
SiO2層４２，４４中の酸素原子であり、その溶
融シリコン層４７への移動の様子を概念的に示し
たものである。 この酸素濃度の問題を解決する手段として前記
第５図で示した保護用SiO2層４４の一部を開孔
させる手法がL.Pfeiffer et al.，Appl.Phys.Lett.
47（1985）157.に提案されている。これは溶融し
たシリコン層中に含まれている過剰な酸素原子が
シリコン原子と結合した一酸化シリコン（SiO）
の形で上記開口部から蒸発する現象を利用するも
のである。この方法によればSOI再結晶化層の酸
素濃度を低減化できそれにより結晶欠陥の少ない
SOI層の形成が可能である。 しかしながらこの方法では保護膜が連続でない
ために得られるSOI層の表面の平坦性に問題があ
り、高密度集積素子を形成することは困難であ
る。 （発明が解決しようとする問題点） 本発明は上記従来の問題点を鑑みてなされたも
ので、その目的は、再結晶化過程でのSOI中の酸
素濃度を低減化し、結晶欠陥が少なく平坦性に優
れた高品質なSOI層を形成することである。 ［発明の構成］ （問題点を解決するための手段） 本発明は上記目的を達成するために絶縁物層を
被着した半導体基板上に半導体結晶層を形成する
方法においてこの半導体結晶層とすべき半導体層
の上部に高融点金属酸化物膜を被着した後、前記
半導体層を溶融・再結晶化して半導体結晶層を形
成せしめることを特徴とする半導体結晶層の製造
方法を提供する。 （作用） 本発明の原理は、SOI表面保護膜として酸素原
子や酸化シリコン分子に対し透過性に富む物質、
即ち、高融点金属酸化物膜を用いることにより、
例えば電子ビームを用いたSOIの再結晶化過程で
SOI中の過剰な酸素を外方拡散つまり、表面から
蒸発させ、SOI再結晶化層の酸素濃度を低減化し
て結晶粒界、積層欠陥、双晶、転位等の結晶欠陥
の発生を抑止できるようにしたのである。 又、上記保護膜中から外方拡散した酸素を効率
的に除去する目的で前記保護膜上にシリコン層や
金属層を堆積する方法も有効である。 （実施例） 以下、本発明による実施例を図面を用いて説明
する。第１図は、本発明の第１の実施例を示す工
程断面図である。ここで用いられる試料１０は、
まず第１図ａに示すように、方位の単結晶シリコ
ン基板１１上にCVD法により厚さ1.5μmにシリコ
ン酸化（SiO2）膜１２を堆積し、その上部全面
にシラン（SiH4）の熱分解を用いたCVD法によ
り厚さ0.6μmの多結晶シリコン層１３を堆積しそ
の上部にスパツタ法により高融点金属酸化物層と
して例えばZrO2層（厚さ0.5μm）１４を堆積させ
たものである。ZrO2層１４のスパツタにはZrO2
焼結体のターゲツトを用いた。このスパツタによ
つて堆積する膜の組成はターゲツト材の膜の組成
よりも酸素が減少し、ZrO2-xとなるため、スパ
ツタチヤンバ中に微量の乾燥酸素（O2）ガスを
導入することによりその組成を制御した。 この様にして形成した試料１０を第１図ｂに示
すように走査型電子ビーム１５等のエネルギービ
ームにより図のＡから矢印方向に走査することに
より、多結晶シリコン層１３を順次、溶融・再結
晶化し単結晶シリコン層１３ａを形成し、SOI層
とした。 電子ビーム１５の走査は、T.Hamasaki et
al.，J.Appl.Phys.59（1986）2971.による方法を
用いた。即ち、36MHzの振幅変調した正弦波によ
り半値幅約150μmのスポツトビームを一方向に高
速偏向することにより、長さ約５mmに疑似的に線
状化したものを用い、振幅変調には周波数10kHz
で線状化ビームの長さ方向強度分布を均一化スル
ために計算機制御された波形をもつ変調波を用い
た。 この線状化されたビーム１５をビーム加速電圧
12kV、ビーム電流 9.5mA、走査速度 100mm／
ｓで線状化ビームと直角な方向に走査した。 この結果得られたSOI層は従来に比べ格段に結
晶粒界が少なくなつた。つまり、ZrO2層１４等
の高融点金属酸化物層を被着ししないで多結晶シ
リコン層１３の溶融・再結晶化する場合には、ほ
ぼ走査方向を平行に平均間隔10μmの結晶粒界が
多数存在するが、上記実施例では平均間隔が
200μmとなり、均一な単結晶領域の面積が飛躍的
に増大した。この時、ZrO2層１４と単結晶シリ
コン層１３ａの界面ではZrSiO4ZrO2＋SiO2の
反応が起こり、この界面に極薄いSiO2層が形成
されてこの界面からZrO2層表面に向かつて酸素
濃度勾配が高くなつているものと考えられる。 次に本発明の第２の実施例について第２図を用
いて説明する。 第２図は、第１の実施例で用いた試料構造（第
１図ａ）の上部に更にCVD法により厚さ0.1μm多
結晶シリコン層１６を堆積させた試料１０′を示
している。この試料１０′に第１の実施例と同様
に走査型電子ビーム１５を走査して、多結晶シリ
コン層を溶融・再結晶化させることによりSOI層
を形成することができる。尚、第１図と同一のも
のは同一の符号を付して示し、その形成方法は第
１の実施例と同様であるので詳細な説明は省略す
る。 この結果得られたSOI層では先の第１の実施例
よりも結晶粒界の発生はより少ななつた。つま
り、結晶粒界の間隔は２〜３mmであり、部分的に
は〜５mmの間隔の領域も存在する。この様な大面
積の単結晶層が得られることにより、その後この
単結晶層に半導体素子を形成する上でも有効であ
る。 この結果は、再結晶化の過程において前述した
過剰な酸素がZrO2層１４中を拡散し、このZrO2
上に被着された多結晶シリコン層１６のシリコン
原子と反応してSiO2層が形成されて、SOI層中の
酸素濃度がシリコン中の酸素の固溶限よりも大幅
に低いものとなり、結晶粒界発生が完全に抑止さ
れたためであると考えられる。 次に本発明の第３の実施例を第３図を用いて説
明する。 第３図ａに示すように試料はまず100面方位の
単結晶シリコン基板１１上にCVD法により厚さ
2.0μmのSiO2膜１２を堆積し、通常のフオトエツ
チングにより幅2.0μmのシード部とすべき部分を
除去して開孔部１７を形成する。次いでSiH4の
熱分解を用いたCVD法により前記開孔部１７及
びSiO2膜１２上全面に連続して厚さ0.6μmの多結
晶シリコン層１３を堆積し、その上部に第２の実
施例と全く同様にしてZrO2層１４、多結晶シリ
コン層１６を順次堆積させたものである。第３図
ｂに示すようにこの試料上に第１の実施例と同様
に走査型電子ビームアニール１５をA′から矢印
方向に走査することにより、多結晶シリコン層１
３を単結晶シリコン層１３ａとした。この結果得
られたSOI層はシ−ド部を通じて横方向エピタキ
シヤル成長しているため基板１１のシリコンと同
一方位の単結晶となつている。この実施例におい
て結晶粒界の発生はほとんど見られず５mm角パタ
ーンこのシ−ドで囲まれた領域が結晶粒界の無い
完全な単結晶層が得られた。 なお、本発明は上述した実施例方法に限定され
るものではない。例えば、第２及び第３の実施例
ではZrO2層１４の上部に設ける酸素吸収層の材
料は必ずしも多結晶シリコン層１６でなくてもよ
く、非晶質シリコン、ゲルマニウム、Ca As，
Ca Ｐ，等の半導体層或いは、Sn，Ti，Hf，
Nb，Fe，Cu，In，Sb，Ni，Pd，Al等の金属層
等でも良い。 また、上述の第１乃至第３の実施例では、SOI
の表面保護層としてジルコニウム酸化物層を用い
たが、ハフニウム酸化物、チタン酸化物、及びそ
れらにイツトリウム酸化物とシリコン酸化物を混
合したもの等を用いても同様の効果が得られる。
そしてこれらの表面保護層の形成にスパツタ法を
用いたが、真空蒸着法、CVD法等により形成し
てもよい。 更に、溶融・再結晶化には走査型電子ビームア
ニール法を用いたが、他にパルス電子ビームアニ
ール、レーザービームアニール、ストリツプヒー
ターやランプ加熱等を用いたゾーンメルテイング
法（ZMR）等を用いても同様な効果が得られる。 〔発明の効果〕 以上、述べてきたように本発明によれば、従来
のSOI層中の過剰な酸素の析出に起因した結晶欠
陥の発生を大幅に低減することができる。
（Siliconon Insulator；SOI）の製造技術に係わ
り、特に結晶欠陥の少ない高品質なSOI層を形成
することのできる半導体結晶層の製造方法に関す
る。 （従来の技術） 最近、電子ビームやレーザービーム等のエネル
ギービーム照射によるアニール法やストリツプヒ
ータを用いたゾーンメルト法等によりSOI層を形
成する技術の開発が盛んに行なわれている。この
SOI技術の目指すところはSOI上に２次元的に集
積回路を形成し、高速動作素子を製作すること、
或いは集積回路を多層に形成して３次元集積素子
を製作することである。 SOI層の形成は通常、シリコン単結晶基板上に
絶縁層としてSiO2層を形成し、その上に多結晶
シリコン層を堆積し、更にその上に保護膜として
SiO2膜を堆積したのち、上記したエネルギービ
ームアニールやゾーンメルト法により多結晶シリ
コン層を溶融・再結晶化させることにより、前記
多結晶シリコン層を単結晶化させる方法が用いら
れている。しかしこの場合、再結晶化後のシリコ
ン層は完全な単結晶層とならず種々の方位の通常
１〜100μm程度の大きさの多結晶層となるため単
結晶層の場合に比べ電気的特性が劣り、素子特性
の向上に問題があつた。 これを改良する方法として第４図に示す様な方
法が行なわれている。 即ち、シリコン基板４０上に開孔部４１を持つ
絶縁層４２を形成し、続いて多結晶若しくは非晶
質のシリコン層を前記絶縁層４２及び開口部４１
の全面に形成し、その上に保護用SiO2層４４を
堆積した後、電子ビーム或いはレーザービーム等
のエネルギービーム４５を図のＢから矢印方向へ
照射し、溶融・再結晶化させて単結晶シリコン層
４３を形成するものである。この場合、ビーム照
射により開孔部４１では前記単結晶化される多結
晶若しくは非晶質シリコン層がシリコン基板４０
と直接接触しているのでシリコン基板４０から縦
方向及びそれに続いて横方向にエピタキシヤル成
長が進行しシリコン基板４０の結晶方位情報を絶
縁層４２上に成長する単結晶層に与えることがで
きる。 しかしながら、シリコン基板４０と同一方位の
単結晶層は上記開孔部４１からの距離が高々
100μm程度しか成長せず、それ以上の距離の領域
ではこの方法によつても亜結晶粒界や結晶粒界が
発生する等の問題があつた。 これら従来方法の根本的原因は第５図に示すよ
うに多結晶若しくは非晶質シリコン層４６が溶融
状態のシリコン層４７である際に、その上下に隣
接するSiO2層４２，４４の一部が溶解し溶融シ
リコン層４７中の酸素濃度が高まりシリコン中の
固溶限界濃度を超えてしまうため、再結晶化する
際に析出物が生成し、それが結晶粒界発生につな
がるものと考えられる。この考察は、融点直下の
固相シリコン中の酸素の固溶限界は1.5〜３×
1018cm-3であり、通常のSOI再結晶化層中の酸素
濃度は〜1019cm-3程度であることを考えれば妥当
と言える。ここで、第５図に於いて、第４図と同
一部分は同一の符号を付して示した。４８は
SiO2層４２，４４中の酸素原子であり、その溶
融シリコン層４７への移動の様子を概念的に示し
たものである。 この酸素濃度の問題を解決する手段として前記
第５図で示した保護用SiO2層４４の一部を開孔
させる手法がL.Pfeiffer et al.，Appl.Phys.Lett.
47（1985）157.に提案されている。これは溶融し
たシリコン層中に含まれている過剰な酸素原子が
シリコン原子と結合した一酸化シリコン（SiO）
の形で上記開口部から蒸発する現象を利用するも
のである。この方法によればSOI再結晶化層の酸
素濃度を低減化できそれにより結晶欠陥の少ない
SOI層の形成が可能である。 しかしながらこの方法では保護膜が連続でない
ために得られるSOI層の表面の平坦性に問題があ
り、高密度集積素子を形成することは困難であ
る。 （発明が解決しようとする問題点） 本発明は上記従来の問題点を鑑みてなされたも
ので、その目的は、再結晶化過程でのSOI中の酸
素濃度を低減化し、結晶欠陥が少なく平坦性に優
れた高品質なSOI層を形成することである。 ［発明の構成］ （問題点を解決するための手段） 本発明は上記目的を達成するために絶縁物層を
被着した半導体基板上に半導体結晶層を形成する
方法においてこの半導体結晶層とすべき半導体層
の上部に高融点金属酸化物膜を被着した後、前記
半導体層を溶融・再結晶化して半導体結晶層を形
成せしめることを特徴とする半導体結晶層の製造
方法を提供する。 （作用） 本発明の原理は、SOI表面保護膜として酸素原
子や酸化シリコン分子に対し透過性に富む物質、
即ち、高融点金属酸化物膜を用いることにより、
例えば電子ビームを用いたSOIの再結晶化過程で
SOI中の過剰な酸素を外方拡散つまり、表面から
蒸発させ、SOI再結晶化層の酸素濃度を低減化し
て結晶粒界、積層欠陥、双晶、転位等の結晶欠陥
の発生を抑止できるようにしたのである。 又、上記保護膜中から外方拡散した酸素を効率
的に除去する目的で前記保護膜上にシリコン層や
金属層を堆積する方法も有効である。 （実施例） 以下、本発明による実施例を図面を用いて説明
する。第１図は、本発明の第１の実施例を示す工
程断面図である。ここで用いられる試料１０は、
まず第１図ａに示すように、方位の単結晶シリコ
ン基板１１上にCVD法により厚さ1.5μmにシリコ
ン酸化（SiO2）膜１２を堆積し、その上部全面
にシラン（SiH4）の熱分解を用いたCVD法によ
り厚さ0.6μmの多結晶シリコン層１３を堆積しそ
の上部にスパツタ法により高融点金属酸化物層と
して例えばZrO2層（厚さ0.5μm）１４を堆積させ
たものである。ZrO2層１４のスパツタにはZrO2
焼結体のターゲツトを用いた。このスパツタによ
つて堆積する膜の組成はターゲツト材の膜の組成
よりも酸素が減少し、ZrO2-xとなるため、スパ
ツタチヤンバ中に微量の乾燥酸素（O2）ガスを
導入することによりその組成を制御した。 この様にして形成した試料１０を第１図ｂに示
すように走査型電子ビーム１５等のエネルギービ
ームにより図のＡから矢印方向に走査することに
より、多結晶シリコン層１３を順次、溶融・再結
晶化し単結晶シリコン層１３ａを形成し、SOI層
とした。 電子ビーム１５の走査は、T.Hamasaki et
al.，J.Appl.Phys.59（1986）2971.による方法を
用いた。即ち、36MHzの振幅変調した正弦波によ
り半値幅約150μmのスポツトビームを一方向に高
速偏向することにより、長さ約５mmに疑似的に線
状化したものを用い、振幅変調には周波数10kHz
で線状化ビームの長さ方向強度分布を均一化スル
ために計算機制御された波形をもつ変調波を用い
た。 この線状化されたビーム１５をビーム加速電圧
12kV、ビーム電流 9.5mA、走査速度 100mm／
ｓで線状化ビームと直角な方向に走査した。 この結果得られたSOI層は従来に比べ格段に結
晶粒界が少なくなつた。つまり、ZrO2層１４等
の高融点金属酸化物層を被着ししないで多結晶シ
リコン層１３の溶融・再結晶化する場合には、ほ
ぼ走査方向を平行に平均間隔10μmの結晶粒界が
多数存在するが、上記実施例では平均間隔が
200μmとなり、均一な単結晶領域の面積が飛躍的
に増大した。この時、ZrO2層１４と単結晶シリ
コン層１３ａの界面ではZrSiO4ZrO2＋SiO2の
反応が起こり、この界面に極薄いSiO2層が形成
されてこの界面からZrO2層表面に向かつて酸素
濃度勾配が高くなつているものと考えられる。 次に本発明の第２の実施例について第２図を用
いて説明する。 第２図は、第１の実施例で用いた試料構造（第
１図ａ）の上部に更にCVD法により厚さ0.1μm多
結晶シリコン層１６を堆積させた試料１０′を示
している。この試料１０′に第１の実施例と同様
に走査型電子ビーム１５を走査して、多結晶シリ
コン層を溶融・再結晶化させることによりSOI層
を形成することができる。尚、第１図と同一のも
のは同一の符号を付して示し、その形成方法は第
１の実施例と同様であるので詳細な説明は省略す
る。 この結果得られたSOI層では先の第１の実施例
よりも結晶粒界の発生はより少ななつた。つま
り、結晶粒界の間隔は２〜３mmであり、部分的に
は〜５mmの間隔の領域も存在する。この様な大面
積の単結晶層が得られることにより、その後この
単結晶層に半導体素子を形成する上でも有効であ
る。 この結果は、再結晶化の過程において前述した
過剰な酸素がZrO2層１４中を拡散し、このZrO2
上に被着された多結晶シリコン層１６のシリコン
原子と反応してSiO2層が形成されて、SOI層中の
酸素濃度がシリコン中の酸素の固溶限よりも大幅
に低いものとなり、結晶粒界発生が完全に抑止さ
れたためであると考えられる。 次に本発明の第３の実施例を第３図を用いて説
明する。 第３図ａに示すように試料はまず100面方位の
単結晶シリコン基板１１上にCVD法により厚さ
2.0μmのSiO2膜１２を堆積し、通常のフオトエツ
チングにより幅2.0μmのシード部とすべき部分を
除去して開孔部１７を形成する。次いでSiH4の
熱分解を用いたCVD法により前記開孔部１７及
びSiO2膜１２上全面に連続して厚さ0.6μmの多結
晶シリコン層１３を堆積し、その上部に第２の実
施例と全く同様にしてZrO2層１４、多結晶シリ
コン層１６を順次堆積させたものである。第３図
ｂに示すようにこの試料上に第１の実施例と同様
に走査型電子ビームアニール１５をA′から矢印
方向に走査することにより、多結晶シリコン層１
３を単結晶シリコン層１３ａとした。この結果得
られたSOI層はシ−ド部を通じて横方向エピタキ
シヤル成長しているため基板１１のシリコンと同
一方位の単結晶となつている。この実施例におい
て結晶粒界の発生はほとんど見られず５mm角パタ
ーンこのシ−ドで囲まれた領域が結晶粒界の無い
完全な単結晶層が得られた。 なお、本発明は上述した実施例方法に限定され
るものではない。例えば、第２及び第３の実施例
ではZrO2層１４の上部に設ける酸素吸収層の材
料は必ずしも多結晶シリコン層１６でなくてもよ
く、非晶質シリコン、ゲルマニウム、Ca As，
Ca Ｐ，等の半導体層或いは、Sn，Ti，Hf，
Nb，Fe，Cu，In，Sb，Ni，Pd，Al等の金属層
等でも良い。 また、上述の第１乃至第３の実施例では、SOI
の表面保護層としてジルコニウム酸化物層を用い
たが、ハフニウム酸化物、チタン酸化物、及びそ
れらにイツトリウム酸化物とシリコン酸化物を混
合したもの等を用いても同様の効果が得られる。
そしてこれらの表面保護層の形成にスパツタ法を
用いたが、真空蒸着法、CVD法等により形成し
てもよい。 更に、溶融・再結晶化には走査型電子ビームア
ニール法を用いたが、他にパルス電子ビームアニ
ール、レーザービームアニール、ストリツプヒー
ターやランプ加熱等を用いたゾーンメルテイング
法（ZMR）等を用いても同様な効果が得られる。 〔発明の効果〕 以上、述べてきたように本発明によれば、従来
のSOI層中の過剰な酸素の析出に起因した結晶欠
陥の発生を大幅に低減することができる。
第１図乃至第３図は本発明による実施例を示す
断面図、第４図及び第５図は従来例を説明するた
めの説明図である。 １１……基板、１２……酸化膜、１３……多結
晶シリコン膜、１３ａ……単結晶シリコン層、１
４……高融点金属酸化物層、１５……エネルギー
ビーム、１６……多結晶シリコン層。
断面図、第４図及び第５図は従来例を説明するた
めの説明図である。 １１……基板、１２……酸化膜、１３……多結
晶シリコン膜、１３ａ……単結晶シリコン層、１
４……高融点金属酸化物層、１５……エネルギー
ビーム、１６……多結晶シリコン層。
Claims (1)
- １ 半導体基板上に開孔部を設けた絶縁物層を被
着し、該絶縁物層上に多結晶或は非晶質半導体層
を形成し、エネルギービームの走査により前記開
孔部を介して前記多結晶或は非晶質半導体層を溶
融・再結晶化して前記半導体単結晶層を形成する
方法において、前記多結晶或は非晶質半導体層の
上部に、再結晶化の過程で生成する過剰な酸素乃
至酸化物を外方拡散するジルコニウム系酸化物、
ハフニウム系酸化物、チタン系酸化物或はそれら
の混合物からなる高融点金属酸化物膜を被着し、
その上層に前記高融点金属酸化物膜中から外方拡
散した酸素を除去するシリコン層乃至金属層の少
なくとも一層を被着した後、前記多結晶或は非晶
質半導体層を溶融・再結晶化して半導体単結晶層
を形成せしめることを特徴とする半導体結晶層の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22718586A JPS6384013A (ja) | 1986-09-27 | 1986-09-27 | 半導体結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22718586A JPS6384013A (ja) | 1986-09-27 | 1986-09-27 | 半導体結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384013A JPS6384013A (ja) | 1988-04-14 |
| JPH0525384B2 true JPH0525384B2 (ja) | 1993-04-12 |
Family
ID=16856820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22718586A Granted JPS6384013A (ja) | 1986-09-27 | 1986-09-27 | 半導体結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384013A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG162675A1 (en) * | 2008-12-15 | 2010-07-29 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659694A (en) * | 1979-10-18 | 1981-05-23 | Agency Of Ind Science & Technol | Manufacture of thin film |
-
1986
- 1986-09-27 JP JP22718586A patent/JPS6384013A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6384013A (ja) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| JPS6115319A (ja) | 半導体装置の製造方法 | |
| JPH027415A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPH0525384B2 (ja) | ||
| JPH0517693B2 (ja) | ||
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JP2779033B2 (ja) | 多結晶Ｓｉ薄膜の成長方法 | |
| JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
| JPH0334847B2 (ja) | ||
| JP2706770B2 (ja) | 半導体基板の製造方法 | |
| JPH0236050B2 (ja) | ||
| JPH0652712B2 (ja) | 半導体装置 | |
| JPH0834176B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0779082B2 (ja) | 半導体単結晶層の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JP2500315B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPS6320011B2 (ja) | ||
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP2566663B2 (ja) | 半導体単結晶膜の製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH04314325A (ja) | 半導体装置の製造方法 | |
| JPS6038809A (ja) | 半導体装置の製造方法 | |
| JPS5939022A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS6233415A (ja) | 単結晶半導体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |