JPH0526926A - パルス幅−電圧変換回路 - Google Patents
パルス幅−電圧変換回路Info
- Publication number
- JPH0526926A JPH0526926A JP17633791A JP17633791A JPH0526926A JP H0526926 A JPH0526926 A JP H0526926A JP 17633791 A JP17633791 A JP 17633791A JP 17633791 A JP17633791 A JP 17633791A JP H0526926 A JPH0526926 A JP H0526926A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- input
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 入力信号のパルス幅ｔに比例する精度のよい
安定な電圧を得る、またその入力信号のパルス幅ｔの変
動に対する出力の追従性のよい電圧を得る。 【構成】 入力端子１に入力された信号信号Ａをゲート
回路８にてそれぞれ、入力パルス幅より一定期間長いパ
ルス信号Ｅと、その一定期間分の長さを有するパルス信
号Ｆとを用いて２組の充電回路２，６を駆動し、後段の
ピークホールド回路３，７の２つの出力に、それぞれの
パルス信号幅に比例した電位差を持ち、かつ同じタイミ
ングで充放電した出力信号Ｊ，Ｋを得て、これら信号を
減算器９に入力して差を検出し、出力端子５に出力電圧
Ｖ0 を得る。
安定な電圧を得る、またその入力信号のパルス幅ｔの変
動に対する出力の追従性のよい電圧を得る。 【構成】 入力端子１に入力された信号信号Ａをゲート
回路８にてそれぞれ、入力パルス幅より一定期間長いパ
ルス信号Ｅと、その一定期間分の長さを有するパルス信
号Ｆとを用いて２組の充電回路２，６を駆動し、後段の
ピークホールド回路３，７の２つの出力に、それぞれの
パルス信号幅に比例した電位差を持ち、かつ同じタイミ
ングで充放電した出力信号Ｊ，Ｋを得て、これら信号を
減算器９に入力して差を検出し、出力端子５に出力電圧
Ｖ0 を得る。
Description
【０００１】
【産業上の利用分野】この発明は入力クロック信号のパ
ルス幅を電圧に変換するパルス幅−電圧変換回路に関す
るものである。
ルス幅を電圧に変換するパルス幅−電圧変換回路に関す
るものである。
【０００２】
【従来の技術】図４は従来のパルス幅−電圧変換回路の
原理図であり、図において、１は入力端子、２は入力端
子１の信号を入力とする充電回路、３は充電回路２の出
力信号のピークを検出するピークホールド回路、４はピ
ークホールド回路３の出力信号の変動分を除去する平滑
回路、５は平滑回路４の出力信号を出力する出力端子で
ある。
原理図であり、図において、１は入力端子、２は入力端
子１の信号を入力とする充電回路、３は充電回路２の出
力信号のピークを検出するピークホールド回路、４はピ
ークホールド回路３の出力信号の変動分を除去する平滑
回路、５は平滑回路４の出力信号を出力する出力端子で
ある。
【０００３】次に動作について図５の回路図と図６のタ
イミングチャート図を用いて説明する。入力端子１に図
６(a) に示すパルス幅ｔのクロック信号Ａが入力された
場合、この入力信号Ａが期間ｔ0 の間、充電回路２に内
蔵されたスイッチ２３がオンし、充電回路の出力Ｂに
は、同じく内蔵する基準電圧源２４の電位ＶB が出力さ
れる。一方、期間ｔの間スイッチ２３はオフし、この期
間同じく内蔵するコンデンサ２２が定電流源２１からの
電流ＩC で充電されるので、期間ｔ後の出力Ｂの電圧は
基準電圧源２４の電位ＶB から、 Ｖ＝ＩC ・ｔ／Ｃ …(1) だけ高い電圧となる（図６(b) 参照）。このようにして
入力クロックＡのパルス幅ｔに応じた高さを有する電圧
Ｖが得られる。なおＣはコンデンサ２２の容量である。
イミングチャート図を用いて説明する。入力端子１に図
６(a) に示すパルス幅ｔのクロック信号Ａが入力された
場合、この入力信号Ａが期間ｔ0 の間、充電回路２に内
蔵されたスイッチ２３がオンし、充電回路の出力Ｂに
は、同じく内蔵する基準電圧源２４の電位ＶB が出力さ
れる。一方、期間ｔの間スイッチ２３はオフし、この期
間同じく内蔵するコンデンサ２２が定電流源２１からの
電流ＩC で充電されるので、期間ｔ後の出力Ｂの電圧は
基準電圧源２４の電位ＶB から、 Ｖ＝ＩC ・ｔ／Ｃ …(1) だけ高い電圧となる（図６(b) 参照）。このようにして
入力クロックＡのパルス幅ｔに応じた高さを有する電圧
Ｖが得られる。なおＣはコンデンサ２２の容量である。
【０００４】そしてこの信号Ｂが後段のピークホールド
回路３に入力され、期間ｔ後、その出力Ｃは信号Ｂの電
圧よりＴｒ３１のエミッタ・ベース間電圧ＶBE分だけ低
い電圧が出力される。ｔ以後、ピークホールド回路３の
定電流源３２の電流Ｉd でコンデンサ３３の電荷Ｃd は
放電され、期間ｔd において、Ｖd ＝Ｉd ・ｔd ／Ｃd
だけ電圧が下がる。そして、その後の期間ｔ3 において
は信号ＢよりＴｒ３１のエミッタベース間電圧ＶBEの電
圧だけ低い電圧が出力される。さらにこの信号Ｃは後段
の平滑回路４に入力され、ここで信号Ｃの交流分は除去
され、直流分（信号Ｃの平均値）である信号Ｄを出力す
る。よって、出力端子５の電圧Ｖ0 は以上より、 Ｖ0 ＝（ＶB −ＶBE）＋（Ｖ−Ｖd ／２） …(3) となる。
回路３に入力され、期間ｔ後、その出力Ｃは信号Ｂの電
圧よりＴｒ３１のエミッタ・ベース間電圧ＶBE分だけ低
い電圧が出力される。ｔ以後、ピークホールド回路３の
定電流源３２の電流Ｉd でコンデンサ３３の電荷Ｃd は
放電され、期間ｔd において、Ｖd ＝Ｉd ・ｔd ／Ｃd
だけ電圧が下がる。そして、その後の期間ｔ3 において
は信号ＢよりＴｒ３１のエミッタベース間電圧ＶBEの電
圧だけ低い電圧が出力される。さらにこの信号Ｃは後段
の平滑回路４に入力され、ここで信号Ｃの交流分は除去
され、直流分（信号Ｃの平均値）である信号Ｄを出力す
る。よって、出力端子５の電圧Ｖ0 は以上より、 Ｖ0 ＝（ＶB −ＶBE）＋（Ｖ−Ｖd ／２） …(3) となる。
【０００５】
【発明が解決しようとする課題】従来のパルス幅−電圧
変換回路は以上のように構成されており、入力のクロッ
ク信号Ａのパルス幅ｔに比例した電圧を生成する場合、
そのパルス幅の変化にも追従するようにしなければなら
ないので、ピークホールド回路で電流Ｉd による放電が
必要であり、また出力に安定な電圧を得るために平滑回
路において充放電による電圧変動を除去しなければなら
ず、この結果、出力電圧はパルス幅ｔに比例した電圧Ｖ
よりＶd ／２小さくなるという問題点があり、また出力
に変動のない安定な電圧を生成するための平滑回路の時
定数が大きいため、その追従性が遅く、入力信号のパル
ス幅ｔの変動に対する出力結果が遅くなるという問題点
があった。
変換回路は以上のように構成されており、入力のクロッ
ク信号Ａのパルス幅ｔに比例した電圧を生成する場合、
そのパルス幅の変化にも追従するようにしなければなら
ないので、ピークホールド回路で電流Ｉd による放電が
必要であり、また出力に安定な電圧を得るために平滑回
路において充放電による電圧変動を除去しなければなら
ず、この結果、出力電圧はパルス幅ｔに比例した電圧Ｖ
よりＶd ／２小さくなるという問題点があり、また出力
に変動のない安定な電圧を生成するための平滑回路の時
定数が大きいため、その追従性が遅く、入力信号のパル
ス幅ｔの変動に対する出力結果が遅くなるという問題点
があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、入力信号のパルス幅に比例する
精度のよい安定な電圧を得る、またその入力信号のパル
ス幅の変動に対する出力の追従性のよい電圧を得ること
のできるパルス幅−電圧変換回路を得ることを目的とす
る。
ためになされたもので、入力信号のパルス幅に比例する
精度のよい安定な電圧を得る、またその入力信号のパル
ス幅の変動に対する出力の追従性のよい電圧を得ること
のできるパルス幅−電圧変換回路を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係るパルス幅
−電圧変換回路は、入力信号からそれぞれパルス幅の異
なる２つの信号を作成するゲート回路と、この２つの信
号を入力とする２組の充電回路並びにピークホールド回
路と、各ピークホールド回路出力を受け、その電位差を
検出する減算回路とを備えたものである。
−電圧変換回路は、入力信号からそれぞれパルス幅の異
なる２つの信号を作成するゲート回路と、この２つの信
号を入力とする２組の充電回路並びにピークホールド回
路と、各ピークホールド回路出力を受け、その電位差を
検出する減算回路とを備えたものである。
【０００８】
【作用】この発明においては、ゲート回路で入力信号か
らそれぞれパルス幅の異なる２つの信号を作成し、入力
パルス幅より一定期間長いパルス信号と、その一定期間
分の長さを有するパルス信号とを用いて２組の充電回路
を駆動し、後段のピークホールド回路の２つの出力に、
それぞれのパルス信号幅に比例した電位差を持ち、かつ
同じタイミングで充放電した出力信号を得、この２つの
出力の差を検出して入力パルス幅に比例した出力を得る
ようにしたから、出力電圧が低下することなく精度のよ
い安定な電圧を得ることができ、また入力信号のパルス
幅の変動に対する追従性のよい電圧を得ることができ
る。
らそれぞれパルス幅の異なる２つの信号を作成し、入力
パルス幅より一定期間長いパルス信号と、その一定期間
分の長さを有するパルス信号とを用いて２組の充電回路
を駆動し、後段のピークホールド回路の２つの出力に、
それぞれのパルス信号幅に比例した電位差を持ち、かつ
同じタイミングで充放電した出力信号を得、この２つの
出力の差を検出して入力パルス幅に比例した出力を得る
ようにしたから、出力電圧が低下することなく精度のよ
い安定な電圧を得ることができ、また入力信号のパルス
幅の変動に対する追従性のよい電圧を得ることができ
る。
【０００９】
【実施例】図１は本発明の一実施例によるパルス幅−電
圧変換回路のブロック構成図であり、図４と同一符号は
同一または相当部分を示し、８がゲート回路であり、入
力端子１からの信号を受けて２つの信号Ｅ，Ｆを発生す
る。またゲート回路８後段には、充電回路２，ピークホ
ールド回路３、充電回路６，ピークホールド回路７の２
つの直列回路が並列に設けられており、２つのピークホ
ールド回路３，７の出力は減算器９に入力されている。
圧変換回路のブロック構成図であり、図４と同一符号は
同一または相当部分を示し、８がゲート回路であり、入
力端子１からの信号を受けて２つの信号Ｅ，Ｆを発生す
る。またゲート回路８後段には、充電回路２，ピークホ
ールド回路３、充電回路６，ピークホールド回路７の２
つの直列回路が並列に設けられており、２つのピークホ
ールド回路３，７の出力は減算器９に入力されている。
【００１０】次に動作について説明する。入力端子１に
図３(a) に示すようなパルス幅ｔのクロック信号Ａが入
力された場合、ゲート回路８の立下り遅延回路８１にて
クロックＡの立下りが遅延された信号Ｅ（図(b) 参照）
と、インバータ８２により得られた信号Ｅの反転信号と
のＡＮＤ回路８３による論理演算結果により得られたパ
ルス幅ｔ2 の信号Ｆ（図(c) 参照）が出力される。よっ
て、 ｔ＝ｔ1 −ｔ2 …(4) となる。
図３(a) に示すようなパルス幅ｔのクロック信号Ａが入
力された場合、ゲート回路８の立下り遅延回路８１にて
クロックＡの立下りが遅延された信号Ｅ（図(b) 参照）
と、インバータ８２により得られた信号Ｅの反転信号と
のＡＮＤ回路８３による論理演算結果により得られたパ
ルス幅ｔ2 の信号Ｆ（図(c) 参照）が出力される。よっ
て、 ｔ＝ｔ1 −ｔ2 …(4) となる。
【００１１】そして上記信号Ｅにより充電回路２が制御
され、期間ｔ10の間、充電回路２に内蔵するスイッチ２
３がオンし、充電回路の出力Ｇには同じく内蔵する基準
電圧源２４の電位ＶB が出力され、また期間ｔ1 の間、
スイッチ２３はオフし、この期間、同じく内蔵する容量
Ｃ1のコンデンサ２２が定電流源２１の電流Ｉc1で充電
されるので、期間ｔ1 後の充電回路２の出力Ｇの電圧Ｖ
G(t1) はＶB よりＶ1 高い電圧で、 Ｖ1 ＝Ｉc1・ｔ1 ／Ｃ1 となるから、 ＶG(t1) ＝ＶB ＋Ｖ1 ＝ＶB ＋Ｉc1・ｔ1 ／Ｃ1 …(5) となる（図(d) 参照）。
され、期間ｔ10の間、充電回路２に内蔵するスイッチ２
３がオンし、充電回路の出力Ｇには同じく内蔵する基準
電圧源２４の電位ＶB が出力され、また期間ｔ1 の間、
スイッチ２３はオフし、この期間、同じく内蔵する容量
Ｃ1のコンデンサ２２が定電流源２１の電流Ｉc1で充電
されるので、期間ｔ1 後の充電回路２の出力Ｇの電圧Ｖ
G(t1) はＶB よりＶ1 高い電圧で、 Ｖ1 ＝Ｉc1・ｔ1 ／Ｃ1 となるから、 ＶG(t1) ＝ＶB ＋Ｖ1 ＝ＶB ＋Ｉc1・ｔ1 ／Ｃ1 …(5) となる（図(d) 参照）。
【００１２】そして充電回路２の信号Ｇは後段のピーク
ホールド回路３で期間ｔ1 後、その出力Ｊには信号Ｇの
電圧ＶG(t1) よりもＴｒ３１のエミッタ・ベース間電圧
ＶBE分低い電圧が出力される（図(f) 参照）。よって、 ＶJ(t1) ＝ＶG(t1) −ＶBE …(6) となる。
ホールド回路３で期間ｔ1 後、その出力Ｊには信号Ｇの
電圧ＶG(t1) よりもＴｒ３１のエミッタ・ベース間電圧
ＶBE分低い電圧が出力される（図(f) 参照）。よって、 ＶJ(t1) ＝ＶG(t1) −ＶBE …(6) となる。
【００１３】そして、期間ｔ1 以後の期間ｔd1の間にお
いて、ピークホールド回路３の定電流源３２の電流Ｉd1
で内蔵するコンデンサ３３の容量Ｃd1の電荷は放電さ
れ、この間の放電電圧Ｖd1は、 Ｖd1＝Ｉd1・ｔd1／Ｃd1 …(7) となる。このｔd1以後の期間ｔc1においては信号Ｊより
もＶBE低い電圧が出力される（図(j) 参照）。
いて、ピークホールド回路３の定電流源３２の電流Ｉd1
で内蔵するコンデンサ３３の容量Ｃd1の電荷は放電さ
れ、この間の放電電圧Ｖd1は、 Ｖd1＝Ｉd1・ｔd1／Ｃd1 …(7) となる。このｔd1以後の期間ｔc1においては信号Ｊより
もＶBE低い電圧が出力される（図(j) 参照）。
【００１４】一方、ゲート回路８にて作成された他方の
信号Ｆ（図(c) 参照）により充電回路６が制御され、充
電回路６は充電回路２と同様に動作するので、期間ｔ2
後の信号Ｈの電圧ＶH(t2) は基準電圧源６４の基準電圧
ＶB よりＶ2 高い電圧で、 Ｖ2 ＝Ｉc2・ｔ2 ／Ｃ2 となるから、 ＶH(t1) ＝ＶB ＋Ｖ2 ＝ＶB ＋Ｉc1・ｔ2 ／Ｃ2 …(8) となる。
信号Ｆ（図(c) 参照）により充電回路６が制御され、充
電回路６は充電回路２と同様に動作するので、期間ｔ2
後の信号Ｈの電圧ＶH(t2) は基準電圧源６４の基準電圧
ＶB よりＶ2 高い電圧で、 Ｖ2 ＝Ｉc2・ｔ2 ／Ｃ2 となるから、 ＶH(t1) ＝ＶB ＋Ｖ2 ＝ＶB ＋Ｉc1・ｔ2 ／Ｃ2 …(8) となる。
【００１５】そして充電回路６の信号Ｈはその後段のピ
ークホールド回路７で期間ｔ2 後、その出力Ｋには信号
Ｈの電圧Ｖk(t2) よりもＴｒ７１のエミッタ・ベース間
電圧ＶBE分低い電圧が出力される（図(g) 参照）。よっ
て、 ＶJ(t2) ＝Ｖk(t2) −ＶBE …(9) となる。
ークホールド回路７で期間ｔ2 後、その出力Ｋには信号
Ｈの電圧Ｖk(t2) よりもＴｒ７１のエミッタ・ベース間
電圧ＶBE分低い電圧が出力される（図(g) 参照）。よっ
て、 ＶJ(t2) ＝Ｖk(t2) −ＶBE …(9) となる。
【００１６】そして、期間ｔ2 以後、ピークホールド回
路７はピークホールド回路３と同じ動作をする。ここ
で、放電電圧Ｖd2は、 Ｖd2＝Ｉd2・ｔd2／Ｃd2 …(10) となる。
路７はピークホールド回路３と同じ動作をする。ここ
で、放電電圧Ｖd2は、 Ｖd2＝Ｉd2・ｔd2／Ｃd2 …(10) となる。
【００１７】以上(5),(7),(8),(10)式より、Ｉc1＝
Ｉc2，Ｃ1 ＝Ｃ2 ，Ｉd1 ＝Ｉd2，Ｃd1＝Ｃd2のとき、
信号Ｊと信号Ｋの電圧変動は同じとなり、信号Ｊと信号
Ｋの電位差は一定となる。そして後段の減算回路９によ
り、この信号Ｊと信号Ｋの差を出力し、減算回路９の出
力信号Ｄは（出力電圧Ｖ0 ）は図３(h) に示すように、
ＶG(t1) −ＶH(t1) であるから、(5),(8) 式より次のよ
うになる。 Ｖ0 ＝ＶG(t1) −ＶH(t1) ＝（ＶB ＋Ｉc1・ｔ1 ／Ｃ1 ）−（ＶB ＋Ｉc2・ｔ2 ／Ｃ2 ） ここで、Ｉc1＝ＩC ，Ｉc2＝ＩC ，Ｃ1 ＝Ｃ，Ｃ2 ＝Ｃ
とおいた場合、 Ｖ0 ＝（ｔ1 −ｔ2 ）・ＩC ／Ｃ となる。
Ｉc2，Ｃ1 ＝Ｃ2 ，Ｉd1 ＝Ｉd2，Ｃd1＝Ｃd2のとき、
信号Ｊと信号Ｋの電圧変動は同じとなり、信号Ｊと信号
Ｋの電位差は一定となる。そして後段の減算回路９によ
り、この信号Ｊと信号Ｋの差を出力し、減算回路９の出
力信号Ｄは（出力電圧Ｖ0 ）は図３(h) に示すように、
ＶG(t1) −ＶH(t1) であるから、(5),(8) 式より次のよ
うになる。 Ｖ0 ＝ＶG(t1) −ＶH(t1) ＝（ＶB ＋Ｉc1・ｔ1 ／Ｃ1 ）−（ＶB ＋Ｉc2・ｔ2 ／Ｃ2 ） ここで、Ｉc1＝ＩC ，Ｉc2＝ＩC ，Ｃ1 ＝Ｃ，Ｃ2 ＝Ｃ
とおいた場合、 Ｖ0 ＝（ｔ1 −ｔ2 ）・ＩC ／Ｃ となる。
【００１８】また、(4) 式よりｔ1 −ｔ2 ＝ｔであるか
ら、 Ｖ0 ＝ｔ・ＩC ／Ｃ となる。
ら、 Ｖ0 ＝ｔ・ＩC ／Ｃ となる。
【００１９】このように本実施例によれば、入力端子１
に入力された信号信号Ａをゲート回路８にてそれぞれ、
入力パルス幅より一定期間長いパルス信号Ｅと、その一
定期間分の長さを有するパルス信号Ｆとを用いて２組の
充電回路２，６を駆動し、後段のピークホールド回路
３，７の２つの出力に、それぞれのパルス信号幅に比例
した電位差を持ち、かつ同じタイミングで充放電した出
力信号Ｊ，Ｋを得て、減算器９にてこの２つの出力信号
の差を検出するようにしたから、平滑回路を廃し、出力
電圧が低下することなく精度のよい安定な電圧を得るこ
とができ、また入力信号のパルス幅の変動に対する追従
性のよい電圧を得ることができる。
に入力された信号信号Ａをゲート回路８にてそれぞれ、
入力パルス幅より一定期間長いパルス信号Ｅと、その一
定期間分の長さを有するパルス信号Ｆとを用いて２組の
充電回路２，６を駆動し、後段のピークホールド回路
３，７の２つの出力に、それぞれのパルス信号幅に比例
した電位差を持ち、かつ同じタイミングで充放電した出
力信号Ｊ，Ｋを得て、減算器９にてこの２つの出力信号
の差を検出するようにしたから、平滑回路を廃し、出力
電圧が低下することなく精度のよい安定な電圧を得るこ
とができ、また入力信号のパルス幅の変動に対する追従
性のよい電圧を得ることができる。
【００２０】
【発明の効果】以上のように、本発明に係るパルス幅−
電圧変換回路によれば、入力パルス幅より一定期間長い
パルス信号と、その一定期間分の長さを有するパルス信
号とをゲート回路にて作成し、これら信号を入力とする
充電回路及びピークホールド回路を２組設け、２つのピ
ークホールド回路の出力の差を減算器を介して出力する
ことで、充電回路とピークホールド回路による電圧変動
を除去することができ、安定な精度のよい入力信号のパ
ルス幅に比例した出力電圧が得られ、また、入力信号の
パルス幅の変動に対する出力の追従性を向上させること
ができるという効果がある。
電圧変換回路によれば、入力パルス幅より一定期間長い
パルス信号と、その一定期間分の長さを有するパルス信
号とをゲート回路にて作成し、これら信号を入力とする
充電回路及びピークホールド回路を２組設け、２つのピ
ークホールド回路の出力の差を減算器を介して出力する
ことで、充電回路とピークホールド回路による電圧変動
を除去することができ、安定な精度のよい入力信号のパ
ルス幅に比例した出力電圧が得られ、また、入力信号の
パルス幅の変動に対する出力の追従性を向上させること
ができるという効果がある。
【図１】この発明の一実施例によるパルス幅−電圧変換
回路の原理を示すブロック図。
回路の原理を示すブロック図。
【図２】この発明の一実施例によるパルス幅−電圧変換
回路の回路構成図。
回路の回路構成図。
【図３】この発明の一実施例によるパルス幅−電圧変換
回路の動作を説明するためのタイムチャート図。
回路の動作を説明するためのタイムチャート図。
【図４】従来のパルス幅−電圧変換回路の原理を示すブ
ロック図。
ロック図。
【図５】従来のパルス幅−電圧変換回路の回路構成図。
【図６】従来のパルス幅−電圧変換回路の動作を説明す
るためのタイムチャート図。
るためのタイムチャート図。
１ 入力端子 ２ 充電回路 ３ ピークホールド回路 ５ 出力端子 ６ 充電回路 ７ ピークホールド回路 ８ ゲート回路 ９ 減算器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】一方、ゲート回路８にて作成された他方の
信号Ｆ（図(c) 参照）により充電回路６が制御され、充
電回路６は充電回路２と同様に動作するので、期間ｔ2
後の信号Ｈの電圧ＶH(t2) は基準電圧源６４の基準電圧
ＶB よりＶ2 高い電圧で、 Ｖ2 ＝Ｉc2・ｔ2 ／Ｃ2 となるから、 ＶH(t1) ＝ＶB ＋Ｖ2 ＝ＶB ＋ＩC2 ・ｔ2 ／Ｃ2 …(8) となる。
信号Ｆ（図(c) 参照）により充電回路６が制御され、充
電回路６は充電回路２と同様に動作するので、期間ｔ2
後の信号Ｈの電圧ＶH(t2) は基準電圧源６４の基準電圧
ＶB よりＶ2 高い電圧で、 Ｖ2 ＝Ｉc2・ｔ2 ／Ｃ2 となるから、 ＶH(t1) ＝ＶB ＋Ｖ2 ＝ＶB ＋ＩC2 ・ｔ2 ／Ｃ2 …(8) となる。
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力パルスの前縁を前縁とし入力パルス
の後縁から一定時間遅延させた後縁を持つ第１の出力信
号と、入力信号の後縁を前縁とし前記第１の出力信号の
後縁を後縁とする第２の出力信号とを出力するゲート回
路と、 上記第１及び第２の出力信号をそれぞれの入力とし、そ
れぞれの出力信号の前縁から後縁までの期間で充電動作
を行う第１及び第２の充電回路と、 該２つの充電回路のそれぞれの出力信号のピークを検出
する第１及び第２のピークホールド回路と、 該２つのピークホールド回路の出力の差を検出する減算
回路とを備えたことを特徴とするパルス幅−電圧変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17633791A JPH0526926A (ja) | 1991-07-17 | 1991-07-17 | パルス幅−電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17633791A JPH0526926A (ja) | 1991-07-17 | 1991-07-17 | パルス幅−電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0526926A true JPH0526926A (ja) | 1993-02-05 |
Family
ID=16011824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17633791A Pending JPH0526926A (ja) | 1991-07-17 | 1991-07-17 | パルス幅−電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0526926A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012112871A (ja) * | 2010-11-26 | 2012-06-14 | Mitsubishi Electric Corp | パルス長計測回路 |
| JP2022025424A (ja) * | 2020-07-29 | 2022-02-10 | 株式会社デンソー | 時間差デジタル変換回路 |
-
1991
- 1991-07-17 JP JP17633791A patent/JPH0526926A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012112871A (ja) * | 2010-11-26 | 2012-06-14 | Mitsubishi Electric Corp | パルス長計測回路 |
| JP2022025424A (ja) * | 2020-07-29 | 2022-02-10 | 株式会社デンソー | 時間差デジタル変換回路 |
| JP2024167416A (ja) * | 2020-07-29 | 2024-12-03 | 株式会社デンソー | 時間差デジタル変換回路、及び時間差デジタル変換回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009257A (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| JPH06164320A (ja) | フィルタ回路 | |
| US6348821B1 (en) | Frequency doubler with 50% duty cycle output | |
| JPH0526926A (ja) | パルス幅−電圧変換回路 | |
| JPH02108979A (ja) | 電気伝導度検出器 | |
| JP4423971B2 (ja) | 平均電流検出回路 | |
| JPH0460532B2 (ja) | ||
| JP2594909B2 (ja) | コンパレータ | |
| CN101510738B (zh) | 驱动信号产生电路 | |
| JPH05110406A (ja) | 出力回路 | |
| JP2500762Y2 (ja) | クランプ回路 | |
| JPS61187470A (ja) | 電荷結合素子駆動回路 | |
| JPH03283912A (ja) | 可変遅延回路 | |
| JP2690512B2 (ja) | 周波数てい倍回路 | |
| JPH1188132A (ja) | パルス発生回路およびそれを用いたイメージセンサ装置 | |
| JPH10112639A (ja) | 位相比較器 | |
| JPH05335908A (ja) | ゼロクロス検出装置 | |
| JPH03135362A (ja) | 交流電圧のサイクル制御方法 | |
| JPH01295517A (ja) | スルーレート制限回路 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JPS62277517A (ja) | 変位変換装置 | |
| SU1106004A2 (ru) | Генератор пилообразного напр жени | |
| JPS5948429B2 (ja) | 演算回路 | |
| JPH08307216A (ja) | タイミングパルス生成回路 | |
| JPH10319055A (ja) | 電圧比較回路 |