JPH0527115B2 - - Google Patents
Info
- Publication number
- JPH0527115B2 JPH0527115B2 JP62193763A JP19376387A JPH0527115B2 JP H0527115 B2 JPH0527115 B2 JP H0527115B2 JP 62193763 A JP62193763 A JP 62193763A JP 19376387 A JP19376387 A JP 19376387A JP H0527115 B2 JPH0527115 B2 JP H0527115B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- scanning
- lines
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、製造時に配線やスイツチング素子に
欠陥が生じても、高い製造歩留りを得ることがで
きるアクテイブマトリクス形表示装置および表示
データ書込み方法に関するものである。
欠陥が生じても、高い製造歩留りを得ることがで
きるアクテイブマトリクス形表示装置および表示
データ書込み方法に関するものである。
（従来の技術）
最近、液晶、エレクトロルミネセンス、蛍光表
示管等の表示素子を用いた、ドツトマトリクス形
表示素子においては、各画素毎にスイツチング素
子を設け、各画素間のクロストークを無くして表
示品質を向上したアクテイブマトリクス形表示装
置の研究が盛んに行われている。
示管等の表示素子を用いた、ドツトマトリクス形
表示素子においては、各画素毎にスイツチング素
子を設け、各画素間のクロストークを無くして表
示品質を向上したアクテイブマトリクス形表示装
置の研究が盛んに行われている。
第２図は従来のアクテイブマトリクス形表示装
置の画素構成を示すもので、表示素子として液晶
を用い、スイツチング素子として電界効果トラン
ジスタを用いて構成した場合である。Ｃ１１〜Ｃ
２２は表示素子、Ｔ１１〜Ｔ２２は電界効果トラ
ンジスタ、Ｄ１，Ｄ２はデータ線、Ｇ１，Ｇ２は
走査線である。すなわち、電界効果トランジスタ
Ｔ１１〜Ｔ２２と表示素子Ｃ１１〜Ｃ２２からな
る画素（破線で囲んだ領域）をマトリクス状に配
列した構成となつている。表示を行うには、走査
線Ｇ１，Ｇ２の中の一本を選択して活性化し、デ
ータ線Ｄ１，Ｄ２にデータ信号を印加する。活性
化した走査線に接続されている電界効果トランジ
スタはオンとなり、データ信号はオンとなつた電
界効果トランジスタを介して表示素子に印加され
る。そして、印加される電圧が高電圧か低電圧が
で表示素子は明・暗を表示する。
置の画素構成を示すもので、表示素子として液晶
を用い、スイツチング素子として電界効果トラン
ジスタを用いて構成した場合である。Ｃ１１〜Ｃ
２２は表示素子、Ｔ１１〜Ｔ２２は電界効果トラ
ンジスタ、Ｄ１，Ｄ２はデータ線、Ｇ１，Ｇ２は
走査線である。すなわち、電界効果トランジスタ
Ｔ１１〜Ｔ２２と表示素子Ｃ１１〜Ｃ２２からな
る画素（破線で囲んだ領域）をマトリクス状に配
列した構成となつている。表示を行うには、走査
線Ｇ１，Ｇ２の中の一本を選択して活性化し、デ
ータ線Ｄ１，Ｄ２にデータ信号を印加する。活性
化した走査線に接続されている電界効果トランジ
スタはオンとなり、データ信号はオンとなつた電
界効果トランジスタを介して表示素子に印加され
る。そして、印加される電圧が高電圧か低電圧が
で表示素子は明・暗を表示する。
ところで、走査線、データ線の配線本数が増
え、それに応じてスイツチング素子数も増大する
と、これら全てを無欠陥で作ることは極めて困難
になる。第２図のような従来のアクテイブマトリ
クス形表示装置においては、表示素子にデータ信
号を書き込むルートが唯一つとなつており、製造
時に走査線、データ線あるいは電界効果トランジ
スタに何らかの欠陥が生じた場合、表示素子にデ
ータ信号が印加されないため、正常な表示を行う
ことができず不良品となる。
え、それに応じてスイツチング素子数も増大する
と、これら全てを無欠陥で作ることは極めて困難
になる。第２図のような従来のアクテイブマトリ
クス形表示装置においては、表示素子にデータ信
号を書き込むルートが唯一つとなつており、製造
時に走査線、データ線あるいは電界効果トランジ
スタに何らかの欠陥が生じた場合、表示素子にデ
ータ信号が印加されないため、正常な表示を行う
ことができず不良品となる。
従来、この種の問題を解決する方法として、特
開昭56−77887号公報、特開昭61−121034号公報
等に示されているように、配線やアクテイブ素子
数を冗長化し、不良品をレーザなどで切り離して
良品部分のみを使用する方法が提案されている。
また、特開昭61−128289号公報では、配線に断線
欠陥が発生した場合、隣接する配線との間を電気
的に接続して欠陥修復する方法が提案されてい
る。
開昭56−77887号公報、特開昭61−121034号公報
等に示されているように、配線やアクテイブ素子
数を冗長化し、不良品をレーザなどで切り離して
良品部分のみを使用する方法が提案されている。
また、特開昭61−128289号公報では、配線に断線
欠陥が発生した場合、隣接する配線との間を電気
的に接続して欠陥修復する方法が提案されてい
る。
（発明が解決しようとする問題点）
しかし、この従来例ではアクテイブマトリクス
回路を製造した後に欠陥トランジスタや欠陥配線
の検出とレーザ照射による配線切断やワイヤボン
デイングによる配線接続等の付加的工程が必要で
あつた。このため、その分コストの上昇を招き、
製造歩留りは向上してもなお充分な経済化を図る
ことが困難であつた。特に、走査線数やデータ線
数が数百本から数千本に及ぶ大面積・高精細なア
クテイブマトリクス形表示装置では、製造中のこ
れら欠陥の発生は不可避であり、経済的に歩留り
を向上させるより効率的な解決手段が望まれてい
た。
回路を製造した後に欠陥トランジスタや欠陥配線
の検出とレーザ照射による配線切断やワイヤボン
デイングによる配線接続等の付加的工程が必要で
あつた。このため、その分コストの上昇を招き、
製造歩留りは向上してもなお充分な経済化を図る
ことが困難であつた。特に、走査線数やデータ線
数が数百本から数千本に及ぶ大面積・高精細なア
クテイブマトリクス形表示装置では、製造中のこ
れら欠陥の発生は不可避であり、経済的に歩留り
を向上させるより効率的な解決手段が望まれてい
た。
本発明の目的は、上記問題点に鑑み、製造工程
の増加を伴わずにアクテイブ素子の断線欠陥や配
線の断線欠陥を許容して、正常な表示を実現でき
るアクテイブマトリクス形表示装置および表示デ
ータ書込み方法を提供するものである。
の増加を伴わずにアクテイブ素子の断線欠陥や配
線の断線欠陥を許容して、正常な表示を実現でき
るアクテイブマトリクス形表示装置および表示デ
ータ書込み方法を提供するものである。
（問題点を解決するための手段）
本発明は、上記目的を達成するため、ｋ行ｎ列
（ｋ≧２，ｎ≧１）のマトリクス状に配列された
複数の表示素子（Ｃ１１〜Ckn）と、該表示素子
を選択走査するための走査信号を供給するｋ＋１
本の走査線（Ｇ１〜Gk＋１）と、該走査線に交
差する方向に配列され前記表示素子にデータ信号
を入力するためのｎ＋１本のデータ線（Ｄ１〜
Dn＋１）と、各表示素子（Cij，ｉ＝１，２，…
…ｋ，ｊ＝１，２，……ｎ）対応にそれぞれ２個
配置され表示素子と複数の互いに異なるデータ線
との電気的結合を前記走査線の走査信号に応じて
選択的に開閉するスイツチング素子であつてその
一方のスイツチング素子がデータ線Djと表示素
子との間に接続され他方のスイツチング素子がデ
ータ線Dj＋１と表示素子との間に接続されてお
り且つ両スイツチング素子の制御端が互いに隣り
合つた走査線にそれぞれ接続されて各制御端が各
走査線（Ｇ１〜Gk＋１）に接続されている該各
スイツチング素子とにより単位の画素アレイブロ
ツクを構成し、該単位の画素アレイブロツクを行
方向にｍ個（ｍ≧２）繰り返して配列した。
（ｋ≧２，ｎ≧１）のマトリクス状に配列された
複数の表示素子（Ｃ１１〜Ckn）と、該表示素子
を選択走査するための走査信号を供給するｋ＋１
本の走査線（Ｇ１〜Gk＋１）と、該走査線に交
差する方向に配列され前記表示素子にデータ信号
を入力するためのｎ＋１本のデータ線（Ｄ１〜
Dn＋１）と、各表示素子（Cij，ｉ＝１，２，…
…ｋ，ｊ＝１，２，……ｎ）対応にそれぞれ２個
配置され表示素子と複数の互いに異なるデータ線
との電気的結合を前記走査線の走査信号に応じて
選択的に開閉するスイツチング素子であつてその
一方のスイツチング素子がデータ線Djと表示素
子との間に接続され他方のスイツチング素子がデ
ータ線Dj＋１と表示素子との間に接続されてお
り且つ両スイツチング素子の制御端が互いに隣り
合つた走査線にそれぞれ接続されて各制御端が各
走査線（Ｇ１〜Gk＋１）に接続されている該各
スイツチング素子とにより単位の画素アレイブロ
ツクを構成し、該単位の画素アレイブロツクを行
方向にｍ個（ｍ≧２）繰り返して配列した。
そして上記のアクテイブマトリクス形表示装置
の表示データ書込み方法として、上記の各画素ア
レイブロツクについて、奇数（偶数）フレームに
おいては、１本の走査線を選択したときに該走査
線に対応させて互いに隣合う行の表示素子に当該
一方の行に対する正常データがそれぞれ書き込ま
れ、引き続き次の走査線を選択したときに該走査
線に対応させて互いに隣合う行の表示素子に当該
一方の行に対する正常データがそれぞれ書き込ま
れることによつて先の他方の行に対するデータが
新たな当該一方の行に対する正常データに書き替
えられるように走査線の選択順序を設定し、且つ
偶数（奇数）フレームにおいては、先の奇数（偶
数）フレームにおける一方と他方とを読み替えた
各行の書き替えと書き込みが得られるように走査
線の選択順序を設定して該選択順序に従って走査
されるようにした。
の表示データ書込み方法として、上記の各画素ア
レイブロツクについて、奇数（偶数）フレームに
おいては、１本の走査線を選択したときに該走査
線に対応させて互いに隣合う行の表示素子に当該
一方の行に対する正常データがそれぞれ書き込ま
れ、引き続き次の走査線を選択したときに該走査
線に対応させて互いに隣合う行の表示素子に当該
一方の行に対する正常データがそれぞれ書き込ま
れることによつて先の他方の行に対するデータが
新たな当該一方の行に対する正常データに書き替
えられるように走査線の選択順序を設定し、且つ
偶数（奇数）フレームにおいては、先の奇数（偶
数）フレームにおける一方と他方とを読み替えた
各行の書き替えと書き込みが得られるように走査
線の選択順序を設定して該選択順序に従って走査
されるようにした。
（作用）
本発明によれば、１個の表示素子へのデータ信
号書き込みルートを複数設けているため、例えば
ｋ＋１本の走査線のうち第ｉ行目および第ｉ＋１
行目に属するスイツチング素子に共通に接続され
ている走査線を順次選択し、該走査線の選択後、
未選択の２本の走査線のうちの一本をフレーム毎
に交互に選択することにより、走査線やスイツチ
ング素子に断線欠陥が発生した場合、欠陥のある
書き込みルートは選択されず、データ線から自動
的に切り離されたことになる。これにより、レー
ザトリミング等を用いた不良箇所の切り離し作業
や、ワイヤボンデイング等による配線接続作業が
不要となる。その結果、製造歩留りが向上し、安
価なアクテイブマトリクス形表示装置が実現可能
となる。以下実施例を用いて説明する。
号書き込みルートを複数設けているため、例えば
ｋ＋１本の走査線のうち第ｉ行目および第ｉ＋１
行目に属するスイツチング素子に共通に接続され
ている走査線を順次選択し、該走査線の選択後、
未選択の２本の走査線のうちの一本をフレーム毎
に交互に選択することにより、走査線やスイツチ
ング素子に断線欠陥が発生した場合、欠陥のある
書き込みルートは選択されず、データ線から自動
的に切り離されたことになる。これにより、レー
ザトリミング等を用いた不良箇所の切り離し作業
や、ワイヤボンデイング等による配線接続作業が
不要となる。その結果、製造歩留りが向上し、安
価なアクテイブマトリクス形表示装置が実現可能
となる。以下実施例を用いて説明する。
（実施例 １）
第１図は本発明の第１の実施例を示すアクテイ
ブマトリクス形表示装置の構成図である。表示素
子として液晶を用い、スイツチング素子として電
界効果トランジスタを用いて構成しており、後述
する画素アレイブロツク（一点鎖線で囲んだ部
分）１，２，……ｍを行方向にｍ（ｍ≧２）個繰
り返して配列している。Ｄ１〜Dn＋１はデータ
線、Ｇ１〜Ｇ３ｍは走査線である。
ブマトリクス形表示装置の構成図である。表示素
子として液晶を用い、スイツチング素子として電
界効果トランジスタを用いて構成しており、後述
する画素アレイブロツク（一点鎖線で囲んだ部
分）１，２，……ｍを行方向にｍ（ｍ≧２）個繰
り返して配列している。Ｄ１〜Dn＋１はデータ
線、Ｇ１〜Ｇ３ｍは走査線である。
第３図は本発明のアクテイブマトリクス形表示
装置の構成要素である画素アレイブロツクの詳細
を示すもので、ここでは説明の簡略化のため、表
示素子が２行２列に配列されている場合について
説明する。Ｃ１１〜Ｃ２２表示素子、Ｔ１１Ａ〜
Ｔ２２Ｂは電界効果トランジスタ、Ｄ１〜Ｄ３は
データ線、Ｇ１〜Ｇ３は走査線である。各表示素
子Ｃ１１〜Ｃ２２の一方の端子は２個の電界効果
トランジスタＴ１１Ａ〜Ｔ２２Ｂに接続されてい
る。例えば表示素子Ｃ１１に着目すると、電界効
果トランジスタＴ１１ＡとＴ１１Ｂのドレインが
共に表示素子Ｃ１１に接続されている。また電界
効果トランジスタＴ１１Ａのゲート及びソースは
それぞれ走査線Ｇ２及びデータ線Ｄ１に接続さ
れ、電界効果トランジスタＴ１１Ｂのゲート及び
ソースはそれぞれ走査線Ｇ１及びデータ線Ｄ２に
接続されている。
装置の構成要素である画素アレイブロツクの詳細
を示すもので、ここでは説明の簡略化のため、表
示素子が２行２列に配列されている場合について
説明する。Ｃ１１〜Ｃ２２表示素子、Ｔ１１Ａ〜
Ｔ２２Ｂは電界効果トランジスタ、Ｄ１〜Ｄ３は
データ線、Ｇ１〜Ｇ３は走査線である。各表示素
子Ｃ１１〜Ｃ２２の一方の端子は２個の電界効果
トランジスタＴ１１Ａ〜Ｔ２２Ｂに接続されてい
る。例えば表示素子Ｃ１１に着目すると、電界効
果トランジスタＴ１１ＡとＴ１１Ｂのドレインが
共に表示素子Ｃ１１に接続されている。また電界
効果トランジスタＴ１１Ａのゲート及びソースは
それぞれ走査線Ｇ２及びデータ線Ｄ１に接続さ
れ、電界効果トランジスタＴ１１Ｂのゲート及び
ソースはそれぞれ走査線Ｇ１及びデータ線Ｄ２に
接続されている。
このような画素アレイブロツク構成において表
示素子へのデータ書き込みは奇数フレームと偶数
フレームとで異なり、以下のように行われる。
示素子へのデータ書き込みは奇数フレームと偶数
フレームとで異なり、以下のように行われる。
まず奇数フレームにおいては、走査線Ｇ２を選
択するとともに表示素子Ｃ２１，Ｃ２２へ書き込
むべきデータ信号をデータ線Ｄ１およびＤ２を介
して印加する。その結果、電界効果トランジスタ
Ｔ２１Ａ，Ｔ２２Ａがオンして表示素子Ｃ２１，
Ｃ２２へ表示データが書き込まれる。一方、電界
効果トランジスタＴ１１Ａ，Ｔ１２Ａも同時にオ
ンするので、表示素子Ｃ１１へはＣ２１と同じ表
示データが、表示素子Ｃ１２へはＣ２２と同じ表
示データがそれぞれ書き込まれる。次に走査線Ｇ
２を非選択とし、走査線Ｇ１を選択する。そして
表示素子Ｃ１１，Ｃ１２へ書き込むべきデータ信
号をデータ線Ｄ２およびＤ３を介して印加する。
その結果、電界効果トランジスタＴ１１Ｂ，Ｔ１
２Ｂがオンして表示素子Ｃ１１，Ｃ１２へ表示デ
ータが書き込まれる。すなわち表示素子Ｃ１１，
Ｃ１２において、隣接した表示素子のデータ信号
（予備データ信号と称する）が一次的に書かれる
が、ただちに正規データ信号に書き直される。一
方、表示素子Ｃ２１，Ｃ２２においては、接続さ
れている電界効果トランジスタが全てオフ状態な
ので正規データ信号がそのまま保持される。この
ようにして表示素子Ｃ１１〜Ｃ２２の全てにわた
つて正常な表示データの書き込みが行われる。
択するとともに表示素子Ｃ２１，Ｃ２２へ書き込
むべきデータ信号をデータ線Ｄ１およびＤ２を介
して印加する。その結果、電界効果トランジスタ
Ｔ２１Ａ，Ｔ２２Ａがオンして表示素子Ｃ２１，
Ｃ２２へ表示データが書き込まれる。一方、電界
効果トランジスタＴ１１Ａ，Ｔ１２Ａも同時にオ
ンするので、表示素子Ｃ１１へはＣ２１と同じ表
示データが、表示素子Ｃ１２へはＣ２２と同じ表
示データがそれぞれ書き込まれる。次に走査線Ｇ
２を非選択とし、走査線Ｇ１を選択する。そして
表示素子Ｃ１１，Ｃ１２へ書き込むべきデータ信
号をデータ線Ｄ２およびＤ３を介して印加する。
その結果、電界効果トランジスタＴ１１Ｂ，Ｔ１
２Ｂがオンして表示素子Ｃ１１，Ｃ１２へ表示デ
ータが書き込まれる。すなわち表示素子Ｃ１１，
Ｃ１２において、隣接した表示素子のデータ信号
（予備データ信号と称する）が一次的に書かれる
が、ただちに正規データ信号に書き直される。一
方、表示素子Ｃ２１，Ｃ２２においては、接続さ
れている電界効果トランジスタが全てオフ状態な
ので正規データ信号がそのまま保持される。この
ようにして表示素子Ｃ１１〜Ｃ２２の全てにわた
つて正常な表示データの書き込みが行われる。
そして偶数フレームでは、走査線Ｃ２を選択す
るとともに表示素子Ｃ１１，Ｃ１２へ書き込むべ
きデータ信号をデータ線Ｄ１およびＤ２を介して
印加する。その結果、表示素子Ｃ１１およびＣ２
１に、表示素子Ｃ１１へ書き込むべき表示データ
が共に書き込まれ、表示素子Ｃ１２およびＣ２２
に、表示素子Ｃ１２へ書き込むべき表示データ共
に書き込まれる。次に走査線Ｇ２を非選択とし、
走査線Ｇ３を選択する。そして表示素子Ｃ２１，
Ｃ２２へ書き込むべきデータ信号を、データ線Ｄ
２およびＤ３を介して印加する。その結果、電界
効果トランジスタＴ２１Ｂ，Ｔ２２Ｂがオンして
表示素子Ｃ２１，Ｃ２２へ表示データが書き込ま
れる。すなわち表示素子Ｃ２１，Ｃ２２におい
て、予備データ信号が一次的に書かれるが、ただ
ちに正規データ信号に書き直される。一方、表示
素子Ｃ１１，Ｃ１２においては、接続されている
電界効果トランジスタが全てオフ状態なので正規
データ信号がそのまま保持される。このようにし
て表示素子Ｃ１１〜Ｃ２２の全てにわたつて正常
な表示データの書き込みが行われる。
るとともに表示素子Ｃ１１，Ｃ１２へ書き込むべ
きデータ信号をデータ線Ｄ１およびＤ２を介して
印加する。その結果、表示素子Ｃ１１およびＣ２
１に、表示素子Ｃ１１へ書き込むべき表示データ
が共に書き込まれ、表示素子Ｃ１２およびＣ２２
に、表示素子Ｃ１２へ書き込むべき表示データ共
に書き込まれる。次に走査線Ｇ２を非選択とし、
走査線Ｇ３を選択する。そして表示素子Ｃ２１，
Ｃ２２へ書き込むべきデータ信号を、データ線Ｄ
２およびＤ３を介して印加する。その結果、電界
効果トランジスタＴ２１Ｂ，Ｔ２２Ｂがオンして
表示素子Ｃ２１，Ｃ２２へ表示データが書き込ま
れる。すなわち表示素子Ｃ２１，Ｃ２２におい
て、予備データ信号が一次的に書かれるが、ただ
ちに正規データ信号に書き直される。一方、表示
素子Ｃ１１，Ｃ１２においては、接続されている
電界効果トランジスタが全てオフ状態なので正規
データ信号がそのまま保持される。このようにし
て表示素子Ｃ１１〜Ｃ２２の全てにわたつて正常
な表示データの書き込みが行われる。
前述の動作から明らかなように、本発明の画素
構成では各画素において２フレームに１回の割合
で予備データ信号書き込みと正規データ信号書き
込みの２種類の書き込みルートを有している。し
たがつて、一方のルートが欠陥により閉鎖されて
も他のルートを介してデータ信号の書き込みが可
能である。例えば走査線Ｇ２が不良となり、走査
線Ｇ２に接続された電界効果トランジスタＴ１１
Ａ，Ｔ１２Ａ，Ｔ２１Ａ，Ｔ２２Ａが全て常時オ
フとなつた場合を考える。この場合、奇数フレー
ムにおいては、電界効果トランジスタＴ１１Ｂお
よびＴ１２Ｂのみオン状態となり、表示素子Ｃ１
１，Ｃ１２に正規データ信号が書き込まれる。ま
た偶数フレームにおいては、電界効果トランジス
タＴ２１ＢおよびＴ２２Ｂのみオン状態となり、
表示素子Ｃ２１，Ｃ２２に正規データ信号が書き
込まれる。すなわち２フレームの期間にわたつて
表示素子に書き込まれたデータ信号を保持できる
ようにしておけば、２フレームに１回の割合で正
規データ信号書き込みが行われるので正常な画像
表示が得られる。次に走査線Ｇ１が不良となり、
走査線Ｇ１に接続された電界効果トランジスタＴ
１１Ｂ，Ｔ１２Ｂが全て常時オフ状態となつた場
合を考える。この場合、奇数フレームにおいて
は、走査線Ｇ２を選択した時のデータ信号が各表
示素子に保持されるので、表示素子Ｃ１１，Ｃ１
２に予備データ信号が、表示素子Ｃ２１，Ｃ２２
に正規データ信号がそれぞれ保持される。偶数フ
レームにおいては走査線Ｇ１が選択されることが
無いので、正常なデータ信号書き込みが行われ
る。すなわち走査線Ｇ２を選択した時に表示素子
Ｃ１１，Ｃ１２に正規データ信号が書き込まれ、
走査線Ｇ３を選択した時に表示素子Ｃ２１，Ｃ２
２に正規データ信号が書き込まれる。
構成では各画素において２フレームに１回の割合
で予備データ信号書き込みと正規データ信号書き
込みの２種類の書き込みルートを有している。し
たがつて、一方のルートが欠陥により閉鎖されて
も他のルートを介してデータ信号の書き込みが可
能である。例えば走査線Ｇ２が不良となり、走査
線Ｇ２に接続された電界効果トランジスタＴ１１
Ａ，Ｔ１２Ａ，Ｔ２１Ａ，Ｔ２２Ａが全て常時オ
フとなつた場合を考える。この場合、奇数フレー
ムにおいては、電界効果トランジスタＴ１１Ｂお
よびＴ１２Ｂのみオン状態となり、表示素子Ｃ１
１，Ｃ１２に正規データ信号が書き込まれる。ま
た偶数フレームにおいては、電界効果トランジス
タＴ２１ＢおよびＴ２２Ｂのみオン状態となり、
表示素子Ｃ２１，Ｃ２２に正規データ信号が書き
込まれる。すなわち２フレームの期間にわたつて
表示素子に書き込まれたデータ信号を保持できる
ようにしておけば、２フレームに１回の割合で正
規データ信号書き込みが行われるので正常な画像
表示が得られる。次に走査線Ｇ１が不良となり、
走査線Ｇ１に接続された電界効果トランジスタＴ
１１Ｂ，Ｔ１２Ｂが全て常時オフ状態となつた場
合を考える。この場合、奇数フレームにおいて
は、走査線Ｇ２を選択した時のデータ信号が各表
示素子に保持されるので、表示素子Ｃ１１，Ｃ１
２に予備データ信号が、表示素子Ｃ２１，Ｃ２２
に正規データ信号がそれぞれ保持される。偶数フ
レームにおいては走査線Ｇ１が選択されることが
無いので、正常なデータ信号書き込みが行われ
る。すなわち走査線Ｇ２を選択した時に表示素子
Ｃ１１，Ｃ１２に正規データ信号が書き込まれ、
走査線Ｇ３を選択した時に表示素子Ｃ２１，Ｃ２
２に正規データ信号が書き込まれる。
すなわち、奇数フレームでは第２行目の表示状
態が一行シフトした形で第１行目に表示される。
ところで走査線数が多くなると、第１行目と第２
行目の表示データが等しくなる確率が増大するの
で、第１行目の表示素子の大多数で正常な表示が
得られる。たまたま第１行目と第２行目の表示デ
ータが異なる場合は、奇数フレームと偶数フレー
ムとで第１行目の表示素子に書き込まれる表示デ
ータが異なる。例えば奇数フレームでは高電圧
が、偶数フレームでは低電圧が交互に表示素子に
印加される。この状態で表示素子が明を表示する
か、暗を表示するかは、表示素子である液晶のし
きい値特性、印加電圧等により設定できるので、
表示モードに応じて明表示あるいは暗表示するこ
とにより、違和感の少ない表示を得ることができ
る。
態が一行シフトした形で第１行目に表示される。
ところで走査線数が多くなると、第１行目と第２
行目の表示データが等しくなる確率が増大するの
で、第１行目の表示素子の大多数で正常な表示が
得られる。たまたま第１行目と第２行目の表示デ
ータが異なる場合は、奇数フレームと偶数フレー
ムとで第１行目の表示素子に書き込まれる表示デ
ータが異なる。例えば奇数フレームでは高電圧
が、偶数フレームでは低電圧が交互に表示素子に
印加される。この状態で表示素子が明を表示する
か、暗を表示するかは、表示素子である液晶のし
きい値特性、印加電圧等により設定できるので、
表示モードに応じて明表示あるいは暗表示するこ
とにより、違和感の少ない表示を得ることができ
る。
なお走査線Ｇ３が不良となつた場合も走査線Ｇ
１の不良と同様な書き込み動作が可能なのでここ
では説明を省略する。
１の不良と同様な書き込み動作が可能なのでここ
では説明を省略する。
（実施例 ２）
第４図は本発明の第２の実施例を示すものであ
る。第４図において、第３図と同等部分には同一
符号が付されている。第３図の実施例が走査線Ｇ
２をはさんで線対称な画素構成になつているのに
対して、第４図では点対称な画素構成になつてい
る。すなわち表示素子Ｃ１１に着目すると、電界
効果トランジスタＴ１１ＡとＴ１１Ｂのドレイン
が共に表示素子Ｃ１１に接続されている。また電
界効果トランジスタＴ１１Ａのゲート及びソース
はそれぞれ走査線Ｇ１及びデータ線Ｄ１に接続さ
れ、電界効果トランジスタＴ１１Ｂのゲート及び
ソースはそれぞれ走査線Ｇ２及びデータ線Ｄ２に
接続されている。この実施例では、奇数フレーム
において、走査線Ｇ２を選択するとともに表示素
子Ｃ２１，Ｃ２２へ書き込むべきデータ信号をデ
ータ線Ｄ１およびＤ２を介して印加する。その結
果、表示素子Ｃ２１およびＣ２２へ正規データ信
号が書き込まれる。また表示素子Ｃ１１に表示素
子Ｃ２２へ書き込むべきデータ信号が書き込ま
れ、表示素子Ｃ１２に図面では省略しているが斜
め右下の表示素子へ書き込むべきデータ信号が書
き込まれる。すなわちこの構成例における予備デ
ータ信号は斜め方向の隣接した表示素子のデータ
信号となる。次に走査線Ｇ１を選択し、表示素子
Ｃ１１，Ｃ１２へ書き込むべきデータ信号をデー
タ線Ｄ１およびＤ２を介して印加して表示素子Ｃ
１１，Ｃ１２の表示データを正規データ信号に書
き直す。表示素子Ｃ２１，Ｃ２２においては正規
データ信号がそのまま保持される。そして偶数フ
レームでは、走査線Ｇ２を選択するとともに表示
素子Ｃ１１，Ｃ１２へ書き込むべきデータ信号を
データ線Ｄ２およびＤ３を介して印加する。その
結果、表示素子Ｃ１１およびＣ１２へ正規データ
信号が書き込まれる。また表示素子Ｃ２２に表示
素子Ｃ１１へ書き込むべきデータ信号が書き込ま
れ、表示素子Ｃ２１に図面では省略しているが斜
め左上の表示素子へ書き込むべきデータ信号が書
き込まれる。次に走査線Ｇ３を選択し、表示素子
Ｃ２１，Ｃ２２へ書き込むべきデータ信号をデー
タ線Ｄ２およびＤ３を介して印加して、表示素子
Ｃ２１，Ｃ２２の表示データを正規データ信号に
書き直す。表示素子Ｃ１１，Ｃ１２においては正
規データ信号がそのまま保持される。このように
奇数フレーム、偶数フレームのいづれにおいても
表示素子Ｃ１１〜Ｃ２２の全てにわたつて正常な
表示データの書き込みが行われる。
る。第４図において、第３図と同等部分には同一
符号が付されている。第３図の実施例が走査線Ｇ
２をはさんで線対称な画素構成になつているのに
対して、第４図では点対称な画素構成になつてい
る。すなわち表示素子Ｃ１１に着目すると、電界
効果トランジスタＴ１１ＡとＴ１１Ｂのドレイン
が共に表示素子Ｃ１１に接続されている。また電
界効果トランジスタＴ１１Ａのゲート及びソース
はそれぞれ走査線Ｇ１及びデータ線Ｄ１に接続さ
れ、電界効果トランジスタＴ１１Ｂのゲート及び
ソースはそれぞれ走査線Ｇ２及びデータ線Ｄ２に
接続されている。この実施例では、奇数フレーム
において、走査線Ｇ２を選択するとともに表示素
子Ｃ２１，Ｃ２２へ書き込むべきデータ信号をデ
ータ線Ｄ１およびＤ２を介して印加する。その結
果、表示素子Ｃ２１およびＣ２２へ正規データ信
号が書き込まれる。また表示素子Ｃ１１に表示素
子Ｃ２２へ書き込むべきデータ信号が書き込ま
れ、表示素子Ｃ１２に図面では省略しているが斜
め右下の表示素子へ書き込むべきデータ信号が書
き込まれる。すなわちこの構成例における予備デ
ータ信号は斜め方向の隣接した表示素子のデータ
信号となる。次に走査線Ｇ１を選択し、表示素子
Ｃ１１，Ｃ１２へ書き込むべきデータ信号をデー
タ線Ｄ１およびＤ２を介して印加して表示素子Ｃ
１１，Ｃ１２の表示データを正規データ信号に書
き直す。表示素子Ｃ２１，Ｃ２２においては正規
データ信号がそのまま保持される。そして偶数フ
レームでは、走査線Ｇ２を選択するとともに表示
素子Ｃ１１，Ｃ１２へ書き込むべきデータ信号を
データ線Ｄ２およびＤ３を介して印加する。その
結果、表示素子Ｃ１１およびＣ１２へ正規データ
信号が書き込まれる。また表示素子Ｃ２２に表示
素子Ｃ１１へ書き込むべきデータ信号が書き込ま
れ、表示素子Ｃ２１に図面では省略しているが斜
め左上の表示素子へ書き込むべきデータ信号が書
き込まれる。次に走査線Ｇ３を選択し、表示素子
Ｃ２１，Ｃ２２へ書き込むべきデータ信号をデー
タ線Ｄ２およびＤ３を介して印加して、表示素子
Ｃ２１，Ｃ２２の表示データを正規データ信号に
書き直す。表示素子Ｃ１１，Ｃ１２においては正
規データ信号がそのまま保持される。このように
奇数フレーム、偶数フレームのいづれにおいても
表示素子Ｃ１１〜Ｃ２２の全てにわたつて正常な
表示データの書き込みが行われる。
すなわち本実施例では、予備データ信号が斜め
方向の表示素子のデータ信号となることおよび奇
数フレームでは各画素の左側に位置するデータ線
より正規データ信号が書き込まれ、偶数フレーム
では各画素の右側に位置するデータ線より正規デ
ータ信号が書き込まれるという点で実施例１と異
なる。しかし、実施例１と同様に書き込みルート
を２ルート有しているので、スイツチング素子の
断線欠陥や配線の断線欠陥を許容して、正常な表
示を実現できる。
方向の表示素子のデータ信号となることおよび奇
数フレームでは各画素の左側に位置するデータ線
より正規データ信号が書き込まれ、偶数フレーム
では各画素の右側に位置するデータ線より正規デ
ータ信号が書き込まれるという点で実施例１と異
なる。しかし、実施例１と同様に書き込みルート
を２ルート有しているので、スイツチング素子の
断線欠陥や配線の断線欠陥を許容して、正常な表
示を実現できる。
（実施例 ３）
第５図は本発明の第３の実施例を示すものであ
る。この実施例では画素アレイブロツクの表示素
子が３行２例に配列されている。すなわちＣ１１
〜Ｃ３２は表示素子、Ｔ１１Ａ〜Ｔ３２Ｂは電界
効果トランジスタ、Ｄ１〜Ｄ３はデータ線、Ｇ１
〜Ｇ４は走査線である。各表示素子並びに一対の
電界効果トランジスタの接続関係は第２の実施例
と同様である。このような画素アレイブロツク構
成において、表示素子へのデータ書き込みは以下
のように行われる。
る。この実施例では画素アレイブロツクの表示素
子が３行２例に配列されている。すなわちＣ１１
〜Ｃ３２は表示素子、Ｔ１１Ａ〜Ｔ３２Ｂは電界
効果トランジスタ、Ｄ１〜Ｄ３はデータ線、Ｇ１
〜Ｇ４は走査線である。各表示素子並びに一対の
電界効果トランジスタの接続関係は第２の実施例
と同様である。このような画素アレイブロツク構
成において、表示素子へのデータ書き込みは以下
のように行われる。
まず奇数フレームにおいて、走査線Ｇ２を選択
するとともに表示素子Ｃ１１，Ｃ１２へ書き込む
べきデータ信号をデータ線Ｄ２およびＤ３を介し
て印加する。その結果、表示素子Ｃ１１およびＣ
１２へ正規データが書き込まれる。また表示素子
Ｃ２１およびＣ２２に斜め左上の表示素子へ書き
込むべき予備のデータ信号が書き込まれる。次に
走査線Ｇ３を選択し、表示素子Ｃ２１，Ｃ２２へ
書き込むべきデータ信号をデータ線Ｄ２およびＤ
３を介して印加して、表示素子Ｃ２１，Ｃ２２の
表示データを正規データ信号に書き直す。またこ
の時、表示素子Ｃ３１，Ｃ３２に予備のデータ信
号が書き込まれる。次に走査線Ｇ４を選択し、表
示素子Ｃ３１，Ｃ３２へ書き込むべきデータ信号
をデータ線Ｄ２およびＤ３を介して印加して、表
示素子Ｃ３１，Ｃ３２の表示データを正規データ
信号に書き直す。
するとともに表示素子Ｃ１１，Ｃ１２へ書き込む
べきデータ信号をデータ線Ｄ２およびＤ３を介し
て印加する。その結果、表示素子Ｃ１１およびＣ
１２へ正規データが書き込まれる。また表示素子
Ｃ２１およびＣ２２に斜め左上の表示素子へ書き
込むべき予備のデータ信号が書き込まれる。次に
走査線Ｇ３を選択し、表示素子Ｃ２１，Ｃ２２へ
書き込むべきデータ信号をデータ線Ｄ２およびＤ
３を介して印加して、表示素子Ｃ２１，Ｃ２２の
表示データを正規データ信号に書き直す。またこ
の時、表示素子Ｃ３１，Ｃ３２に予備のデータ信
号が書き込まれる。次に走査線Ｇ４を選択し、表
示素子Ｃ３１，Ｃ３２へ書き込むべきデータ信号
をデータ線Ｄ２およびＤ３を介して印加して、表
示素子Ｃ３１，Ｃ３２の表示データを正規データ
信号に書き直す。
そして偶数フレームにおいて、まず走査線Ｇ３
を選択し、表示素子Ｃ３１，Ｃ３２へ書き込むべ
きデータ信号をデータ線Ｄ１およびＤ２を介して
印加する。その結果、表示素子Ｃ３１およびＣ３
２へ正規データ信号が書き込まれる。また表示素
子Ｃ２１およびＣ２２に斜め右下の表示素子へ書
き込むべき予備のデータ信号が書き込まれる。次
に走査線Ｇ２を選択し、表示素子Ｃ２１，Ｃ２２
へ書き込むべきデータ信号をデータ線Ｄ１および
Ｄ２を介して印加して表示素子Ｃ２１，Ｃ２２の
表示データを正規データ信号に書き直す。またこ
の時、表示素子Ｃ１１，Ｃ１２に予備のデータ信
号が書き込まれる。次に走査線Ｇ１を選択し、表
示素子Ｃ１１，Ｃ１２へ書き込むべきデータ信号
をデータ線Ｄ１およびＤ２を介して印加して、表
示素子Ｃ１１，Ｃ１２の表示データを正規データ
信号に書き直す。
を選択し、表示素子Ｃ３１，Ｃ３２へ書き込むべ
きデータ信号をデータ線Ｄ１およびＤ２を介して
印加する。その結果、表示素子Ｃ３１およびＣ３
２へ正規データ信号が書き込まれる。また表示素
子Ｃ２１およびＣ２２に斜め右下の表示素子へ書
き込むべき予備のデータ信号が書き込まれる。次
に走査線Ｇ２を選択し、表示素子Ｃ２１，Ｃ２２
へ書き込むべきデータ信号をデータ線Ｄ１および
Ｄ２を介して印加して表示素子Ｃ２１，Ｃ２２の
表示データを正規データ信号に書き直す。またこ
の時、表示素子Ｃ１１，Ｃ１２に予備のデータ信
号が書き込まれる。次に走査線Ｇ１を選択し、表
示素子Ｃ１１，Ｃ１２へ書き込むべきデータ信号
をデータ線Ｄ１およびＤ２を介して印加して、表
示素子Ｃ１１，Ｃ１２の表示データを正規データ
信号に書き直す。
なお、前述と同様の手順として走査線Ｇ３→Ｇ
４→Ｇ１の順で選択するとともにデータ線Ｄ２，
Ｄ３を使用する方法、走査線をＧ２→Ｇ１→Ｇ４
の順で選択するとともにデータ線Ｄ１，Ｄ２を使
用する方法の２種類も使用できる。
４→Ｇ１の順で選択するとともにデータ線Ｄ２，
Ｄ３を使用する方法、走査線をＧ２→Ｇ１→Ｇ４
の順で選択するとともにデータ線Ｄ１，Ｄ２を使
用する方法の２種類も使用できる。
このように奇数フレーム、偶数フレームのいづ
れにおいても、表示素子Ｃ１１〜Ｃ３２の全てに
わたつて正常な表示データの書き込みが行われ
る。すなわち、本実施例においても各画素は予備
データ信号書き込みと正規データ信号書き込みの
２種類の書き込みルートを有しているのでスイツ
チング素子の断線欠陥や配線の断線欠陥を許容し
て、正常な表示を実現できる。
れにおいても、表示素子Ｃ１１〜Ｃ３２の全てに
わたつて正常な表示データの書き込みが行われ
る。すなわち、本実施例においても各画素は予備
データ信号書き込みと正規データ信号書き込みの
２種類の書き込みルートを有しているのでスイツ
チング素子の断線欠陥や配線の断線欠陥を許容し
て、正常な表示を実現できる。
以上の説明には表示素子として液晶表示素子を
用いたが、本発明は液晶と同様な選択手段を持つ
アクテイブマトリクス形のエレクトロルミネセン
スや蛍光表示管にも当然利用でき、同等の効果を
得ることができる。また、スイツチング素子とし
て電界効果トランジスタを用いたが、例えばダイ
オードやバイポーラトランジスタ等を用いること
ができる。また、第１図の実施例では、同じ画素
アレイブロツクを行方向に繰り返して配列してい
るが、例えば、第３図と第４図で示した画素アレ
イブロツクを任意に組み合わせて配列してもよ
く、同様の効果を得ることができる。また以上の
実施例では画素アレイブロツクが２行あるいは３
行の画素配列からなる場合を示したが、本発明は
これらの数に制限されるものではない。走査線の
選択周期が走査線の位置によつて極端に異ならな
い範囲で任意に設定可能である。
用いたが、本発明は液晶と同様な選択手段を持つ
アクテイブマトリクス形のエレクトロルミネセン
スや蛍光表示管にも当然利用でき、同等の効果を
得ることができる。また、スイツチング素子とし
て電界効果トランジスタを用いたが、例えばダイ
オードやバイポーラトランジスタ等を用いること
ができる。また、第１図の実施例では、同じ画素
アレイブロツクを行方向に繰り返して配列してい
るが、例えば、第３図と第４図で示した画素アレ
イブロツクを任意に組み合わせて配列してもよ
く、同様の効果を得ることができる。また以上の
実施例では画素アレイブロツクが２行あるいは３
行の画素配列からなる場合を示したが、本発明は
これらの数に制限されるものではない。走査線の
選択周期が走査線の位置によつて極端に異ならな
い範囲で任意に設定可能である。
（発明の効果）
以上説明したように、本発明によれば、表示素
子へのデータ信号書き込みルートを複数設けてい
るので、一部のデータ信号書き込みルートに製造
欠陥が生じても正常な表示が行える利点がある。
従って、製造工程で欠陥の発生する確率の高い大
面積・高精細なアクテイブマトリクス形表示装置
に適用することにより、製造工程の増加を伴わず
に、製造歩留りの大幅な向上が得られ、コストの
低廉化を図れる利点がある。
子へのデータ信号書き込みルートを複数設けてい
るので、一部のデータ信号書き込みルートに製造
欠陥が生じても正常な表示が行える利点がある。
従って、製造工程で欠陥の発生する確率の高い大
面積・高精細なアクテイブマトリクス形表示装置
に適用することにより、製造工程の増加を伴わず
に、製造歩留りの大幅な向上が得られ、コストの
低廉化を図れる利点がある。
第１図は本発明の第１の実施例を示す画素アレ
イブロツクを行方向に複数個配列したアクテイブ
マトリクス形表示装置の構成図、第２図は従来の
アクテイブマトリクス形表示装置の画素アレイブ
ロツクの構成図、第３図は本発明の第１の実施例
における画素アレイブロツクの構成図、第４図は
本発明の第２の実施例における画素アレイブロツ
クの構成図、第５図は本発明の第３の実施例にお
ける画素アレイブロツクの構成図である。 １，２，ｍ……画素アレイブロツク、Ｃ１１，
Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２……表
示素子、Ｇ１，Ｇ２，Ｇ３，Ｇ４……Ｇ３ｍ……
走査線、Ｄ１，Ｄ２，Ｄ３……Dn，Dn＋１……
データ線、Ｔ１１〜Ｔ２２，Ｔ１１Ａ〜Ｔ３２
Ａ，Ｔ１１Ｂ〜Ｔ３２Ｂ……電界効果トランジス
タ。
イブロツクを行方向に複数個配列したアクテイブ
マトリクス形表示装置の構成図、第２図は従来の
アクテイブマトリクス形表示装置の画素アレイブ
ロツクの構成図、第３図は本発明の第１の実施例
における画素アレイブロツクの構成図、第４図は
本発明の第２の実施例における画素アレイブロツ
クの構成図、第５図は本発明の第３の実施例にお
ける画素アレイブロツクの構成図である。 １，２，ｍ……画素アレイブロツク、Ｃ１１，
Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２……表
示素子、Ｇ１，Ｇ２，Ｇ３，Ｇ４……Ｇ３ｍ……
走査線、Ｄ１，Ｄ２，Ｄ３……Dn，Dn＋１……
データ線、Ｔ１１〜Ｔ２２，Ｔ１１Ａ〜Ｔ３２
Ａ，Ｔ１１Ｂ〜Ｔ３２Ｂ……電界効果トランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ ｋ行ｎ列（ｋ≧２，ｎ≧１）のマトリクス状
に配列された複数の表示素子（Ｃ１１〜Ckn）
と、 該表示素子を選択走査するための走査信号を供
給するｋ＋１本の走査線（Ｇ１〜Gk＋１）と、 該走査線に交差する方向に配列され前記表示素
子にデータ信号を入力するためのｎ＋１本のデー
タ線（Ｄ１〜Dn＋１）と、 各表示素子（Cij，ｉ＝１，２，……ｋ，ｊ＝
１，２，……ｎ）対応にそれぞれ２個配置され表
示素子と複数の互いに異なるデータ線との電気的
結合を前記走査線の走査信号に応じて選択的に開
閉するスイツチング素子であつてその一方のスイ
ツチング素子がデータ線Djと表示素子との間に
接続され他方のスイツチング素子がデータ線Dj
＋１と表示素子との間に接続されており且つ各表
示素子毎に対応の両スイツチング素子の制御端が
互いに隣り合つた走査線にそれぞれ接続されて各
制御端が各走査線（Ｇ１〜Gk＋１）に接続され
ている該各スイツチング素子とにより単位の画素
アレイブロツクを構成し、 該単位の画素アレイブロツクが行方向にｍ個
（ｍ≧２）繰り返して配列された、 ことを特徴とするアクテイブマトリクス形表示
装置。 ２ 表示素子として液晶を用いたことを特徴とす
る特許請求の範囲第１項記載のアクテイブマトリ
クス形表示装置。 ３ スイツチング素子として電界効果トランジス
タを用いたことを特徴とする特許請求の範囲第１
項記載のアクテイブマトリクス形表示装置。 ４ ｋ行ｎ列のマトリクス状に配列された複数の
表示素子と、該表示素子を選択走査するｋ＋１本
の走査線と、該走査線に交差する方向に配列され
前記表示素子にデータ信号を入力するｎ＋１本の
データ線と、前記各表示素子対応にそれぞれ２個
配置され表示素子と複数の互いに異なるデータ線
との電気的結合を選択的に開閉するスイツチング
素子であつてその一方のスイツチング素子がデー
タ線Djと表示素子との間に接続され他方のスイ
ツチング素子がデータ線Dj＋１と表示素子との
間に接続されておりその各制御端が互いに隣り合
つた走査線にそれぞれ接続されていて互いに隣り
合つた行に配設の前記各一方のスイツチング素子
または各他方のスイツチング素子の各制御端が共
通の走査線に接続された該各スイツチング素子と
による画素アレイブロツクが、行方向に複数個繰
り返して配列されたアクテイブマトリクス形表示
装置の表示データ書込み方法において、 奇数（偶数）フレームにおいては、各画素アレ
イブロツクにおけるｋ＋１本の走査線のうち１番
目からｋ番目よりなる走査線（Ｇ１〜Gk）を番
号と逆順に選択してｎ＋１本のデータ線のうち１
番目からｎ番目よりなるデータ線（Ｄ１〜Dn）
のデータと２番目からｎ＋１番目よりなるデータ
線（Ｄ２〜Dn＋１）のデータとを走査線の選択
の更新毎に交互に当該各表示素子に書き込み、偶
数（奇数）フレームにおいては、走査線（Ｇ２〜
Gk＋１）を番号順に選択してデータ線（Ｄ１〜
Dn）のデータとデータ線（Ｄ２〜Dn＋１）のデ
ータとを走査線の選択の更新毎に交互に当該各表
示素子に書き込む、 ことを特徴とする表示データ書込み方法。 ５ ｋ行ｎ列のマトリクス状に配列された複数の
表示素子と、該表示素子を選択走査するｋ＋１本
の走査線と、該走査線に交差する方向に配列され
前記表示素子にデータ信号を入力するｎ＋１本の
データ線と、前記各表示素子対応にそれぞれ２個
配置され表示素子と複数の互いに異なるデータ線
との電気的結合を選択的に開閉するスイツチング
素子であつてその一方のスイツチング素子がデー
タ線Djと表示素子との間に接続され他方のスイ
ツチング素子がデータ線Dj＋１と表示素子との
間に接続されその各制御端が互いに隣り合つた走
査線にそれぞれ接続されていて互いに隣り合つた
行に配設の一方と他方のスイツチング素子の各制
御端が共通の走査線に接続された該各スイツチン
グ素子とによる画素アレイブロツクが、行方向に
複数個繰り返して配列されたアクテイブマトリク
ス形表示装置の表示データ書込み方法において、 奇数（偶数）フレームにおいては、各画素アレ
イブロツクにおけるｋ＋１本の走査線のうち２番
目からｋ＋１番目よりなる走査線（Ｇ２〜Gk＋
１）を番号順に選択してｎ＋１本のデータ線のう
ち２番目からｎ＋１番目よりなるデータ線（Ｄ２
〜Dn＋１）のデータを当該各表示素子に書き込
み、偶数（奇数）フレームにおいては、走査線
（Ｇ１〜Gk）を番号と逆順に選択して１番目から
ｎ番目よりなるデータ線（Ｄ１〜Dn）のデータ
を当該各表示素子に書き込む、 ことを特徴とする表示データ書込み方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62193763A JPS6437585A (en) | 1987-08-04 | 1987-08-04 | Active matrix type display device |
| EP88112633A EP0302468B1 (en) | 1987-08-04 | 1988-08-03 | Active matrix type display device |
| DE8888112633T DE3868766D1 (de) | 1987-08-04 | 1988-08-03 | Anzeigevorrichtung vom aktiven matrixtyp. |
| US07/551,034 US5012228A (en) | 1987-08-04 | 1990-07-10 | Method of operation for an active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62193763A JPS6437585A (en) | 1987-08-04 | 1987-08-04 | Active matrix type display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6437585A JPS6437585A (en) | 1989-02-08 |
| JPH0527115B2 true JPH0527115B2 (ja) | 1993-04-20 |
Family
ID=16313401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62193763A Granted JPS6437585A (en) | 1987-08-04 | 1987-08-04 | Active matrix type display device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5012228A (ja) |
| EP (1) | EP0302468B1 (ja) |
| JP (1) | JPS6437585A (ja) |
| DE (1) | DE3868766D1 (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| EP0376329B1 (en) * | 1988-12-28 | 1995-03-08 | Sony Corporation | Liquid crystal display device |
| US5223936A (en) * | 1989-08-22 | 1993-06-29 | U.S. Philips Corporation | Picture display and video signal processing circuit |
| FR2661538A1 (fr) * | 1990-04-27 | 1991-10-31 | Thomson Lcd | Ecran matriciel couleurs a definition amelioree. |
| JP2521097Y2 (ja) * | 1990-09-14 | 1996-12-25 | シャープ株式会社 | 液晶表示装置 |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7154147B1 (en) * | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| KR950001360B1 (ko) * | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| KR940008180B1 (ko) * | 1990-12-27 | 1994-09-07 | 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 | 액정 전기 광학 장치 및 그 구동 방법 |
| EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| JP2798540B2 (ja) * | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
| JP2651972B2 (ja) | 1992-03-04 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
| US5576857A (en) * | 1992-04-02 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with transistors and capacitors method of driving the same |
| US6693681B1 (en) | 1992-04-28 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP2814161B2 (ja) | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
| WO1994008331A1 (en) * | 1992-10-06 | 1994-04-14 | Panocorp Display Systems | Drive system and method for panel displays |
| GB9223697D0 (en) * | 1992-11-12 | 1992-12-23 | Philips Electronics Uk Ltd | Active matrix display devices |
| US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| DE69428363T2 (de) * | 1994-06-24 | 2002-04-18 | Hitachi Ltd | Flüssigkristallanzeigevorrichtung mit aktiver matrix und steuerverfahren dafür |
| JP3471928B2 (ja) * | 1994-10-07 | 2003-12-02 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置の駆動方法 |
| JP3241251B2 (ja) * | 1994-12-16 | 2001-12-25 | キヤノン株式会社 | 電子放出素子の製造方法及び電子源基板の製造方法 |
| JP2900229B2 (ja) * | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| US6198464B1 (en) | 1995-01-13 | 2001-03-06 | Hitachi, Ltd. | Active matrix type liquid crystal display system and driving method therefor |
| TW345654B (en) | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| US5834327A (en) * | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| US5767828A (en) * | 1995-07-20 | 1998-06-16 | The Regents Of The University Of Colorado | Method and apparatus for displaying grey-scale or color images from binary images |
| US5959598A (en) | 1995-07-20 | 1999-09-28 | The Regents Of The University Of Colorado | Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images |
| US5959599A (en) * | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
| TW329500B (en) | 1995-11-14 | 1998-04-11 | Handotai Energy Kenkyusho Kk | Electro-optical device |
| US6800875B1 (en) * | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| TW439003B (en) * | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
| TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| US6225218B1 (en) | 1995-12-20 | 2001-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3338281B2 (ja) * | 1996-03-19 | 2002-10-28 | 株式会社東芝 | 液晶表示パネル |
| JP3468986B2 (ja) * | 1996-04-16 | 2003-11-25 | 株式会社半導体エネルギー研究所 | アクティブマトリクス回路および表示装置 |
| KR100495827B1 (ko) * | 1996-04-16 | 2005-09-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스회로및표시장치 |
| JP3725266B2 (ja) * | 1996-11-07 | 2005-12-07 | 株式会社半導体エネルギー研究所 | 配線形成方法 |
| US5920298A (en) * | 1996-12-19 | 1999-07-06 | Colorado Microdisplay, Inc. | Display system having common electrode modulation |
| US6046716A (en) | 1996-12-19 | 2000-04-04 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
| US6078303A (en) * | 1996-12-19 | 2000-06-20 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
| JP3724163B2 (ja) * | 1997-12-29 | 2005-12-07 | カシオ計算機株式会社 | 液晶表示素子及び液晶表示装置 |
| JPH11338423A (ja) * | 1998-05-15 | 1999-12-10 | Internatl Business Mach Corp <Ibm> | カラー表示方法、この表示方法に適するマトリックス駆動用液晶表示モジュール、及び、この液晶表示モジュールを含むｐｃシステム、並びに、プロジェクションタイプ表示装置 |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100291770B1 (ko) * | 1999-06-04 | 2001-05-15 | 권오경 | 액정표시장치 |
| GB9925060D0 (en) * | 1999-10-23 | 1999-12-22 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
| GB0000290D0 (en) * | 2000-01-07 | 2000-03-01 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
| KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
| FR2843823B1 (fr) * | 2002-08-20 | 2006-04-21 | Thales Sa | Visualisations a cristaux liquides a commande fiabilisee |
| KR100774911B1 (ko) * | 2003-10-14 | 2007-11-09 | 엘지전자 주식회사 | 일렉트로 루미네센스 표시장치 |
| TWI268468B (en) * | 2004-04-12 | 2006-12-11 | Himax Tech Ltd | Liquid crystal on silicon panel and driving method thereof |
| KR101136348B1 (ko) * | 2005-07-12 | 2012-04-18 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| KR101200939B1 (ko) * | 2006-01-19 | 2012-11-13 | 삼성디스플레이 주식회사 | 어레이 기판 |
| KR101245944B1 (ko) * | 2006-05-10 | 2013-03-21 | 엘지디스플레이 주식회사 | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 |
| JP5069946B2 (ja) * | 2007-05-16 | 2012-11-07 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| DE102010029024B4 (de) * | 2010-05-17 | 2016-04-28 | Geze Gmbh | Antrieb für einen Flügel einer Tür oder eines Fensters |
| CN104698646B (zh) * | 2015-04-03 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板、其驱动方法、显示面板及显示装置 |
| EP3580746A2 (en) | 2017-02-10 | 2019-12-18 | L-3 Technologies, Inc. | Fault-tolerant lcd display with dual transistor pixel cells |
| CN114488591B (zh) | 2020-10-23 | 2024-07-09 | 北京京东方显示技术有限公司 | 一种阵列基板、显示装置 |
| US12142228B2 (en) | 2021-07-01 | 2024-11-12 | Sony Semiconductor Solutions Corporation | Display device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576393A (en) * | 1978-12-04 | 1980-06-09 | Hitachi Ltd | Matrix drive method for guestthostttype phase transfer liquid crystal |
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS58144888A (ja) * | 1982-02-23 | 1983-08-29 | セイコーインスツルメンツ株式会社 | 行列形液晶表示装置 |
| JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
| JPS6120091A (ja) * | 1984-07-09 | 1986-01-28 | 日本電信電話株式会社 | 画像表示装置 |
| JPH0668672B2 (ja) * | 1984-09-12 | 1994-08-31 | ソニー株式会社 | 液晶デイスプレイ装置 |
| JPS61121034A (ja) * | 1984-11-16 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ |
| DE3581498D1 (de) * | 1984-11-16 | 1991-02-28 | Matsushita Electric Industrial Co Ltd | Aktive matrixschaltung fuer fluessigkristallanzeigen. |
| JPS61128289A (ja) * | 1984-11-28 | 1986-06-16 | キヤノン株式会社 | 液晶装置およびその補修方法 |
| JPS61267782A (ja) * | 1985-05-23 | 1986-11-27 | 三菱電機株式会社 | 表示素子 |
-
1987
- 1987-08-04 JP JP62193763A patent/JPS6437585A/ja active Granted
-
1988
- 1988-08-03 DE DE8888112633T patent/DE3868766D1/de not_active Expired - Lifetime
- 1988-08-03 EP EP88112633A patent/EP0302468B1/en not_active Expired
-
1990
- 1990-07-10 US US07/551,034 patent/US5012228A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5012228A (en) | 1991-04-30 |
| DE3868766D1 (de) | 1992-04-09 |
| EP0302468B1 (en) | 1992-03-04 |
| EP0302468A1 (en) | 1989-02-08 |
| JPS6437585A (en) | 1989-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0527115B2 (ja) | ||
| KR0128729B1 (ko) | 매트릭스 표시 장치 | |
| US6380919B1 (en) | Electro-optical devices | |
| US5555001A (en) | Redundant scheme for LCD display with integrated data driving circuit | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JPH0723337U (ja) | 液晶表示器のマトリックスアドレス装置 | |
| JPS61236593A (ja) | 表示装置および表示方法 | |
| JPH05303114A (ja) | 液晶表示素子 | |
| JP4498043B2 (ja) | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| US20070229553A1 (en) | Display device having an improved video signal drive circuit | |
| JP3344680B2 (ja) | 画像表示装置 | |
| JPS6097322A (ja) | 液晶マトリクスパネル | |
| JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
| KR100537885B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JPS6120091A (ja) | 画像表示装置 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JPH0470820A (ja) | アクティブ・マトリックス型平板表示装置 | |
| JPS61228491A (ja) | 表示装置 | |
| JP2604733B2 (ja) | アクティブマトリクス形表示装置 | |
| JPH0225189B2 (ja) | ||
| JPH07318902A (ja) | 表示用半導体装置 | |
| KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
| JP2737226B2 (ja) | 液晶ディスプレイ装置 | |
| WO1991011796A1 (en) | Interleaved display selection scanner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 15 |