JPH05274175A - 独立ドライブ式疑似障害発生方法 - Google Patents
独立ドライブ式疑似障害発生方法Info
- Publication number
- JPH05274175A JPH05274175A JP4071646A JP7164692A JPH05274175A JP H05274175 A JPH05274175 A JP H05274175A JP 4071646 A JP4071646 A JP 4071646A JP 7164692 A JP7164692 A JP 7164692A JP H05274175 A JPH05274175 A JP H05274175A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- pseudo
- circuit
- fault
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【目的】電子回路装置に外部から疑似的なハードウェア
障害状態を発生する疑似障害発生方法に於いて、電子回
路上の複数の点を冷却時間をずらした異なった時間タイ
ミングでドライブ可能とし、これによって対象電子回路
部品の信頼性を保持しながら固定的な縮退障害状態を発
生することを可能する。 【構成】プローブｅ1 〜ｅn を通して外部から電子回路
装置Ｃａ〜Ｃｃに電流をドライブし信号電圧レベルを一
定に保つことによって、疑似的な障害状態を発生させる
疑似障害発生方法において、ドライブ回路ｂ1 〜ｂn を
複数個並列設置すると共に、制御回路ａにより複数ドラ
イブ回路ｂ1 〜ｂn のドライブのON/OFFタイミングを独
立に制御し、ドライブを休止する時間を各々のドライブ
回路ｂ1 〜ｂn で任意時間ずれるように制御することに
よって、固定的な疑似障害状態を発生することを特徴と
する。
障害状態を発生する疑似障害発生方法に於いて、電子回
路上の複数の点を冷却時間をずらした異なった時間タイ
ミングでドライブ可能とし、これによって対象電子回路
部品の信頼性を保持しながら固定的な縮退障害状態を発
生することを可能する。 【構成】プローブｅ1 〜ｅn を通して外部から電子回路
装置Ｃａ〜Ｃｃに電流をドライブし信号電圧レベルを一
定に保つことによって、疑似的な障害状態を発生させる
疑似障害発生方法において、ドライブ回路ｂ1 〜ｂn を
複数個並列設置すると共に、制御回路ａにより複数ドラ
イブ回路ｂ1 〜ｂn のドライブのON/OFFタイミングを独
立に制御し、ドライブを休止する時間を各々のドライブ
回路ｂ1 〜ｂn で任意時間ずれるように制御することに
よって、固定的な疑似障害状態を発生することを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路装置に外部か
ら一定の疑似的ハードウェア障害状態を強制的に発生す
る独立ドライブ式疑似障害発生方法に関する。
ら一定の疑似的ハードウェア障害状態を強制的に発生す
る独立ドライブ式疑似障害発生方法に関する。
【０００２】
【従来の技術】この種、従来の疑似障害発生方法を図４
（ａ）（ｂ），図５（ａ）（ｂ）及び図６の回路構成図
及び図７の電圧特性図に付き説明する。図中、Ａ１，Ａ
２，Ａ３はバックボード、Ｂは延長パッケージ、Ｃ１，
Ｃ２，Ｃ３は回路パッケージ、Ｄはドライブ回路、Ｅは
コネクタピン、Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５は電子部
品、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６はディップス
イッチ，Ｐはプローブである。
（ａ）（ｂ），図５（ａ）（ｂ）及び図６の回路構成図
及び図７の電圧特性図に付き説明する。図中、Ａ１，Ａ
２，Ａ３はバックボード、Ｂは延長パッケージ、Ｃ１，
Ｃ２，Ｃ３は回路パッケージ、Ｄはドライブ回路、Ｅは
コネクタピン、Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５は電子部
品、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６はディップス
イッチ，Ｐはプローブである。
【０００３】従来の疑似障害発生方法としては、図４に
示す様、回路パッケージＣ１とバックボードＡとの間に
ディップスイッチＳ１，Ｓ２，Ｓ３を搭載した延長パッ
ケージＢを挿入し、当該ディップスイッチＳ１，Ｓ２，
Ｓ３をON/OFFすることにより、コネクタＥのピン単位で
開放・地絡状態を作り疑似的な縮退障害状態（信号電圧
レベルが一定となってしまう障害）を発生させる方式が
ある。
示す様、回路パッケージＣ１とバックボードＡとの間に
ディップスイッチＳ１，Ｓ２，Ｓ３を搭載した延長パッ
ケージＢを挿入し、当該ディップスイッチＳ１，Ｓ２，
Ｓ３をON/OFFすることにより、コネクタＥのピン単位で
開放・地絡状態を作り疑似的な縮退障害状態（信号電圧
レベルが一定となってしまう障害）を発生させる方式が
ある。
【０００４】しかし、この方式では発生出来る疑似障害
状態はコネクタピンＥの信号に限定され、亦、延長パッ
ケージＢによる信号遅延のため正常動作しない様な高速
回路では使用出来ないという欠点がある。
状態はコネクタピンＥの信号に限定され、亦、延長パッ
ケージＢによる信号遅延のため正常動作しない様な高速
回路では使用出来ないという欠点がある。
【０００５】一方、ＩＣ，ＬＳＩ等の電子部品のピンの
信号の疑似障害状態を発生させるには、図５に例を示す
様、電子部品間（図２の例ではＩ２・Ｉ３間）の配線α
等を切断し、その部分から配線βを延ばし、ディップス
イッチＳ４，Ｓ５，Ｓ６をON/OFFすることにより開放・
地絡状態を作り、疑似的な縮退障害状態を発生する方式
がある。
信号の疑似障害状態を発生させるには、図５に例を示す
様、電子部品間（図２の例ではＩ２・Ｉ３間）の配線α
等を切断し、その部分から配線βを延ばし、ディップス
イッチＳ４，Ｓ５，Ｓ６をON/OFFすることにより開放・
地絡状態を作り、疑似的な縮退障害状態を発生する方式
がある。
【０００６】しかし、この方式では前記の如く配線αを
切断し、ディップスイッチＳ４，Ｓ５，Ｓ６を取り付け
た回路パッケージＣ２を新規に改造して作成しなければ
ならず、既存装置の有効利用が図れないばかりか、前記
方式同様に配線αによる信号遅延があるため、高速回路
では使用出来ない欠点がある。
切断し、ディップスイッチＳ４，Ｓ５，Ｓ６を取り付け
た回路パッケージＣ２を新規に改造して作成しなければ
ならず、既存装置の有効利用が図れないばかりか、前記
方式同様に配線αによる信号遅延があるため、高速回路
では使用出来ない欠点がある。
【０００７】他方、これらの問題を解決する方式である
ドライブ方式では、図６に示す様、ＩＣ，ＬＳＩ等（図
６に於いてはＩ４）の出力信号ピンに外部からプローブ
Ｐを通してドライブ回路Ｄからドライブする（流し込ん
だり引き込んだりする）ことによって、その部品の出力
に関わらず信号電圧レベルを一定に保つことが出来る。
この様にドライブ方式を用いれば、回路パッケージＣ３
の改造や信号遅延なしにＩＣ，ＬＳＩ等の電子部品のピ
ン信号に疑似縮退障害状態を発生出来る。
ドライブ方式では、図６に示す様、ＩＣ，ＬＳＩ等（図
６に於いてはＩ４）の出力信号ピンに外部からプローブ
Ｐを通してドライブ回路Ｄからドライブする（流し込ん
だり引き込んだりする）ことによって、その部品の出力
に関わらず信号電圧レベルを一定に保つことが出来る。
この様にドライブ方式を用いれば、回路パッケージＣ３
の改造や信号遅延なしにＩＣ，ＬＳＩ等の電子部品のピ
ン信号に疑似縮退障害状態を発生出来る。
【０００８】
【発明が解決しようとする課題】しかしながら、当該ド
ライブ方式に於いては、ドライブする配線に直接つなが
った出力電子部品（以下、前段部品）の出力信号を外部
から電流をドライブすることによって強制的に変更する
ため、前段部品Ｉ４に過剰な電流を流すこととなる。
ライブ方式に於いては、ドライブする配線に直接つなが
った出力電子部品（以下、前段部品）の出力信号を外部
から電流をドライブすることによって強制的に変更する
ため、前段部品Ｉ４に過剰な電流を流すこととなる。
【０００９】よって、当該前段部品Ｉ４の信頼性を保持
するためには、一定時間のドライブ後、過剰電流による
前段部品Ｉ４の発熱を冷却するためにドライブを休止す
る冷却時間を取る必要があり、実際のドライブは図７に
示す様に断続的となって定常的なドライブを行うことは
出来ない。なお、同図中、信号電圧は“ＨＩＧＨ”にド
ライブした例、冷却時は前段出力そのものの値を取る。
点線は前段部品の本来の出力信号電圧、実線はドライブ
による信号電圧を示す。
するためには、一定時間のドライブ後、過剰電流による
前段部品Ｉ４の発熱を冷却するためにドライブを休止す
る冷却時間を取る必要があり、実際のドライブは図７に
示す様に断続的となって定常的なドライブを行うことは
出来ない。なお、同図中、信号電圧は“ＨＩＧＨ”にド
ライブした例、冷却時は前段出力そのものの値を取る。
点線は前段部品の本来の出力信号電圧、実線はドライブ
による信号電圧を示す。
【００１０】従って、当該ドライブ方式による疑似障害
発生では、ドライブする前段部品の信頼性を保持するに
は、固定的な疑似縮退状態を発生出来ないという問題が
生じる。ここに於いて、本発明は前記従来の課題を克服
する独立ドライブ式疑似障害発生方法を提供せんとする
ものである。
発生では、ドライブする前段部品の信頼性を保持するに
は、固定的な疑似縮退状態を発生出来ないという問題が
生じる。ここに於いて、本発明は前記従来の課題を克服
する独立ドライブ式疑似障害発生方法を提供せんとする
ものである。
【００１１】
【課題を解決するための手段】前記課題の解決は、本発
明が次の新規な特徴的構成手法を採用することにより達
成される。即ち、本発明の特徴は、ドライブ回路と接続
するプローブを通して外部から電子回路装置に電流をド
ライブし信号電圧レベルを一定に保つことによって、疑
似的な障害状態を発生させる疑似障害発生方法におい
て、前記ドライブ回路を複数個並列設置すると共に、制
御回路により当該複数ドライブ回路のドライブのON/OFF
タイミングを独立に制御し、ドライブを休止する時間を
各々のドライブ回路で任意時間ずれるように制御するこ
とによって、固定的な疑似障害状態を発生してなる独立
ドライブ式疑似障害発生方法である。
明が次の新規な特徴的構成手法を採用することにより達
成される。即ち、本発明の特徴は、ドライブ回路と接続
するプローブを通して外部から電子回路装置に電流をド
ライブし信号電圧レベルを一定に保つことによって、疑
似的な障害状態を発生させる疑似障害発生方法におい
て、前記ドライブ回路を複数個並列設置すると共に、制
御回路により当該複数ドライブ回路のドライブのON/OFF
タイミングを独立に制御し、ドライブを休止する時間を
各々のドライブ回路で任意時間ずれるように制御するこ
とによって、固定的な疑似障害状態を発生してなる独立
ドライブ式疑似障害発生方法である。
【００１２】
【作用】本発明は、前記の様な手法を講じたので、制御
回路は設定に従って複数のドライブ回路に独立でドライ
ブON/OFFのタイミング信号を送り、各々のドライブ回路
を任意時間ずらしてドライブせしめる。この様にして前
記各々のドライブ回路の冷却時間をずらして制御し、固
定的な疑似縮退障害状態を発生する。
回路は設定に従って複数のドライブ回路に独立でドライ
ブON/OFFのタイミング信号を送り、各々のドライブ回路
を任意時間ずらしてドライブせしめる。この様にして前
記各々のドライブ回路の冷却時間をずらして制御し、固
定的な疑似縮退障害状態を発生する。
【００１３】
【実施例】本発明の実施例を図面につき詳説する。図１
は本実施例の独立ドライブ式疑似障害発生方法を適用す
る疑似障害発生装置の概略回路構成図、図２（ａ）
（ｂ）（ｃ）は疑似障害発生対象である電子回路装置の
三例を示す概略回路構成図、図３は図２（ａ）の電子回
路装置におけるドライブON/OFFに従って変化する電圧特
性図である。
は本実施例の独立ドライブ式疑似障害発生方法を適用す
る疑似障害発生装置の概略回路構成図、図２（ａ）
（ｂ）（ｃ）は疑似障害発生対象である電子回路装置の
三例を示す概略回路構成図、図３は図２（ａ）の電子回
路装置におけるドライブON/OFFに従って変化する電圧特
性図である。
【００１４】図中、γは疑似障害発生装置、ａは制御回
路、ｂ1 〜ｂn はドライブ回路、ｃは設定値メモリ、ｄ
はタイミング制御回路、ｅ1 〜ｅn はプローブ、ｆは設
定値転送線、ｇ1 〜ｇn はタイミング信号転送線であ
る。図１に示す様、本実施例の独立ドライブ式疑似障害
発生方法に於いて、制御回路ａのタイミング制御回路ｄ
は、タイミング信号転送線ｇ1 〜ｇn を通してドライブ
回路ｂ1 〜ｂn に接続されており、設定値メモリｃの設
定値に従って各ドライブ回路ｂ1 〜ｂn のドライブON/O
FFのタイミングを制御する。
路、ｂ1 〜ｂn はドライブ回路、ｃは設定値メモリ、ｄ
はタイミング制御回路、ｅ1 〜ｅn はプローブ、ｆは設
定値転送線、ｇ1 〜ｇn はタイミング信号転送線であ
る。図１に示す様、本実施例の独立ドライブ式疑似障害
発生方法に於いて、制御回路ａのタイミング制御回路ｄ
は、タイミング信号転送線ｇ1 〜ｇn を通してドライブ
回路ｂ1 〜ｂn に接続されており、設定値メモリｃの設
定値に従って各ドライブ回路ｂ1 〜ｂn のドライブON/O
FFのタイミングを制御する。
【００１５】亦、前記各ドライブ回路ｂ1 〜ｂn はプロ
ーブｅ1 〜ｅn を通して対象電子回路装置をドライブす
る。他方、図２（ａ）（ｂ）（ｃ）にそれぞれ示す様、
通常の電子回路装置Ｃａ，Ｃｂ，Ｃｃには、インバータ
Ｉａ，ＡＮＤ回路Ｉｂ，ＯＲ回路Ｉｃ等を搭載するＩＣ
２，ＩＣ６，ＩＣ１０等を容易に見い出すことが出来る
が、この様な電子回路装置Ｃａ，Ｃｂ，Ｃｃでは、装置
上のある位置での縮退状態を二つの異なる位置での縮退
状態によって作り出すことが出来る。
ーブｅ1 〜ｅn を通して対象電子回路装置をドライブす
る。他方、図２（ａ）（ｂ）（ｃ）にそれぞれ示す様、
通常の電子回路装置Ｃａ，Ｃｂ，Ｃｃには、インバータ
Ｉａ，ＡＮＤ回路Ｉｂ，ＯＲ回路Ｉｃ等を搭載するＩＣ
２，ＩＣ６，ＩＣ１０等を容易に見い出すことが出来る
が、この様な電子回路装置Ｃａ，Ｃｂ，Ｃｃでは、装置
上のある位置での縮退状態を二つの異なる位置での縮退
状態によって作り出すことが出来る。
【００１６】以下、図２に示すインバータＩａを持つ電
子回路装置Ｃａを対象装置の例にとり説明をするが、あ
る位置での縮退状態を異なる二つ以上の位置での縮退状
態によって作り出せる電子回路装置Ｃｂ，Ｃｃに関して
も同様なことが言える。図２の二点Ｘ１，Ｘ２にドライ
ブ回路ｂ1 ，ｂ2 からそれぞれプローブｅ1 ，ｅ2 を接
続する。
子回路装置Ｃａを対象装置の例にとり説明をするが、あ
る位置での縮退状態を異なる二つ以上の位置での縮退状
態によって作り出せる電子回路装置Ｃｂ，Ｃｃに関して
も同様なことが言える。図２の二点Ｘ１，Ｘ２にドライ
ブ回路ｂ1 ，ｂ2 からそれぞれプローブｅ1 ，ｅ2 を接
続する。
【００１７】制御回路ａは設定値メモリｃの設定値に従
って、図３（ａ）（ｂ）（ｃ）に一例を示す時間タイミ
ングでドライブ回路ｂ1 ，ｂ2 のドライブON/OFFタイミ
ングを制御する。当該ドライブ回路ｂ1 ，ｂ2 はタイミ
ング制御回路ｄからのタイミング信号に従って、それぞ
れ点を設定の信号状態（図３の例ではＨＩＧＨ状態）に
ドライブする。尚、同図中、点線は前段部品の本来の出
力信号電圧、実線はドライブによる信号電圧を示す。
って、図３（ａ）（ｂ）（ｃ）に一例を示す時間タイミ
ングでドライブ回路ｂ1 ，ｂ2 のドライブON/OFFタイミ
ングを制御する。当該ドライブ回路ｂ1 ，ｂ2 はタイミ
ング制御回路ｄからのタイミング信号に従って、それぞ
れ点を設定の信号状態（図３の例ではＨＩＧＨ状態）に
ドライブする。尚、同図中、点線は前段部品の本来の出
力信号電圧、実線はドライブによる信号電圧を示す。
【００１８】この時、図３に示す様に、点Ｘ１での信号
状態は断続的であるが、点Ｘ２での信号状態は定常的と
なり、当該点Ｘ２に固定的な縮退状態を発生出来る。こ
の際、それぞれの点Ｘ１，Ｘ２でのドライブはドライブ
と冷却を交互に行っているため前段部品IC1 ，IC2 の信
頼性は保持されている。この様な方式により、対象電子
回路の部品の信頼性を保持しながら固定的な縮退障害状
態を発生することが可能となる。
状態は断続的であるが、点Ｘ２での信号状態は定常的と
なり、当該点Ｘ２に固定的な縮退状態を発生出来る。こ
の際、それぞれの点Ｘ１，Ｘ２でのドライブはドライブ
と冷却を交互に行っているため前段部品IC1 ，IC2 の信
頼性は保持されている。この様な方式により、対象電子
回路の部品の信頼性を保持しながら固定的な縮退障害状
態を発生することが可能となる。
【００１９】こゝで、ちなみに図２（ａ）（ｂ）（ｃ）
に示す電子回路装置Ｃａ，Ｃｂ，Ｃｃにおけるそれぞれ
点Ｘ１と点Ｘ２，点Ｘ３と点Ｘ４と点Ｘ５，点Ｘ６と点
Ｘ７と点Ｘ８との縮退関係は次のようになる。
に示す電子回路装置Ｃａ，Ｃｂ，Ｃｃにおけるそれぞれ
点Ｘ１と点Ｘ２，点Ｘ３と点Ｘ４と点Ｘ５，点Ｘ６と点
Ｘ７と点Ｘ８との縮退関係は次のようになる。
【００２０】（１）図２（ａ）の電子回路装置Ｃａの場
合
合
【００２１】（２）図２（ｂ）の電子回路装置Ｃｂの場
合
合
【００２２】（３）図２（ｃ）の電子回路装置Ｃｃの場
合
合
【００２３】
【発明の効果】かくして、本発明によれば、複数のドラ
イブ回路をそれらのドライブのON/OFFタイミングを独立
に制御する制御回路により制御することで、電子回路上
の複数の点を冷却時間をずらした異なった時間タイミン
グでドライブ可能とし、これによって対象電子回路部品
の信頼性を保持しながら固定的な縮退障害状態を発生す
ることが可能となる等、優れた実用性，有用性を具有す
る。
イブ回路をそれらのドライブのON/OFFタイミングを独立
に制御する制御回路により制御することで、電子回路上
の複数の点を冷却時間をずらした異なった時間タイミン
グでドライブ可能とし、これによって対象電子回路部品
の信頼性を保持しながら固定的な縮退障害状態を発生す
ることが可能となる等、優れた実用性，有用性を具有す
る。
【図面の簡単な説明】
【図１】本発明の実施例の独立ドライブ式疑似障害発生
方法を実行する疑似障害発生装置の概略回路構成図であ
る。
方法を実行する疑似障害発生装置の概略回路構成図であ
る。
【図２】（ａ），（ｂ），（ｃ）はそれぞれ疑似障害発
生対象電子回路装置Ｃａ，Ｃｂ，Ｃｃの例を示す概略回
路構成図である。
生対象電子回路装置Ｃａ，Ｃｂ，Ｃｃの例を示す概略回
路構成図である。
【図３】同上、電子回路装置ＣａにおけるドライブON/O
FFに従って変化する電圧特性図であって、（ａ）はＩＣ
１の本来の出力信号、（ｂ）は点Ｘ１での信号、（ｃ）
は点Ｘ２での信号をそれぞれ表す。
FFに従って変化する電圧特性図であって、（ａ）はＩＣ
１の本来の出力信号、（ｂ）は点Ｘ１での信号、（ｃ）
は点Ｘ２での信号をそれぞれ表す。
【図４】（ａ）は従来の疑似障害発生方法を実行する疑
似障害発生装置の回路構成図、（ｂ）はディップスイッ
チのシンボル結線図である。
似障害発生装置の回路構成図、（ｂ）はディップスイッ
チのシンボル結線図である。
【図５】（ａ）は同上の他の例を示す回路構成図、
（ｂ）はディップスイッチのシンボル結線図である。
（ｂ）はディップスイッチのシンボル結線図である。
【図６】同上、別の例を示す回路構成図である。
【図７】同上、別の例に於ける電圧特性図である。
Ａ１，Ａ２，Ａ３…バックボード Ｂ…延長パッケージ Ｃ１，Ｃ２，Ｃ３…回路パッケージ Ｃａ，Ｃｂ，Ｃｃ…電子回路装置 Ｄ…ドライブ回路 Ｅ…コネクタピン Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５…電子部品 Ｉａ…インバータ Ｉｂ…ＡＮＤ回路 Ｉｃ…ＯＲ回路 Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６…ディップスイッ
チ Ｐ…プローブ γ…疑似障害発生装置 ａ…制御回路 ｂ1 〜ｂn …ドライブ回路 ｃ…設定値メモリ ｄ…タイミング制御回路 ｅ1 〜ｅn …プローブ ｆ…設定値転送線 ｇ1 〜ｇn …タイミング信号転送線
チ Ｐ…プローブ γ…疑似障害発生装置 ａ…制御回路 ｂ1 〜ｂn …ドライブ回路 ｃ…設定値メモリ ｄ…タイミング制御回路 ｅ1 〜ｅn …プローブ ｆ…設定値転送線 ｇ1 〜ｇn …タイミング信号転送線
Claims (1)
- 【請求項１】ドライブ回路と接続するプローブを通して
外部から電子回路装置に電流をドライブし信号電圧レベ
ルを一定に保つことによって、疑似的な障害状態を発生
させる疑似障害発生方法において、前記ドライブ回路を
複数個並列設置すると共に、制御回路により当該複数ド
ライブ回路のドライブのON/OFFタイミングを独立に制御
し、ドライブを休止する時間を各々の前記ドライブ回路
で任意時間ずれるように制御することによって、固定的
な疑似障害状態を発生することを特徴とする独立ドライ
ブ式疑似障害発生方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4071646A JPH05274175A (ja) | 1992-03-27 | 1992-03-27 | 独立ドライブ式疑似障害発生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4071646A JPH05274175A (ja) | 1992-03-27 | 1992-03-27 | 独立ドライブ式疑似障害発生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05274175A true JPH05274175A (ja) | 1993-10-22 |
Family
ID=13466602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4071646A Pending JPH05274175A (ja) | 1992-03-27 | 1992-03-27 | 独立ドライブ式疑似障害発生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05274175A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4937748B1 (ja) * | 1970-08-20 | 1974-10-11 | ||
| JPS61170677A (ja) * | 1985-01-25 | 1986-08-01 | Nec Corp | 論理回路試験装置 |
-
1992
- 1992-03-27 JP JP4071646A patent/JPH05274175A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4937748B1 (ja) * | 1970-08-20 | 1974-10-11 | ||
| JPS61170677A (ja) * | 1985-01-25 | 1986-08-01 | Nec Corp | 論理回路試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
| JPH1091269A (ja) | 高周波数クロック式回路の電力消費を低減するシステム及び方法 | |
| KR940010317A (ko) | 반도체 집적 회로 장치에서 안정하게 동작하는 신호 출력 회로 및 그의 전원 배선의 배치 | |
| EP0829963A2 (en) | Clocking scheme | |
| US7550936B2 (en) | Fan motor drive control apparatus | |
| JPH05274175A (ja) | 独立ドライブ式疑似障害発生方法 | |
| US4672244A (en) | Josephson logic integrated circuit | |
| JPH05211432A (ja) | データ出力回路および半導体集積回路 | |
| KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| JP2885186B2 (ja) | 位相調整回路 | |
| JP2836043B2 (ja) | 高速回路用擬似故障発生方法及び装置 | |
| JPS649837B2 (ja) | ||
| US20060103438A1 (en) | Initialization signal generation apparatus for use in a semiconductor device | |
| JPH05274174A (ja) | 疑似障害発生方法及び装置 | |
| JPH06141535A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0349417A (ja) | 半導体集積回路 | |
| JPH01183148A (ja) | 半導体集積回路 | |
| JP2860817B2 (ja) | Ｐｗｍ制御装置 | |
| JPS60152048A (ja) | 半導体装置の内部バイアス発生回路 | |
| JP3589273B2 (ja) | パワーデバイスの駆動回路 | |
| JPH03282381A (ja) | 集積回路装置 | |
| JPH03289717A (ja) | 半導体集積回路 | |
| JPH02244497A (ja) | ジョセフソンラッチ回路 | |
| JPH07240637A (ja) | Ｍｏｓトランジスタの過電流診断装置 | |
| JPH08307222A (ja) | 集積回路 |