JPH05275423A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275423A JPH05275423A JP6794992A JP6794992A JPH05275423A JP H05275423 A JPH05275423 A JP H05275423A JP 6794992 A JP6794992 A JP 6794992A JP 6794992 A JP6794992 A JP 6794992A JP H05275423 A JPH05275423 A JP H05275423A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact hole
- oxide film
- flattening
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 25
- 239000010410 layer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクト孔の開口が容易にでき、簡便に平
坦化を行えることを可能にする。 【構成】 拡散層１、素子分離酸化膜２、ゲート酸化膜
３、Poly-Si配線４からなる下地段差を形成した後、NSG
膜１０とＢＰＳＧ酸化膜１１を形成する（図1-1）。次
にホトレジストパターン８を形成し、コンタクト孔７を
開口する（図1-2）。平坦化レジスト９を塗布し（図1-
3）、このレジストとBPSG膜１１が等しいエッチングレ
ートになる条件にてエッチングバックし（図1-4）、熱
処理を行う。これによって、コンタクト孔７の上部の縁
が滑らかになり、次のアルミニウム配線層１２を形成す
る（図1-5）。拡散層上とPoly-Si配線上の酸化膜の膜厚
が等しい状態でコンタクト孔の開口が行われるため、Po
ly-Siの削り込みがなくなり、その後の平坦化を簡便に
行うことができ、信頼性の高い半導体装置が得られる。
坦化を行えることを可能にする。 【構成】 拡散層１、素子分離酸化膜２、ゲート酸化膜
３、Poly-Si配線４からなる下地段差を形成した後、NSG
膜１０とＢＰＳＧ酸化膜１１を形成する（図1-1）。次
にホトレジストパターン８を形成し、コンタクト孔７を
開口する（図1-2）。平坦化レジスト９を塗布し（図1-
3）、このレジストとBPSG膜１１が等しいエッチングレ
ートになる条件にてエッチングバックし（図1-4）、熱
処理を行う。これによって、コンタクト孔７の上部の縁
が滑らかになり、次のアルミニウム配線層１２を形成す
る（図1-5）。拡散層上とPoly-Si配線上の酸化膜の膜厚
が等しい状態でコンタクト孔の開口が行われるため、Po
ly-Siの削り込みがなくなり、その後の平坦化を簡便に
行うことができ、信頼性の高い半導体装置が得られる。
Description
【０００１】
【産業上の利用分野】この発明は、基板表面の平坦化を
図った半導体装置の製造方法に関する。
図った半導体装置の製造方法に関する。
【０００２】
【従来の技術およびその課題】年々、半導体装置の微細
化が進むにつれて配線間のピッチが狭くなり、次第に下
地の段差が無視できなくなってきている。このため、Ｓ
ＯＧ（SPIN ON GLASS）法やエッチバック法といった平
坦化技術が考えられている。従来のレジストエッチバッ
ク法について以下に説明する。
化が進むにつれて配線間のピッチが狭くなり、次第に下
地の段差が無視できなくなってきている。このため、Ｓ
ＯＧ（SPIN ON GLASS）法やエッチバック法といった平
坦化技術が考えられている。従来のレジストエッチバッ
ク法について以下に説明する。
【０００３】図３は、レジストエッチバック法の一例に
よる半導体装置の製造方法の概略工程を示している。ま
ず、段差のついたパターン、例えば拡散層１、素子分離
酸化膜(ＬＯＧＯＳ)２、ゲート酸化膜３、Poly-Si配線
４などに酸化膜６を厚目に着膜する（図３−１）。次
に、平坦化レジスト９を１μｍ程スピンコート法で塗布
する（図３−２）。その後に、平坦化レジスト９と酸化
膜６が等速度でエッチングされるような条件でエッチン
グを行い、平坦化を行う（図３ー３）。さらに、ホトレ
ジスト８でパターニングを行ってからコンタクト孔７を
開口し、アルミニウム（Ａｌ）配線層１２を形成する
（図３−４）。
よる半導体装置の製造方法の概略工程を示している。ま
ず、段差のついたパターン、例えば拡散層１、素子分離
酸化膜(ＬＯＧＯＳ)２、ゲート酸化膜３、Poly-Si配線
４などに酸化膜６を厚目に着膜する（図３−１）。次
に、平坦化レジスト９を１μｍ程スピンコート法で塗布
する（図３−２）。その後に、平坦化レジスト９と酸化
膜６が等速度でエッチングされるような条件でエッチン
グを行い、平坦化を行う（図３ー３）。さらに、ホトレ
ジスト８でパターニングを行ってからコンタクト孔７を
開口し、アルミニウム（Ａｌ）配線層１２を形成する
（図３−４）。
【０００４】この方法では、Poly-Si配線上とＳｉ基板
の拡散層部分の酸化膜厚が大きく異なる為、コンタクト
孔をドライエッチング法にて開口しようとすると、次の
ような問題が発生する。まず、Poly-Si配線上の酸化膜
厚に合わせてエッチングすると、図４−１に示すように
Ｓｉ基板の拡散層部分では貫通孔が形成できない。ま
た、Ｓｉ基板の拡散層部分の酸化膜厚に合わせてエッチ
ングすると、図４−２に符号１３で示すようにPoly-Si
配線が削り込まれてしまう。
の拡散層部分の酸化膜厚が大きく異なる為、コンタクト
孔をドライエッチング法にて開口しようとすると、次の
ような問題が発生する。まず、Poly-Si配線上の酸化膜
厚に合わせてエッチングすると、図４−１に示すように
Ｓｉ基板の拡散層部分では貫通孔が形成できない。ま
た、Ｓｉ基板の拡散層部分の酸化膜厚に合わせてエッチ
ングすると、図４−２に符号１３で示すようにPoly-Si
配線が削り込まれてしまう。
【０００５】また、コンタクト孔の深さが大きくなる
と、コンタクト孔の縁の部分でＡ１配線の段切れ１４、
すなわちステップカバレージの低下が発生する（図４−
３）。この問題の対策として、基板上に堆積させた絶縁
膜に、まずコンタクト孔を開口し、その後にフォトレジ
ストを塗布し、前記絶縁膜をエッチバックしてコンタク
ト孔の縁にテーパを形成する方法が知られている。例え
ば、特開昭６１−１５６８３６号公報に提案されてい
る。
と、コンタクト孔の縁の部分でＡ１配線の段切れ１４、
すなわちステップカバレージの低下が発生する（図４−
３）。この問題の対策として、基板上に堆積させた絶縁
膜に、まずコンタクト孔を開口し、その後にフォトレジ
ストを塗布し、前記絶縁膜をエッチバックしてコンタク
ト孔の縁にテーパを形成する方法が知られている。例え
ば、特開昭６１−１５６８３６号公報に提案されてい
る。
【０００６】しかし、この方法はアルミニウムＡｌを第
１配線層とする場合における第１配線層と次の第２配線
層との間の接続のみを行う技術なので、この技術をPoly
−Siまたは拡散層（Ｓｉ基板）と第２配線層とを接続す
るためのコンタクト孔の開口には上記理由から適用する
ことはできない。
１配線層とする場合における第１配線層と次の第２配線
層との間の接続のみを行う技術なので、この技術をPoly
−Siまたは拡散層（Ｓｉ基板）と第２配線層とを接続す
るためのコンタクト孔の開口には上記理由から適用する
ことはできない。
【０００７】他の対策としては、図５に示すように、段
差のついたパターンに酸化膜６を厚めに着膜する（図５
−１）。次に、段差上のPoly-Si配線５をホトリソ工程
を用いてレジストパターン８で覆う（図５−２）。次
に、平坦化レジスト９を薄目に塗布する（図５−３）。
その後平坦化レジスト９、レジストパターン８と酸化膜
６が等速度でエッチングされるような条件でエッチング
を行い、平坦化を行う（図５−４）。この方法は、例え
ば特開平２−１４０９３２号公報に提案されている。
差のついたパターンに酸化膜６を厚めに着膜する（図５
−１）。次に、段差上のPoly-Si配線５をホトリソ工程
を用いてレジストパターン８で覆う（図５−２）。次
に、平坦化レジスト９を薄目に塗布する（図５−３）。
その後平坦化レジスト９、レジストパターン８と酸化膜
６が等速度でエッチングされるような条件でエッチング
を行い、平坦化を行う（図５−４）。この方法は、例え
ば特開平２−１４０９３２号公報に提案されている。
【０００８】この方法では、図３で示した平坦化工程後
にコンタクト孔を開口する方法のような問題はあまり発
生しない。しかし、この方法は断面形状に合わせてパタ
ーンを形成し、その後に保護膜となるレジストを塗布す
る工程を必要とするなどの手順が複雑である上に十分な
平坦化とは言えず実用上難点が多い。本発明の目的は、
コンタクト孔の開口が容易にでき、簡便に平坦化が行え
る半導体装置の製造方法を提供することにある。
にコンタクト孔を開口する方法のような問題はあまり発
生しない。しかし、この方法は断面形状に合わせてパタ
ーンを形成し、その後に保護膜となるレジストを塗布す
る工程を必要とするなどの手順が複雑である上に十分な
平坦化とは言えず実用上難点が多い。本発明の目的は、
コンタクト孔の開口が容易にでき、簡便に平坦化が行え
る半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成させる
ため、本発明の半導体装置の製造方法は基板に形成され
た導体層もしくは導電性領域を被覆する絶縁膜の凹凸上
にレジストを塗布する工程と、前記導体層もしくは導電
性領域に対応した前記絶縁膜の一部にコンタクト孔を開
口する工程と、該開口後に平坦化する工程と、該平坦化
後に前記レジストと前記絶縁膜をほぼ等速度でエッチン
グバックする工程と、該エッチングバック工程後に熱処
理する工程と、該熱処理後に前記絶縁膜の上部と前記導
体もしくは導電性領域を接続する配線を施す工程とを具
備するものである。
ため、本発明の半導体装置の製造方法は基板に形成され
た導体層もしくは導電性領域を被覆する絶縁膜の凹凸上
にレジストを塗布する工程と、前記導体層もしくは導電
性領域に対応した前記絶縁膜の一部にコンタクト孔を開
口する工程と、該開口後に平坦化する工程と、該平坦化
後に前記レジストと前記絶縁膜をほぼ等速度でエッチン
グバックする工程と、該エッチングバック工程後に熱処
理する工程と、該熱処理後に前記絶縁膜の上部と前記導
体もしくは導電性領域を接続する配線を施す工程とを具
備するものである。
【００１０】
【作用】絶縁膜にレジストを塗布してコンタクト孔を開
口し、次いで平坦化レジストを塗布した後に、酸化膜と
レジストを等速度でエッチバックして平坦化し熱処理を
行うことにより、大幅な工程変更をすることなく、簡便
で信頼性の高い半導体の提供が可能となる。
口し、次いで平坦化レジストを塗布した後に、酸化膜と
レジストを等速度でエッチバックして平坦化し熱処理を
行うことにより、大幅な工程変更をすることなく、簡便
で信頼性の高い半導体の提供が可能となる。
【００１１】
【実施例】以下、本発明の一実施例を具体的に説明す
る。図１は本発明の半導体装置の製造方法の概略工程を
示している。まず、図１−１に示すように、拡散層１、
素子分離酸化膜（ＬＯＣＯＳ）２、ゲート酸化膜３、Po
ly-Si配線４からなる下地段差を形成した後、常圧ＣＶ
Ｄ法にてＮＳＧ膜１０（0.3μｍ），絶縁膜としてのＢ
ＰＳＧ酸化膜１１（1.0μｍ）の順に形成する（図１−
１）。次に、ホトレジストパターン８を形成し、コンタ
クト孔７を開孔する（図１−２）。このとき、拡散層１
上およびPoly-Si配線４上の酸化膜１１の膜厚は等しい
ので、図４−２に示すようなPoly-Si配線４の削り込み
は発生しない。次に、レジストパターン８を除去し、平
坦化レジスト９（1.0μｍ）を塗布する（図１−３）。
そして、平坦化レジスト９とＢＰＳＧ膜１１が等しいエ
ッチングレートになる条件、例えばガス成分：ＣＦ4／
ＳＦ6＝２５／２５SCCM，真空度：０.０８Torr，電力：
３５０Ｗにて全面エッチングバックを行って平坦化する
（図２−４）。さらに、９５０℃，チッソガスＮ２雰囲
気中で３０分熱処理（ＢＰＳＧのリフロー）を行う。こ
れによって、コンタクト孔７の上部の縁が滑らかにな
り、次のアルミニウム配線層１２を形成する（図２−
５）。
る。図１は本発明の半導体装置の製造方法の概略工程を
示している。まず、図１−１に示すように、拡散層１、
素子分離酸化膜（ＬＯＣＯＳ）２、ゲート酸化膜３、Po
ly-Si配線４からなる下地段差を形成した後、常圧ＣＶ
Ｄ法にてＮＳＧ膜１０（0.3μｍ），絶縁膜としてのＢ
ＰＳＧ酸化膜１１（1.0μｍ）の順に形成する（図１−
１）。次に、ホトレジストパターン８を形成し、コンタ
クト孔７を開孔する（図１−２）。このとき、拡散層１
上およびPoly-Si配線４上の酸化膜１１の膜厚は等しい
ので、図４−２に示すようなPoly-Si配線４の削り込み
は発生しない。次に、レジストパターン８を除去し、平
坦化レジスト９（1.0μｍ）を塗布する（図１−３）。
そして、平坦化レジスト９とＢＰＳＧ膜１１が等しいエ
ッチングレートになる条件、例えばガス成分：ＣＦ4／
ＳＦ6＝２５／２５SCCM，真空度：０.０８Torr，電力：
３５０Ｗにて全面エッチングバックを行って平坦化する
（図２−４）。さらに、９５０℃，チッソガスＮ２雰囲
気中で３０分熱処理（ＢＰＳＧのリフロー）を行う。こ
れによって、コンタクト孔７の上部の縁が滑らかにな
り、次のアルミニウム配線層１２を形成する（図２−
５）。
【００１２】
【発明の効果】上述のように、本発明によれば、平坦化
工程前に開口工程を設けているので、コンタクト孔形成
時のPoly-Siの削り込みが防止できると共に、平坦化が
容易であるため、段差によるアルミニウム断線、短絡あ
るいはコンタクト孔の縁によるアルミニウム断線が防止
できる。、
工程前に開口工程を設けているので、コンタクト孔形成
時のPoly-Siの削り込みが防止できると共に、平坦化が
容易であるため、段差によるアルミニウム断線、短絡あ
るいはコンタクト孔の縁によるアルミニウム断線が防止
できる。、
【図１】 本発明の半導体装置の製造方法における平坦
化レジスト塗布工程までの説明図である。
化レジスト塗布工程までの説明図である。
【図２】 本発明の半導体装置の製造方法における平坦
化工程から配線工程までの説明図である。
化工程から配線工程までの説明図である。
【図３】 従来の半導体装置の製造方法の概略工程図で
ある。
ある。
【図４】 従来法の問題点を説明するための図である。
【図５】 他の従来法を説明するための図である。
１ 拡散層、２ 選択酸化膜、３ ゲート酸化膜、４，
５ Poly-Si配線、６層間絶縁膜、７ コンタクト孔、
８ ホトレジストパターン、９ 平坦化レジスト、１０
ＮＳＧ膜、１１ ＢＰＳＧ膜
５ Poly-Si配線、６層間絶縁膜、７ コンタクト孔、
８ ホトレジストパターン、９ 平坦化レジスト、１０
ＮＳＧ膜、１１ ＢＰＳＧ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/336 29/784
Claims (1)
- 【請求項１】 基板上に形成された導体層もしくは導電
性領域を被覆する絶縁膜の凹凸上にレジストを塗布する
工程と、前記導体層もしくは導電性領域に対応した前記
絶縁膜の一部にコンタクト孔を開口する工程と、該開口
後に平坦化する工程と、該平坦化後に前記レジストと前
記絶縁膜をほぼ等速度でエッチングバックする工程と、
該エッチングバック工程後に熱処理する工程と、該熱処
理後に前記絶縁膜の上部と前記導体もしくは導電性領域
を接続する配線を施す工程とを具備する半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6794992A JPH05275423A (ja) | 1992-03-26 | 1992-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6794992A JPH05275423A (ja) | 1992-03-26 | 1992-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275423A true JPH05275423A (ja) | 1993-10-22 |
Family
ID=13359710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6794992A Pending JPH05275423A (ja) | 1992-03-26 | 1992-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275423A (ja) |
-
1992
- 1992-03-26 JP JP6794992A patent/JPH05275423A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
| US5490901A (en) | Method for forming a contact hole in a semiconductor device | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US20020076916A1 (en) | Semiconductor device, and method of manufacturing the same | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| JPS63276246A (ja) | 半導体装置 | |
| JP3367490B2 (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS61287245A (ja) | 多層配線法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100340072B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH0587973B2 (ja) | ||
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 |