JPH0362025B2 - - Google Patents
Info
- Publication number
- JPH0362025B2 JPH0362025B2 JP58085330A JP8533083A JPH0362025B2 JP H0362025 B2 JPH0362025 B2 JP H0362025B2 JP 58085330 A JP58085330 A JP 58085330A JP 8533083 A JP8533083 A JP 8533083A JP H0362025 B2 JPH0362025 B2 JP H0362025B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- wiring
- diffusion region
- region
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置の構造に係り、特にシリコ
ンを含むアルミニウム合金配線の付設方法に関す
る。
ンを含むアルミニウム合金配線の付設方法に関す
る。
(b) 従来技術と問題点
半導体集積回路（IC）等の半導体装置に於て
は、半導体層即ち機能領域に直に接する配線にシ
リコン（Si）を１〜２〔％〕程度含んだアルミニ
ウム（Al）合金配線が多く用いられる。これは
配線が形成された後に行われる表面保護絶縁膜の
化学気相成長、チツプ・ボンデイング、ケース封
止等の工程に於て、該配線が400〜500〔℃〕程度
に昇温せしめられた際、Al配線に接している機
能領域のSiがAl中に溶け込み、該機能領域の持
つ接合が破壊されるのを防止するためである。
は、半導体層即ち機能領域に直に接する配線にシ
リコン（Si）を１〜２〔％〕程度含んだアルミニ
ウム（Al）合金配線が多く用いられる。これは
配線が形成された後に行われる表面保護絶縁膜の
化学気相成長、チツプ・ボンデイング、ケース封
止等の工程に於て、該配線が400〜500〔℃〕程度
に昇温せしめられた際、Al配線に接している機
能領域のSiがAl中に溶け込み、該機能領域の持
つ接合が破壊されるのを防止するためである。
しかし上記Siを含むAl合金配線を使用した場
合には、前記のように配線形成後に行われる加熱
工程を経ると、Al配線中に合金成分として含ま
れている常温に於て過剰なSiが、該Al合金配線
に接するSi層即ち機能領域の表面に、Alがドー
プされたｐ型のSi結晶となつて析出する。
合には、前記のように配線形成後に行われる加熱
工程を経ると、Al配線中に合金成分として含ま
れている常温に於て過剰なSiが、該Al合金配線
に接するSi層即ち機能領域の表面に、Alがドー
プされたｐ型のSi結晶となつて析出する。
そのため特にｎ型の機能領域から該Al合金配
線が導出される場合には、該Al合金配線に接す
るｎ型機能領域面に析出した前記ｐ型Si結晶と該
ｎ型機能領域間にｐ−ｎ接合が形成され該配線の
コンタクト抵抗が増大するという問題がある。
線が導出される場合には、該Al合金配線に接す
るｎ型機能領域面に析出した前記ｐ型Si結晶と該
ｎ型機能領域間にｐ−ｎ接合が形成され該配線の
コンタクト抵抗が増大するという問題がある。
そして第１図に上面図イ及び断面図ロを示した
ように、電極コンタクト窓１内に表出するｎ型機
能領域２面から該電極コンタクト窓１を介して絶
縁膜３上に導出される前記Al合金配線４に面積
の大きいボンデイング・パツド５が形成される場
合には、電極コンタクト窓１内に表出するｎ型機
能領域２面に特に該ボンデイング・パツド部から
移動してきた多量のｐ型Si結晶６が析出し、更に
該半導体ICが高密度高集積化され、電極コンタ
クト窓１が微細化された際には、該コンタクト窓
１内に表出するｎ型機能領域２の全面をｐ型Si結
晶６が覆い、該Al合金配線４が該ｎ型機能領域
２に対して非導通の状態になる。（図中、７はｐ
型Si基板、８はフイールド酸化膜、９は薄い酸化
膜） (c) 発明の目的 本発明は、配線体にシリコンを含むアルミニウ
ム合金を用いる半導体装置に於て、該配線体中に
含まれるシリコンが、電極コンタクト窓中に表出
する機能領域上に析出するのを抑制する配線の付
設構造を提供するものであり、その目的とすると
ころは上記問題点を除去して半導体装置の性能及
び信頼性を向上せしめるにある。
ように、電極コンタクト窓１内に表出するｎ型機
能領域２面から該電極コンタクト窓１を介して絶
縁膜３上に導出される前記Al合金配線４に面積
の大きいボンデイング・パツド５が形成される場
合には、電極コンタクト窓１内に表出するｎ型機
能領域２面に特に該ボンデイング・パツド部から
移動してきた多量のｐ型Si結晶６が析出し、更に
該半導体ICが高密度高集積化され、電極コンタ
クト窓１が微細化された際には、該コンタクト窓
１内に表出するｎ型機能領域２の全面をｐ型Si結
晶６が覆い、該Al合金配線４が該ｎ型機能領域
２に対して非導通の状態になる。（図中、７はｐ
型Si基板、８はフイールド酸化膜、９は薄い酸化
膜） (c) 発明の目的 本発明は、配線体にシリコンを含むアルミニウ
ム合金を用いる半導体装置に於て、該配線体中に
含まれるシリコンが、電極コンタクト窓中に表出
する機能領域上に析出するのを抑制する配線の付
設構造を提供するものであり、その目的とすると
ころは上記問題点を除去して半導体装置の性能及
び信頼性を向上せしめるにある。
(d) 発明の構成
即ち本発明は半導体装置に於いて、ｎ型を有し
素子を構成する第１の拡散領域と、該第１の拡散
領域に隣接し、且つ該第１の拡散領域と分離され
て配設されたｎ型の第２の拡散領域とを有するｐ
型の半導体基板と、該半導体基板上に配設され該
第１の拡散領域及び第２の拡散領域面に達する第
１及び第２の開孔を有する絶縁膜と、該第２の開
孔内の該第２の拡散領域上に析出されたｎ型シリ
コン結晶と、該第１の拡散領域面から該第１の開
孔を介して該絶縁膜上に導出され、該第２の開孔
を介して少なくとも該ｎ型シリコン結晶に接し、
且つ更に該第２の開孔から該絶縁膜上に延在せし
められたシリコンを含むアルミニウム合金配線と
を有してなることを特徴とする。
素子を構成する第１の拡散領域と、該第１の拡散
領域に隣接し、且つ該第１の拡散領域と分離され
て配設されたｎ型の第２の拡散領域とを有するｐ
型の半導体基板と、該半導体基板上に配設され該
第１の拡散領域及び第２の拡散領域面に達する第
１及び第２の開孔を有する絶縁膜と、該第２の開
孔内の該第２の拡散領域上に析出されたｎ型シリ
コン結晶と、該第１の拡散領域面から該第１の開
孔を介して該絶縁膜上に導出され、該第２の開孔
を介して少なくとも該ｎ型シリコン結晶に接し、
且つ更に該第２の開孔から該絶縁膜上に延在せし
められたシリコンを含むアルミニウム合金配線と
を有してなることを特徴とする。
(e) 発明の実施例
以下本発明を、MOS型半導体装置に於ける一
実施について、第２図に示す要部上面模式図イ及
びそのＡ−Ａ矢視断面図ロを用いて詳細に説明す
る。
実施について、第２図に示す要部上面模式図イ及
びそのＡ−Ａ矢視断面図ロを用いて詳細に説明す
る。
本発明を適用したMOS型半導体装置は、例え
ば第２図イ及びロに示すように、例えばｐ型シリ
コン（Si）基板１１面にフイールド配化膜１２及
びその下部のp+型チヤネル・カツト領域１３に
よつて個々の画定分離された第１の基板面表出領
域１４と第２の基板面表出領域１５とが隣接して
設けられており、前記第１の基板面表出領域１４
に例えばゲート酸化膜１６，多結晶Siゲート電極
１７，n+型ソース領域１８及びn+型ドレイン領
域１９によつて構成されるｎチヤネルMOSトラ
ンジスタ（Tr）が、又第２の基板面表出領域１
５にソース、ドレイン領域１８，１９と等しい例
えば3000〜5000〔Å〕程度の深さを有し、素子を
構成しないn+型ダミー拡散領域２０がそれぞれ
形成されている。
ば第２図イ及びロに示すように、例えばｐ型シリ
コン（Si）基板１１面にフイールド配化膜１２及
びその下部のp+型チヤネル・カツト領域１３に
よつて個々の画定分離された第１の基板面表出領
域１４と第２の基板面表出領域１５とが隣接して
設けられており、前記第１の基板面表出領域１４
に例えばゲート酸化膜１６，多結晶Siゲート電極
１７，n+型ソース領域１８及びn+型ドレイン領
域１９によつて構成されるｎチヤネルMOSトラ
ンジスタ（Tr）が、又第２の基板面表出領域１
５にソース、ドレイン領域１８，１９と等しい例
えば3000〜5000〔Å〕程度の深さを有し、素子を
構成しないn+型ダミー拡散領域２０がそれぞれ
形成されている。
そして該基板上に例えばりん珪酸ガラス
（PSG）よりなる絶縁膜２１が配設され、該絶縁
膜２１に前記ソース領域１８，ドレイン領域１
９，ダミー拡散領域２０等に達する第１，第２，
第３のコンタクト窓（開孔）２２ａ，２２ｂ，２
２ｃが設けられる。そして該絶縁膜２１上に、前
記第１のコンタクト窓２２ａを介してソース領域
１８面から導出された例えばSiを１〔％〕程度含
むAl−Si合金よりなる、ソース配線２３ａ及び
前記第２のコンタクト窓２２ｂを介しドレイン領
域１９面から導出され、前記第３のコンタクト窓
２２ｃを介して少なくともシリコン結晶２５に接
し、更に該第３のコンタクト窓２２ｃ部から絶縁
膜２１上に延在し、先端部に例えば100〔μm〕角
程度の広い面積を有するボンデイング・パツド２
４が配設された前記Al−Si合金よりなるドレイ
ン配線２３ｂが形成されてなつている。
（PSG）よりなる絶縁膜２１が配設され、該絶縁
膜２１に前記ソース領域１８，ドレイン領域１
９，ダミー拡散領域２０等に達する第１，第２，
第３のコンタクト窓（開孔）２２ａ，２２ｂ，２
２ｃが設けられる。そして該絶縁膜２１上に、前
記第１のコンタクト窓２２ａを介してソース領域
１８面から導出された例えばSiを１〔％〕程度含
むAl−Si合金よりなる、ソース配線２３ａ及び
前記第２のコンタクト窓２２ｂを介しドレイン領
域１９面から導出され、前記第３のコンタクト窓
２２ｃを介して少なくともシリコン結晶２５に接
し、更に該第３のコンタクト窓２２ｃ部から絶縁
膜２１上に延在し、先端部に例えば100〔μm〕角
程度の広い面積を有するボンデイング・パツド２
４が配設された前記Al−Si合金よりなるドレイ
ン配線２３ｂが形成されてなつている。
即ち該実施例に於ては、n+型ドレイン領域１
９からコンタクト窓２２ｂを介して絶縁膜２１上
に導出された先端部に広い面積のボンデイング・
パツド２４を有するAl−Si合金ドレイン配線２
３ｂは、前記ドレイン領域１９上のコンタクト窓
２２ｂと前記ボンデイング・パツド２４との中間
に於て、コンタクト窓２２ｃを介し素子を構成し
ないn+型ダミー拡散領域２０上に形成されたシ
リコン結晶２５に接触せしめられている。
９からコンタクト窓２２ｂを介して絶縁膜２１上
に導出された先端部に広い面積のボンデイング・
パツド２４を有するAl−Si合金ドレイン配線２
３ｂは、前記ドレイン領域１９上のコンタクト窓
２２ｂと前記ボンデイング・パツド２４との中間
に於て、コンタクト窓２２ｃを介し素子を構成し
ないn+型ダミー拡散領域２０上に形成されたシ
リコン結晶２５に接触せしめられている。
従つて該構造に於ては、該配線形成が終つた後
に、表面保護絶縁膜（例えばカバーPSG膜）の
形成、チツププ・ボンデイング・ケース封止等の
工程に於て該Al−Si合金ドレイン配線が350〜
450〔℃〕程度の熱履歴を経た際、大面積を有する
ボンデイング・パツド部に含まれる多量のSiは主
としてコンタクト窓２２ｃ内に表出しているダミ
ー拡散領域２０上にｐ型結晶２５となつて析出す
るので、コンタクト窓２２ｂに於てn+型ドレイ
ン領域１９上に析出するｐ型Si結晶２５の量は極
くわずかになる。そのため該実施例に於ては、ボ
ンデイング・パツドを有するAl−Si合金ドレイ
ン配線２３ｂのドレイン領域１９に対するコンタ
クト抵抗を、ボンデイング・パツド等大面積の領
域を持たない例えばソース配線２３ａのコンタク
ト抵抗と同等の低い値に形成することができた。
に、表面保護絶縁膜（例えばカバーPSG膜）の
形成、チツププ・ボンデイング・ケース封止等の
工程に於て該Al−Si合金ドレイン配線が350〜
450〔℃〕程度の熱履歴を経た際、大面積を有する
ボンデイング・パツド部に含まれる多量のSiは主
としてコンタクト窓２２ｃ内に表出しているダミ
ー拡散領域２０上にｐ型結晶２５となつて析出す
るので、コンタクト窓２２ｂに於てn+型ドレイ
ン領域１９上に析出するｐ型Si結晶２５の量は極
くわずかになる。そのため該実施例に於ては、ボ
ンデイング・パツドを有するAl−Si合金ドレイ
ン配線２３ｂのドレイン領域１９に対するコンタ
クト抵抗を、ボンデイング・パツド等大面積の領
域を持たない例えばソース配線２３ａのコンタク
ト抵抗と同等の低い値に形成することができた。
なお上記実施例に於ては、Al−Si合金配線と
シリコン結晶２５との接触部（ダミー・コンタク
ト部）を該Al−Si合金配線に於ける機能領域
（ドレイン領域）とのコンタクト部とボンデイン
グ・パツド部の間に１個所設けたが、更に効果を
大ならしめるために、ダミー・コンタクト部を直
列又は並列に２個所以上設けることもある。この
場合、ダミー拡散領域は１領域として形成して共
通に用いても良く、又個々に設けても良い。
シリコン結晶２５との接触部（ダミー・コンタク
ト部）を該Al−Si合金配線に於ける機能領域
（ドレイン領域）とのコンタクト部とボンデイン
グ・パツド部の間に１個所設けたが、更に効果を
大ならしめるために、ダミー・コンタクト部を直
列又は並列に２個所以上設けることもある。この
場合、ダミー拡散領域は１領域として形成して共
通に用いても良く、又個々に設けても良い。
又上記ダミー・コンタクト部を設けることは、
ボンデイング・パツドを有する配線に限らず、機
能領域から絶縁膜上に長く延出される配線に対し
ても上記同様の効果を生ずる。
ボンデイング・パツドを有する配線に限らず、機
能領域から絶縁膜上に長く延出される配線に対し
ても上記同様の効果を生ずる。
(f) 発明の効果
以上説明したように本発明によれば、半導体装
置の配線材料にシリコンを含むアルミニウム合金
を用いる際、配線形成後に与えられる熱負荷によ
つて配線中を移動してくるシリコンが、該配線と
電気回路的に機能する領域とのコンタクト部に達
するのが抑止されるので、該コンタクト部に析出
するｐ型シリコン結晶の量は著しく減少し、該シ
リコンを含むアルミニウム配線の該機能領域に対
するコンタクト抵抗は減少する。そしてこのコン
タクト抵抗を減少せしめる効果はｎ型機能領域に
対して特に顕著である。
置の配線材料にシリコンを含むアルミニウム合金
を用いる際、配線形成後に与えられる熱負荷によ
つて配線中を移動してくるシリコンが、該配線と
電気回路的に機能する領域とのコンタクト部に達
するのが抑止されるので、該コンタクト部に析出
するｐ型シリコン結晶の量は著しく減少し、該シ
リコンを含むアルミニウム配線の該機能領域に対
するコンタクト抵抗は減少する。そしてこのコン
タクト抵抗を減少せしめる効果はｎ型機能領域に
対して特に顕著である。
従つて本発明によれば、シリコンを含むアルミ
ニウム合金を配線材料として用いる半導体ICの
性能及び信頼性を向上せしめることができる。
ニウム合金を配線材料として用いる半導体ICの
性能及び信頼性を向上せしめることができる。
第１図は従来の配線付設構造を示す上面図イ及
び断面図ロで、第２図はMOS型半導体装置に於
ける本発明の一実施例を示す要部上面模式図イ及
びそのＡ−Ａ矢視断面図ロである。 図に於て、１１はｐ型シリコン基板、１２はフ
イールド酸化膜、１３はp+型チヤネル・カツト
領域、１４は第１の基板面表出領域、１５は第２
の基板面表出領域、１６はゲート酸化膜、１７は
多結晶シリコン・ゲート電極、１８はn+型ソー
ス領域、１９はn+型ドレイン領域、２０はn+型
ダミー拡散領域、２１は絶縁膜、２２ａ，２２
ｂ，２２ｃはコンタクト窓、２３ａはアルミニウ
ム−シリコン合金ソース配線、２３ｂはアルミニ
ウム−シリコン合金ドレイン配線、２４はボンデ
イング・パツド、２５は析出したｐ型シリコン結
晶を示す。
び断面図ロで、第２図はMOS型半導体装置に於
ける本発明の一実施例を示す要部上面模式図イ及
びそのＡ−Ａ矢視断面図ロである。 図に於て、１１はｐ型シリコン基板、１２はフ
イールド酸化膜、１３はp+型チヤネル・カツト
領域、１４は第１の基板面表出領域、１５は第２
の基板面表出領域、１６はゲート酸化膜、１７は
多結晶シリコン・ゲート電極、１８はn+型ソー
ス領域、１９はn+型ドレイン領域、２０はn+型
ダミー拡散領域、２１は絶縁膜、２２ａ，２２
ｂ，２２ｃはコンタクト窓、２３ａはアルミニウ
ム−シリコン合金ソース配線、２３ｂはアルミニ
ウム−シリコン合金ドレイン配線、２４はボンデ
イング・パツド、２５は析出したｐ型シリコン結
晶を示す。
Claims (1)
- １ ｎ型を有し素子を構成する第１の拡散領域
と、該第１の拡散領域に隣接し、且つ該第１の拡
散領域と分離されて配設されたｎ型の第２の拡散
領域とを有するｐ型の半導体基板と、該半導体基
板上に配設され該第１の拡散領域及び第２の拡散
領域面に達する第１及び第２の開孔を有する絶縁
膜と、該第２の開孔内の該第２の拡散領域面上に
析出されたｎ型シリコン結晶と、該第１の拡散領
域面から該第１の開孔を介して該絶縁膜上に導出
され、該第２の開孔を介して少なくとも該ｎ型シ
リコン結晶に接し、且つ更に該第２の開孔から該
絶縁膜上に延在せしめられたシリコンを含むアル
ミニウム合金配線とを有してなることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085330A JPS59210667A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085330A JPS59210667A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59210667A JPS59210667A (ja) | 1984-11-29 |
| JPH0362025B2 true JPH0362025B2 (ja) | 1991-09-24 |
Family
ID=13855620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085330A Granted JPS59210667A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210667A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278878A (ja) * | 1985-10-01 | 1987-04-11 | Mitsubishi Electric Corp | 半導体装置 |
| WO1992007380A1 (fr) * | 1990-10-15 | 1992-04-30 | Seiko Epson Corporation | Dispositif a semi-conducteur comprenant un circuit de commutation commute par la lumiere et procede de fabrication du dispositif |
| JP5998169B2 (ja) | 2014-03-26 | 2016-09-28 | 株式会社豊田中央研究所 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875169A (ja) * | 1972-01-12 | 1973-10-09 |
-
1983
- 1983-05-16 JP JP58085330A patent/JPS59210667A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59210667A (ja) | 1984-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468998A (en) | Resin molded type semiconductor device having a conductor film | |
| JPS6144454A (ja) | 半導体装置 | |
| JP7280261B2 (ja) | 半導体素子および半導体装置 | |
| US5229642A (en) | Resin molded type semiconductor device having a conductor film | |
| JPH0463546B2 (ja) | ||
| US5659202A (en) | Semiconductor device with a pair of dummy electrodes below an inner lead | |
| US4695869A (en) | GAAS semiconductor device | |
| JPH0362025B2 (ja) | ||
| JPH04107964A (ja) | 半導体集積回路装置 | |
| EP0405501B1 (en) | Semiconductor device | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPS6359257B2 (ja) | ||
| JPH02209735A (ja) | 半導体装置 | |
| JPH01130545A (ja) | 樹脂封止型半導体装置 | |
| JP2003273357A (ja) | 半導体装置およびその製造方法 | |
| JP2003218231A (ja) | 半導体装置 | |
| JPS6321341B2 (ja) | ||
| JPS6352445A (ja) | 半導体装置 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPS6214944B2 (ja) | ||
| JPS5852331B2 (ja) | 半導体装置およびその製法 | |
| JPS60171739A (ja) | 電子装置 | |
| JPS5951130B2 (ja) | 漏洩電流の少ない半導体装置の製造方法 | |
| JPS59130442A (ja) | 半導体装置の製造方法 | |
| JPS5980971A (ja) | Ｍｉｓ半導体装置の製法 |