JPH0527986B2 - - Google Patents

Info

Publication number
JPH0527986B2
JPH0527986B2 JP60046668A JP4666885A JPH0527986B2 JP H0527986 B2 JPH0527986 B2 JP H0527986B2 JP 60046668 A JP60046668 A JP 60046668A JP 4666885 A JP4666885 A JP 4666885A JP H0527986 B2 JPH0527986 B2 JP H0527986B2
Authority
JP
Japan
Prior art keywords
bed
lead
chip
resin
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60046668A
Other languages
English (en)
Other versions
JPS61206247A (ja
Inventor
Yoshiaki Tatsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60046668A priority Critical patent/JPS61206247A/ja
Publication of JPS61206247A publication Critical patent/JPS61206247A/ja
Publication of JPH0527986B2 publication Critical patent/JPH0527986B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、樹脂封止型半導体装置に使用するリ
ードフレームに関するもので、特に半導体チツプ
装着ベツドのアイランド形状の改善に係るもので
ある。
[発明の技術的背景] 半導体装置用リードフレームは一枚の金属板を
プレス又はエツチングして作られる。リードフレ
ームは、半導体チツプを装着するためのベツド
と、チツプの電極を外部回路に導く複数のリード
と、ベツド及びリードを製造工程中所定の位置に
保持するための連結バーとを単位フレームとし、
この単位フレームを多数並べて搬送フレームで連
結した帯状の金属板である。トランジスタやIC
の組立は自動機械化した生産方式がとられ、リー
ドフレームはこれに適した部材として一般に広く
用いられている。
従来の樹脂封止型半導体装置に使用されるリー
ドフレームの単位フレームを例とし以下図面にも
とづいて説明する。第3図及び第4図は従来の樹
脂封止型トランジスタの平面図であつて、図面を
見易くするため樹脂外囲器の上側の樹脂を除去
し、組立てられた半導体チツプ及びリード等を露
出させた状態の平面図である。第5図は第4図の
トランジスタに使用される単位リードフレームの
平面図である。1の半導体チツプ(トランジスタ
チツプ)は2のチツプ装着ベツド(アイランド)
にロー材等により装着固定される。3はリードで
チツプの電極を外部回路に導出するためのもので
ある。この例でリード3はチツプ装着ベツド2か
ら突出するリード3aとベツド2から分離配置さ
れるリード3bとから構成されている。品種によ
つてはチツプ装着ベツドより突出するリードを設
けていないものもある。4は半導体チツプ1とリ
ード3bとを電気接続するAu又はAl等のボンデ
イングワイヤである。リード3bの端部の幅が広
くなつているのは主としてワイヤボンデイング作
業を容易にするためである。一点鎖線7はチツプ
装着ベツド2から突出するリード3aの軸の中心
線を延長した中心直線7である。第3図の例では
この中心直線7に対しほぼ対称の位置にチツプ装
着ベツドを設け半導体チツプを装着している。第
4図の例では中心直線7の一方の側に位置をずら
して装着している。半導体チツプ1をチツプ装着
ベツド2に装着し、ボンデイングワイヤ4をボン
デイングした後トランスフアモールド法等により
エポキシ等の樹脂により封止される。5はこの封
止用成形樹脂(樹脂外囲器)である。またリード
3は樹脂封止された部分を内部リード(インナー
リード)、樹脂封止されず外側に露出する部分を
外部リード(アウターリード)と呼ぶ。第5図に
おいて8はダムバーで樹脂封止工程で樹脂の流出
を防止すると共にリードを互いに連結する。また
9は搬送フレーム、10は搬送孔で組立工程中リ
ードフレームを移動し所定の位置決めをする機能
を持つている。ダムバー及び搬送フレームは製造
過程でのみ必要なもので樹脂封止後切除される。
なおリードフレームの材料は銅又は銅合金或いは
鉄、ニツケルコバルト合金が一じ般に使用され
る。
[背景技術の問題点] 一般に半導体装置は回路基板等に外部リードに
よつて取り付けられる。この取り付けは、装置の
外部リードを基板等のピン穴に挿入或いはプリン
ト配線上の所定の位置に外部リードを合わせた後
半田付等により装着される。従つて半導体装置の
外部リードは樹脂封止後、取り付け易い形状に成
形加工する必要がある。第2図は、第3図及び第
4図に示すような形状の半導体装置の外部リード
の成形加工後の一例を示す斜視視図である。
他方半導体装置は樹脂封止後の取り扱い中にリ
ード間隔やリードの直線度がくずれる場合があ
る。特に小形の装置で外部リードの機械的強度が
弱い場合には正常の形状からのズレがしばしば発
生する。この場合においては装置を取り付ける直
前、例えばピンセツト等によりズレを直すため成
形が行われる。
以上のように半導体装置は樹脂封止後その外部
リードを成形加工する必要がある。この成形加工
作業において外部リードはその軸方向に引張り応
力を受けることになる。外部リードがチツプ装置
ベツドから突出するリード3aの場合には、リー
ドと同体のベツドに装着固定されているチツプに
も当然応力が加わりその応力が一定の限界を越え
るとチツプを破壊することになる。外形の小さい
数mm程度の半導体装置においては特に成形加工中
のチツプクラツクは無視できない問題である。
[発明の目的] 本発明の目的は、樹脂封止された半導体装置の
樹脂成形後外部リードを成形加工する工程におい
て、外部リードを介してチツプ装着ベツドに加え
られる外力を極力軽減する形状の半導体装置用リ
ードフレームを提供することである。
[発明の概要] 本発明は、半導体チツプを装着するチツプ装着
ベツドと、該ベツドから突出するリードとを有す
る半導体装置用リードフレームにおいて、チツプ
装着ベツドの中心の位置が該ベツドから突出する
リード軸の中心直線の一方の側に偏在すると共に
該ベツドが前記中心直線の他方の側に突出する張
出し梁部(以下、突起部ともいう)を有し、中心
直線から該張出し梁部の端までの距離が中心直線
から該ベツドの端までの距離の1/3〜1の範囲
にあり、半導体チツプが該ベツドの中心付近の中
央部に装着されることを特徴とする半導体装置用
リードフレームである。
本発明によるるリードフレームは、半導体チツ
プ装着ベツド(アイランド)の形状を改善したも
のである。即ちベツドと同体のリード軸の中心直
線を挾んで一方の側にベツドを、他方の側に突起
部を設けたものである。またこの突起部は、前記
中心直線に対してベツドと反対方向で、ベツド上
部の樹脂外囲器面に平行に、ベツドと同等又はそ
れに近い大きさ、すなわち中心直線からの突出距
離の1/3〜1の突出距離で突出した形状を有す
る。このように装着ベツドを突起部付きのベツド
形状とすると、外部リード成形加工時、リードに
引張り力が加わつてもその応力の一部は突起部が
負担し、又せん断応力も突起部で一部打消され、
チツプ装着ベツドに加わる外力が従来に比し著し
く軽減される。
[発明の実施例] この発明は主として従来の経験と試行にもとづ
き一部推論を加えて行われた。第3図の従来の半
導体装置の場合は、リード3aに引張り力が加わ
るとリードの軸の中心直線7上即ち引張り力の作
用線上にチツプ装着ベツド2は設けられているの
で、ベツドの中央部に他部分に比し強い応力が作
用する。また第4図においては、チツプ装着ベツ
ド2がリード3aの中心直線7の右側(図面上)
に片寄つて設けられているので、ベツドは直接の
引張り力は受けないが曲げモーメントによるせん
断力が作用する。この為いずれの場合においても
装着ベツドに固定された半導体ペレツトは強い応
力を受け破壊しやすくなるものと推論された。こ
れを解決する為装着ベツドの位置を引張り外力の
作用線上より片寄つた位置とし且つ曲げモーメン
トによるせん断力を相殺する為リード軸の中心直
線に対しベツドと反対側に突起部を設けることと
した。
第1図はベツドに突起部を設けた本発明のリー
ドフレームの1つの実施例を示すもので、図面は
このリードフレームを使用した半導体装置の平面
図であり、図面を見易くする為半導体チツプ1、
チツプ装着ベツド2等の上側の樹脂を除いて図示
したものである。なお図面において同一符号は第
3図等と同一部分を表わす。チツプ装着ベツド2
の中心11の位置はベツド2から突出するリード
3aの軸の中心直線7の一方の側(この図面では
右側)に偏在しており、その中心11付近のベツ
ド中央部部に、必ずしも中心11とチツプの中心
が一致するとは限らないが、半導体チツプ1が装
着される。又チツプ装着ベツド2は中心直線7の
他方の側(この図面では左側)に突出する突起部
6を有している。
第1図に示す形状のリードフレームを外囲器の
小さい樹脂封止型の製品に適用した実施例につい
て説明する。樹脂外囲器の外形寸法は幅1.5mm、
横3mm、高さ1.1mmのものを用いた。組み立てて
樹脂封止した後の上記装置(外部リードの成形を
していない)の外部リードの先端部分をテスト基
板等の所定の位置に半田付を行い固定する。次に
第2図に示すような形状に外部リードを成形加工
する。外部リードの成形加工の前後で装置の特性
を調べ、特性変化及びチツプの破壊の有無を調べ
た。その結果不良発生は皆無であつた。このこと
により突起部は外部リードに印加される引張り力
のかなりの部分を負担し、引張り応力を止める役
目をすることが確認された。
[発明の効果] 従来のリードフレームを用いた樹脂封止型半導
体装置では、リード成形を行うことによりチツプ
の破壊及び特性不良となるものが5〜30%も発生
していた。本発明によるリードフレームを用いる
ことによりリード成形による不良発生を皆無にす
るこができた。
【図面の簡単な説明】
第1図は本発明のリードフレームを使用した半
導体装置の平面図、第2図は第1図、第3図及び
第4図の半導体装置の外部リードを成形加工した
状態を表わす斜視図、第3図及び第4図は従来の
半導体装置の平面図、第5図は従来のリードフレ
ームの平面図である。 1…半導体チツプ、2…チツプ装着ベツド(ア
イランド)、3…リード、3a…チツプ装着ベツ
ドから突出するリード、5…樹脂外囲器、6…突
起部、7…リード軸の中心直線、11…チツプ装
着ベツドの中心。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体チツプを装着するチツプ装着ベツド
    と、該ベツドから突出するリードとを有する半導
    体装置用リードフレームにおいて、チツプ装着ベ
    ツドの中心の位置が該ベツドから突出するリード
    軸の中心直線の一方の側に偏在すると共に該ベツ
    ドが前記中心直線の他方の側に突出する張出し梁
    部を有し、中心直線から該張出し梁部の端までの
    距離が中心直線から該ベツドの端までの距離の
    1/3〜1の範囲にあり、半導体チツプが該ベツ
    ドの中心付近の中央部に装着されることを特徴と
    する半導体装置用リードフレーム。
JP60046668A 1985-03-11 1985-03-11 半導体装置用リ−ドフレ−ム Granted JPS61206247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60046668A JPS61206247A (ja) 1985-03-11 1985-03-11 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60046668A JPS61206247A (ja) 1985-03-11 1985-03-11 半導体装置用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS61206247A JPS61206247A (ja) 1986-09-12
JPH0527986B2 true JPH0527986B2 (ja) 1993-04-22

Family

ID=12753732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60046668A Granted JPS61206247A (ja) 1985-03-11 1985-03-11 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS61206247A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015202A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555586A (en) * 1978-06-29 1980-01-16 Mitsubishi Electric Corp Demodulation circuit for digital signal
JPS5555586A (en) * 1978-10-19 1980-04-23 Matsushita Electric Ind Co Ltd Luminous part
JPS57155757A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Semiconductor device
JPS59191360A (ja) * 1983-04-15 1984-10-30 Internatl Rectifier Corp Japan Ltd 半導体装置用リードフレーム

Also Published As

Publication number Publication date
JPS61206247A (ja) 1986-09-12

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
KR100885606B1 (ko) 반도체 장치
US6084292A (en) Lead frame and semiconductor device using the lead frame
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3866127B2 (ja) 半導体装置
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2000294711A (ja) リードフレーム
JPH0527986B2 (ja)
JP4243270B2 (ja) 半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
JPH05102384A (ja) 樹脂封止型半導体装置の製造方法
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
US20250006597A1 (en) Semiconductor device as well as a method for manufacturing such semiconductor device
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JPH02197158A (ja) リードフレームの製造方法
JPS5930535Y2 (ja) 半導体装置
JP3242176B2 (ja) 半導体装置の製造方法
JP2981309B2 (ja) 半導体装置
JPH0456334A (ja) Tabテープ
JPH0529159U (ja) 電子部品用リードフレームの構造