JPH05282473A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH05282473A
JPH05282473A JP7957392A JP7957392A JPH05282473A JP H05282473 A JPH05282473 A JP H05282473A JP 7957392 A JP7957392 A JP 7957392A JP 7957392 A JP7957392 A JP 7957392A JP H05282473 A JPH05282473 A JP H05282473A
Authority
JP
Japan
Prior art keywords
data
packet
input
output
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7957392A
Other languages
English (en)
Inventor
Masaki Kawaguchi
正樹 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7957392A priority Critical patent/JPH05282473A/ja
Publication of JPH05282473A publication Critical patent/JPH05282473A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 巡回パイプラインを有するデータ駆動方式の
データ処理装置において、外部データメモリからのデー
タ入出力を含むプログラムの処理効率を上げる。 【構成】 パケット生成部12によって演算命令の外に
外部データメモリ22からデータを読み出す命令および
外部データメモリ22に演算後のデータを書き込む命令
を有するパケットを生成する。そして、発火制御部16
の前段に配置されたデータ入力部14によって外部デー
タメモリ22から演算に必要なデータを読み出し、演算
実行部18の後段に配置されたデータ出力部20によっ
て演算実行直後に結果データを外部データメモリ22に
書き込む。これによって、パケットが巡回パイプライン
上を1周するだけで2項演算を実行することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、データ処理装置に関
し、特に外部データメモリに結合された巡回パイプライ
ンを有するデータ駆動方式のデータ処理装置に関する。
【0002】
【従来の技術】従来のデータ駆動方式のデータ処理装置
1においては、図3に示すように、パケット生成部2,
発火制御部3,データ入出力部4および演算実行部5が
巡回パイプライン(リング)構造に接続される。このよ
うな、データ処理装置1において、図4に示すような高
級言語(C言語)で記述されたプログラムを実行する場
合、図5に示すような動作で処理が行われる。すなわ
ち、プログラムの起動後、まず、ステップS1におい
て、パケット生成部2において外部データメモリ6から
変数xの値を読み出すという命令を持ったパケットを生
成する。また、ステップS3において外部データメモリ
6から変数yの値を読み出すという命令を持ったパケッ
トを生成する。次に、ステップS5において、データ入
出力部4で変数xのアドレスからデータを読み込む処理
を行う。また、ステップS7において、同じくデータ入
出力部4で変数yのアドレスからデータを読み込む処理
を行う。その後、これらのパケットがそれぞれ巡回パイ
プライン上を周回してパケット生成部2に入力される
と、ステップS9およびS11それぞれにおいて、それ
ぞれのパケットの命令を2項演算命令(x+y)に置き
換える処理を行ってパケット生成部2から出力する。パ
ケット生成部2から出力されたそれぞれのパケットは、
発火制御部3に入力され、ステップS13において、互
いのパケットの待ち合わせ処理を行う。2つのパケット
のうち先に到着したパケットは、発火制御部3の待ち合
わせメモリに記録され、演算の相手となるべきパケット
が発火制御部3に入力されるのを待つ。演算すべき2つ
目のパケットが発火制御部3に入力されると、2つのパ
ケットから2項演算命令と2つのデータを持つ新たなパ
ケットが生成されて、それが演算実行部5に送られる。
そして、ステップS15において、演算実行部5で2つ
のデータの演算、すなわちxとyとの加算が行われ、演
算結果を入力されたパケットのデータ部にセットして、
演算実行部5から出力する。演算実行部5から出力され
たパケットは、パケット生成部2に入力され、ステップ
S17において、外部データメモリ6にデータを書き込
む命令をパケットにセットしてパケット生成部2から出
力する処理を行う。その後、このパケットがデータ入出
力部4に入力されると、ステップS19において、パケ
ットのデータ部のデータ、すなわち、演算実行後のデー
タを外部データメモリ6に書き込む処理が行われ、プロ
グラム実行の動作を終了する。
【0003】
【発明が解決しようとする課題】このように、図4に示
すようなプログラムをデータ処理装置1で実行する場合
には、パケットが巡回パイプライン上を3回周回する必
要がある。このとき、データ処理装置1を構成するそれ
ぞれの機能ユニットの動作効率は低く、外部データメモ
リ6への入出力処理を多用するプログラムの処理効率を
上げることができない原因となっている。
【0004】それゆえに、この発明の主たる目的は、外
部データメモリからの入出力の必要のあるプログラムで
あっても処理効率の良い、データ処理装置を提供するこ
とである。
【0005】
【課題を解決するための手段】この発明は、巡回パイプ
ラインを伝送されるパケットの対を検出するパケット対
検出手段と、パケットの対に基づいて演算を実行する演
算実行手段とを含み、巡回パイプラインに外部データメ
モリからデータを入力しまた巡回パイプラインから外部
データメモリにデータを出力する、データ駆動方式のデ
ータ処理装置において、パケット対生成手段の前段に外
部データメモリから巡回パイプラインにデータを入力す
るデータ入力手段を配置しかつ演算実行手段の後段に巡
回パイプラインから外部データメモリにデータを出力す
るデータ出力手段を配置したことを特徴とする、データ
処理装置である。
【0006】
【作用】パケット生成手段においては、その命令部に外
部データメモリからデータを入力する命令および外部デ
ータメモリに演算実行後のデータを出力する命令を有す
るパケットを生成する。そして、パケット対検出手段の
前段に外部データメモリからのデータを入力するデータ
入力手段を配置することによって、パケット対検出を行
う前に外部データメモリからのデータ入力を可能とす
る。また、演算実行手段の後段に外部データメモリにデ
ータを出力するデータ出力手段を配置することにより、
演算実行直後に外部データメモリへの演算実行後のデー
タの書き込みを行う。これによって、前述の図4のプロ
グラムの場合であれば、パケットが巡回パイプライン上
を1周するだけで演算プログラムを実行することができ
る。
【0007】
【発明の効果】この発明によれば、外部データメモリか
らのデータの入力および外部データメモリへのデータの
出力を必要とするプログラムであっても、パケットが巡
回パイプライン上を周回する回数を少なくできるので、
処理効率が良くなる。この発明の上述の目的,その他の
目的,特徴および利点は、図面を参照して行う以下の実
施例の詳細な説明から一層明らかとなろう。
【0008】
【実施例】図1を参照して、この実施例のデータ処理装
置10はパケット生成部12,データ入力部14,発火
制御部16,演算実行部18およびデータ出力部20を
含み、これらが巡回パイプライン構造に接続される。そ
して、外部データメモリ22が、データ入力部14とデ
ータ出力部20とに結合される。
【0009】パケット生成部12では、外部プログラム
メモリ(図示せず)に格納されたパケット情報が読み出
され、そのパケット情報に基づいてパケットを生成して
出力する。パケット生成部12から出力されたパケット
は、データ入力部14に入力される。データ入力部14
に入力されたパケットの命令部には、通常の演算命令に
加えて、外部データメモリ22からの読出命令がセット
されていた場合、データ入力部14において、外部デー
タメモリ22からデータを読み出す(入力する)処理が
実行される。読み出されたデータはパケットのデータ部
にセットされ、データ入力部14から巡回パイプライン
上に出力される。データ入力部14から出力されたデー
タは、巡回パイプラインを通って発火制御部16に入力
される。
【0010】発火制御部16に入力されたパケットにセ
ットされた演算命令が2項演算命令であった場合には、
発火制御部16では、対となるパケットを待ち合わせる
処理を行う。対となるべきパケットが到着していなかっ
た場合には、パケット情報は発火制御部16の待ち合わ
せメモリ(図示せず)に書き込まれる。対となるべきパ
ケットが既に到着しており、待ち合わせメモリにそのパ
ケット情報が書き込まれていた場合には、待ち合わせメ
モリに書き込まれていたパケット情報が読み出され、そ
のパケット情報と後から入力されたパケットとから、2
項演算命令と2つのデータとを持つ1つのパケットが生
成され、発火制御部16から出力される。また、発火制
御部16に入力されたパケットに単項演算命令がセット
されていた場合には、待ち合わせ処理は行われずに発火
制御部16からそのままパケットが出力される。発火制
御部16から出力されたパケットは演算実行部18に入
力される。
【0011】演算実行部18では、入力されるパケット
にセットされた演算命令を読み出し、そのパケットのデ
ータ部にセットされたデータに対して、演算を行う。パ
ケットの演算命令が2項演算命令であった場合には、入
力パケットのデータ部にセットされた2つのデータに対
して所定の2項演算が行われる。演算の実行結果は、入
力されたパケットのデータ部にセットされ、演算実行部
18から出力される。演算実行部18から出力されたパ
ケットは、データ出力部20に入力される。
【0012】データ出力部20に入力されたパケットに
通常の演算命令に加えて外部データメモリ22にデータ
を書き込む命令がセットされていた場合には、データ出
力部20ではパケットのデータ部のデータを外部データ
メモリ22に書き込む(出力する)処理を行う。そし
て、書き込み終了後、データ出力部20からパケットが
出力される。パケットに外部データメモリ22への書込
命令がセットされていなかった場合には、そのままデー
タ出力部20からパケットが出力される。データ出力部
20から出力されたパケットはパケット生成部12に入
力される。パケット生成部12では、次に実行されるパ
ケットの内容が外部プログラムメモリから読み出され、
新しいパケットが生成される。
【0013】このようなデータ処理装置10において
は、先に例示した図4に示すプログラムを実行する場
合、図2のような処理動作が行われる。プログラム起動
後、まず、ステップS21において、パケット生成部1
2によって、外部データメモリ22から変数xのデータ
を読み込む命令,2項演算を行う命令および外部データ
メモリ22への演算後のデータを書き込む命令がパケッ
トにセットされ、パケット生成部12からそのパケット
が出力される。また、ステップS23において、パケッ
ト生成部12によって、外部データメモリ22から変数
yのデータを読み出す命令,2項演算を行う命令および
外部データメモリ22への演算後のデータを書き込む命
令がパケットにセットされ、パケット生成部12からそ
のパケットが出力される。
【0014】その後、ステップS25において、データ
入力部14によって、変数xの値が外部データメモリ2
2から読み出され、そのデータがパケットのデータ部に
セットされる。また、ステップS27において、データ
入力部14によって、変数yの値が外部データメモリ2
2から読み出され、そのデータがパケットのデータ部に
セットされる。
【0015】ステップS29においては、発火制御部1
6で、データ入力部14から出力された演算の対となる
べきパケットの待ち合わせ処理が行われる。この待ち合
わせ処理によって、2項演算を行うべき2つのパケット
が揃うと、それらから2項演算命令と2つのデータを持
つ1つのパケットが生成される。この新しいパケットが
発火制御部16から演算実行部18に送られ、ステップ
S31において、演算実行部18がその入力パケットの
データ部の2つのデータに対して2項演算すなわちx+
yの演算を行う。演算結果zはパケットのデータ部にセ
ットされ、演算実行部18からデータ出力部20に送ら
れる。そして、ステップS33において、パケットの命
令部にセットされた外部データメモリ22へのデータの
書込命令に基づいて変数zのアドレスに演算結果を書き
込む処理が行われる。
【0016】このように、この実施例のデータ処理装置
10では、パケットが巡回パイプラインを1周するだけ
で、図4に示すような2項演算プログラムの実行が可能
である。したがって、その処理効率は従来に比べ格段に
高いものとなる。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図である。
【図2】図1実施例のデータ処理装置において図4に示
す2項演算プログラムを実行する際の動作を示すフロー
図である。
【図3】従来技術を示すブロック図である。
【図4】2項演算処理を行うためのプログラムの一例で
ある。
【図5】図3に示すデータ処理装置において図4に示す
2項演算プログラムを実行する際の動作を示すフロー図
である。
【符号の説明】
10 …データ処理装置 12 …パケット生成部 14 …データ入力部 16 …発火制御部 18 …演算実行部 20 …データ出力部 22 …外部データメモリ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】巡回パイプラインを伝送されるパケットの
    対を検出するパケット対検出手段と、前記パケットの対
    に基づいて演算を実行する演算実行手段とを含み、前記
    巡回パイプラインに外部データメモリからデータを入力
    しまた前記巡回パイプラインから前記外部データメモリ
    にデータを出力する、データ駆動方式のデータ処理装置
    において、 前記パケット対生成手段の前段に前記外部データメモリ
    から前記巡回パイプラインにデータを入力するデータ入
    力手段を配置しかつ前記演算実行手段の後段に前記巡回
    パイプラインから前記外部データメモリにデータを出力
    するデータ出力手段を配置したことを特徴とする、デー
    タ処理装置。
JP7957392A 1992-04-01 1992-04-01 データ処理装置 Withdrawn JPH05282473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7957392A JPH05282473A (ja) 1992-04-01 1992-04-01 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7957392A JPH05282473A (ja) 1992-04-01 1992-04-01 データ処理装置

Publications (1)

Publication Number Publication Date
JPH05282473A true JPH05282473A (ja) 1993-10-29

Family

ID=13693744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7957392A Withdrawn JPH05282473A (ja) 1992-04-01 1992-04-01 データ処理装置

Country Status (1)

Country Link
JP (1) JPH05282473A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977756B2 (en) 2000-06-12 2005-12-20 Sharp Kabushiki Kaisha Error diffusion processing device
JP2011125501A (ja) * 2009-12-17 2011-06-30 Kyoraku Sangyo Kk 遊技機、主制御部、主制御基板、後段部、周辺基板、認証方法及び認証プログラム
JP2011125498A (ja) * 2009-12-17 2011-06-30 Kyoraku Sangyo Kk 遊技機、主制御部、主制御基板、中間部、周辺基板、認証方法及び認証プログラム
JP2014519290A (ja) * 2011-06-06 2014-08-07 エスティー‐エリクソン、ソシエテ、アノニム 汎用マルチ無線アクセス技術

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977756B2 (en) 2000-06-12 2005-12-20 Sharp Kabushiki Kaisha Error diffusion processing device
JP2011125501A (ja) * 2009-12-17 2011-06-30 Kyoraku Sangyo Kk 遊技機、主制御部、主制御基板、後段部、周辺基板、認証方法及び認証プログラム
JP2011125498A (ja) * 2009-12-17 2011-06-30 Kyoraku Sangyo Kk 遊技機、主制御部、主制御基板、中間部、周辺基板、認証方法及び認証プログラム
JP2014519290A (ja) * 2011-06-06 2014-08-07 エスティー‐エリクソン、ソシエテ、アノニム 汎用マルチ無線アクセス技術

Similar Documents

Publication Publication Date Title
JPH01188951A (ja) データフロープログラムの実行制御方式
US5253349A (en) Decreasing processing time for type 1 dyadic instructions
JPH05282473A (ja) データ処理装置
JP2000347899A (ja) マイクロコンピュータ
JP2577023B2 (ja) 情報処理装置のアドレス拡張制御方式
US5542080A (en) Method for controlling execution of data driven type information processor
JPH06124207A (ja) サブルーチン分岐命令実行方法
US5854919A (en) Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit
JP3708560B2 (ja) データフロー型情報処理装置
JP2897049B2 (ja) 分岐命令方式
JPH01145730A (ja) データ行先き制御方式
JP3583032B2 (ja) ベクトル拡散処理装置
JPH04299418A (ja) 情報処理装置
JPH07225750A (ja) ディジタル信号処理装置
JPS6362065A (ja) デ−タ転送制御方式
JPH05298144A (ja) データトレース方式
JPH06187393A (ja) 論理シミュレータおよびそのテストデータ転送方法
JPS62103736A (ja) ブランチ制御方式
JPH07152794A (ja) 論理シミュレータ
JPH04246727A (ja) 命令実行方式
JPH05204703A (ja) アセンブリ命令表示方式
JPH05334265A (ja) 情報処理装置および情報処理方法
JPH05204638A (ja) パイプライン処理装置
JPH10320380A (ja) ベクトル処理装置
JPH05204699A (ja) デバッグ時識別子探索方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608