JPH05283959A - 自動利得制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 自動利得制御方式において、パルス的な交流
入力信号が入力された場合でも、正しい出力信号が得ら
れる優れた自動利得制御方式を提供することを目的とす
る。 【構成】自動利得制御方式は、入力端子１、検波回路
２、平滑回路３、除算器４、出力端子５、アナログスイ
ッチ６、信号減衰器７、信号比較器８、サンプルホ−ル
ド回路９で構成される。検波回路２と信号減衰器７を通
った入力信号と、平滑回路３の出力である直流成分を信
号比較器８で比較し、入力端子１に振幅が急に大きくな
るパルス的信号が入力されて検波回路２と信号減衰器７
を通った信号が、平滑回路３の出力である直流成分より
大きくなった場合、アナログスイッチ６を切り換え、入
力信号が変化する直前の直流成分をその時間ホ−ルドす
ることにより除算器４の除数を一定にし、利得の低下を
防ぐ構造になっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、水中の音波受信器等で
入力信号レベルが変動しても、出力信号レベルを一定に
保つ自動利得制御方式に関するものである。

【０００２】

【従来技術】従来の自動利得制御方式のブロック図を図
３に示す。同図に示すように従来の自動利得制御方式
は、入力端子１、検波回路２、平滑回路３、除算器４、
出力端子５で構成される。

【０００３】上記構成の自動利得制御方式において、交
流入力信号が入力端子１に入力されると、その信号は、
検波回路２と、除算器４の分子入力に入力される。検波
回路２に入力された信号は、検波されて脈流となって出
力され平滑回路３に入力される。平滑回路３では適切な
積分時間で積分され、その時間の平均値が算出され、そ
の出力即ち直流成分は除算器４の分母入力に入力され
る。

【０００４】除算器４では交流入力信号／直流成分の除
算が行われ、その出力信号は出力端子５に出力される。
検波回路２の能率が１００％の場合で、ゆるやかな変動
の入力信号レベルの時は、除算器４の分子入力の交流入
力信号レベルと、分母入力の直流成分の比は常に等しく
なり、除算器４の交流入力信号レベルの大きさ（絶対
値）に関係無く、除算器４の出力レベルは一定となり自
動利得制御が行われる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
利得制御方式においては、パルス的な大きな信号が入力
された場合、その信号によって自動利得制御が働き、利
得を低下させるため、入力信号波形と出力信号波形が異
なって来るという欠点があった。

【０００６】以下その欠点を具体的な信号波形の例を基
に説明する。図４は図３のブロック図の各部の波形を示
したもので、縦軸は振幅を、横軸は時間を示す。図３の
入力端子１に、図４のａで示すような包絡線の信号で変
調された交流信号を入力した場合、検波回路２の出力は
ｂで示す波形になる。この信号を平滑回路３を通すこと
により、ｃで示す波形となる。前記交流入力信号をこの
ｃの信号で除算器４で除算することにより出力はｄで示
す波形となる。

【０００７】ここで入力波形ａと出力信号波形ｄの違い
であるが、パルス的信号が積分され、時間と共に大きく
なった積分値が除算器４の分母入力に加えられるため、
除算器４の出力は時間とともに減少していく。又パルス
的信号が無くなった直後は、まだ平滑回路３の出力レベ
ルｃは高いため、除算器４の出力信号ｄの振幅は入力信
号ａよりも小さくなってしまう。このように、パルス的
な信号が入力された場合、入力信号の振幅波形と出力信
号の振幅波形が異なってしまい、正しい出力信号が得ら
れないという欠点があった。

【０００８】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、パルス的な交流入力信号が入
力された場合でも、正しい出力信号が得られる優れた自
動利得制御方式を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
本発明は、図１に示すように従来の自動利得制御方式に
アナログスイッチ６、信号減衰器７、信号比較器８、及
びサンプルホ−ルド回路９を追加し、検波回路２と信号
減衰器７を通った信号と、平滑回路３の出力である直流
成分を信号比較器８で比較し、入力端子１に振幅が急に
大きくなるパルス的信号が入力されて検波回路２と信号
減衰器７を通った信号が、平滑回路３の出力である直流
成分より大きくなった場合、アナログスイッチ６を切り
換え、パルス的信号が入力される直前の直流成分をその
時間ホ−ルドすることにより除算器４の除数を一定にす
る手段を設けた。

【００１０】

【作用】本発明では、上記手段により、交流入力信号振
幅が急激に大きく変化するパルス的信号が入力された場
合においても、入力信号が変化する直前の直流成分をそ
の時間ホ−ルドすることにより除算器４の除数を一定に
し利得が下がるのを防ぐ。従って従来のように入力信号
波形と出力信号の振幅波形が異なって正しい出力信号が
得られないと云う欠点が除かれ、優れた自動利得制御方
式が実現できる。

【００１１】

【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図１は本発明の実施例を示すブロック図で
ある。図１に示すように本発明の自動利得制御方式は、
入力端子１、検波回路２、平滑回路３、除算器４、出力
端子５、アナログスイッチ６、信号減衰器７、信号比較
器８、サンプルホ−ルド回路９で構成される。

【００１２】図１においての各ブロックの接続は、入力
端子１と検波回路２の入力及び除算器４の分子入力とを
接続し、検波回路２の出力はアナログスイッチ６の片方
の入力及び信号減衰器７の入力と接続し、信号減衰器７
の出力は信号比較器８の片方の入力と接続する。

【００１３】アナログスイッチ６の出力は平滑回路３の
入力と接続し、平滑回路３の出力は信号比較器８の入力
及びサンプルホ−ルド回路９の入力と接続する。信号比
較器８の出力はアナログスイッチ６の切替駆動入力及び
サンプルホ−ルド回路９の制御入力と接続し、サンプル
ホ−ルド回路９の出力はアナログスイッチ６の入力及び
除算器４の分母入力と接続する。

【００１４】図２は図１のブロック図の各部の波形を示
したもので、縦軸は振幅を、横軸は時間を示す。図１、
図２に従って本発明の自動利得制御方式の動作を説明す
る。入力端子１に図２のＡに示す包絡線の信号で変調さ
れた交流入力信号が入力された場合、検波回路２の出力
はＢで示す脈流信号となる。この信号が信号減衰器７を
通ると、レベルの下がったＥで示す信号となる。このレ
ベルの下がった信号は信号比較器８の片方の入力に入
る。検波回路２の出力は、通常ではアナログスイッチ６
を通り平滑回路３に入り、その出力は信号比較器８に入
力される。

【００１５】交流入力信号の振幅変化が小さな場合は、
減衰器７の出力信号レベルＥよりも、平滑回路３の出力
信号レベルＦが大きい。この場合、信号比較器８の出力
レベルＧは”Ｌ”（低）レベルとなり、アナログスイッ
チ６は検波回路２からの信号を受信する方に動作し、サ
ンプルホ−ルド回路９はサンプル状態のままとなり、平
滑回路３の出力はサンプルホ−ルド回路９をそのまま通
過し除算器４の分母入力に入る。

【００１６】除算器４では、入力端子１からの交流入力
信号Ａを分子入力とし、直流成分を分母とする除算が行
われて、出力はＩで示す信号波形と成る。今まで説明し
た部分は、従来の図３のブロック図の方式の入出力の関
係と全く同じとなる。

【００１７】次に入力端子１に振幅が急に大きくなるパ
ルス的信号が入力された場合、検波回路２の出力Ｂも急
に大きくなる。又同様に信号減衰器７の出力も急に大き
くなる。しかしながら平滑回路３の出力Ｆは急激には変
化しない。信号比較器８は平滑回路３からの信号Ｆより
も、信号減衰器７からの信号Ｅのレベルが高くなるた
め、信号比較器８の出力Ｇは”Ｈ”（高）レベルとな
る。

【００１８】この出力信号Ｇによりアナログスイッチ６
は入力が切り替わり、サンプルホ−ルド回路９の出力か
らの信号を受けると共に、サンプルホ−ルド回路９はホ
−ルド状態になり、ホ−ルドされた信号はアナログスイ
ッチ６を通り平滑回路３に入力され、平滑回路３の出力
Ｆは信号比較器８の入力に入る。

【００１９】入力端子１に入力されているパルス的信号
レベルが低下した場合、信号減衰器７の出力Ｅも低下す
るため、信号比較器８の出力Ｇは最初の”Ｌ”レベルに
戻り、アナログスイッチ６は検波回路２からの信号を受
け、サンプルホ−ルド回路９はサンプル状態に戻る。

【００２０】このような動作を行うことにより、除算器
４の分母入力Ｈは大きなパルス的入力信号があった場合
も、その直前の除数がホ−ルドされているため、除算器
４の出力Ｉは入力信号Ａと殆ど変わらない信号振幅とな
る。

【００２１】

【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。本自動利得制御
方式は、交流入力信号振幅が急激に大きく変化するパル
ス的信号が入力された場合においても、入力信号が変化
する直前の直流成分をその時間ホ−ルドすることにより
除算器４の除数を一定にし、利得が下がるのを防ぐ。従
って従来のように入力信号波形と出力信号の振幅波形が
異なって正しい出力信号が得られないと云う欠点が除か
れ、優れた自動利得制御方式が実現できる。

【図面の簡単な説明】

【図１】本発明の自動利得制御方式の実施例を示すブロ
ック図である。

【図２】図１のブロック図の各部の波形を示した図であ
る。

【図３】従来の自動利得制御方式の構成を示すブロック
図である。

【図４】図３のブロック図の各部の波形を示した図であ
る。

【符号の説明】

１ 入力端子 ２ 検波回路 ３ 平滑回路 ４ 除算器 ５ 出力端子 ６ アナログスイッチ ７ 信号減衰器 ８ 信号比較器 ９ サンプルホ−ルド回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 交流入力信号から検波回路、平滑回路を
   通して直流成分をとりだし、それを除数とし、前記交流
   入力信号を被除数として除算を行う除算器を具備する自
   動利得制御方式において、 前記検波回路と前記平滑回路の間にアナログスイッチを
   設け、前記平滑回路と前記除算器の間にサンプルホ−ル
   ド回路を設け、 他方前記検波回路の出力信号と前記平滑回路の出力信号
   を比較し、その比が設定値より大きい時、出力を出す設
   定手段と比較手段を設け、 入力信号の振幅が急に大きくなるパルス的信号が入力さ
   れ、前記検波回路の出力信号と前記平滑回路の出力であ
   る直流成分の比が設定値より大きくなった場合、前記信
   号比較器の出力で前記アナログスイッチを切り換え、前
   記パルス的信号が入力される直前の直流成分をホ−ルド
   することにより前記除算器の除数を一定にし利得が下が
   ることを防止する手段を設けた事を特徴とする自動利得
   制御方式。