JPH05290122A - シミュレーションシステム - Google Patents
シミュレーションシステムInfo
- Publication number
- JPH05290122A JPH05290122A JP8917192A JP8917192A JPH05290122A JP H05290122 A JPH05290122 A JP H05290122A JP 8917192 A JP8917192 A JP 8917192A JP 8917192 A JP8917192 A JP 8917192A JP H05290122 A JPH05290122 A JP H05290122A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- operation output
- simulation system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 13
- 230000015654 memory Effects 0.000 claims abstract description 28
- 238000012795 verification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】迅速且つ正確なシミュレーションを行なうこと
ができるシミュレーションシステムを提供する。 【構成】スイッチSW1のONに伴い回路1の出力はメ
モリ4へ与えられる。メモリ4へ回路1の動作出力特性
が記憶された後はスイッチSW1はOFFとなり、回路
1は不作動となる。次にメモリ4から前記記憶されてい
る回路1の動作出力特性を読み出す場合は、等価スイッ
チSW2をONしてメモリの読み出しをスタートさせ
る。そして、このようにメモリ4から読み出された前記
回路1の動作出力特性は例えば出力端子5に接続された
回路6に供給される。
ができるシミュレーションシステムを提供する。 【構成】スイッチSW1のONに伴い回路1の出力はメ
モリ4へ与えられる。メモリ4へ回路1の動作出力特性
が記憶された後はスイッチSW1はOFFとなり、回路
1は不作動となる。次にメモリ4から前記記憶されてい
る回路1の動作出力特性を読み出す場合は、等価スイッ
チSW2をONしてメモリの読み出しをスタートさせ
る。そして、このようにメモリ4から読み出された前記
回路1の動作出力特性は例えば出力端子5に接続された
回路6に供給される。
Description
【0001】
【産業上の利用分野】本発明はIC等の回路の動作特性
をシミュレートするシミュレーションシステムに関する
ものである。
をシミュレートするシミュレーションシステムに関する
ものである。
【0002】
【従来の技術】ASICやLSI、CAE(Computer A
ided Engineering)等に用いる従来のシミュレーション
システムは等価回路をそのまま入力し、素子条件等を別
途入力して直接シミュレートする方式であった。この場
合、等価回路の構成を接続データで表わすネットリスト
を用いて行なう。
ided Engineering)等に用いる従来のシミュレーション
システムは等価回路をそのまま入力し、素子条件等を別
途入力して直接シミュレートする方式であった。この場
合、等価回路の構成を接続データで表わすネットリスト
を用いて行なう。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のシステムでは等価回路の入力に時間がかかる
という欠点があった。しかも、入力した回路の特性を忠
実にシミュレートすることが難しく、特に回路がアナロ
グICの場合には実際の特性から、かなりかけ離れてし
まう場合があった。例えば、実際の特性が図4のに示
すような特性の場合に、の如き形の特性としてしか擬
似できず、従って忠実度が低くなり、このシミュレーシ
ョンシステムを用いて他の回路の検証を行なう場合には
検証精度が下がるという問題を生じる。
うな従来のシステムでは等価回路の入力に時間がかかる
という欠点があった。しかも、入力した回路の特性を忠
実にシミュレートすることが難しく、特に回路がアナロ
グICの場合には実際の特性から、かなりかけ離れてし
まう場合があった。例えば、実際の特性が図4のに示
すような特性の場合に、の如き形の特性としてしか擬
似できず、従って忠実度が低くなり、このシミュレーシ
ョンシステムを用いて他の回路の検証を行なう場合には
検証精度が下がるという問題を生じる。
【0004】本発明はこのような点に鑑みなされたもの
であって、迅速且つ正確なシミュレーションを行なうこ
とができるシミュレーションシステムを提供することを
目的とする。
であって、迅速且つ正確なシミュレーションを行なうこ
とができるシミュレーションシステムを提供することを
目的とする。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、所定回路の動作出力特性をメモリに記憶
し該メモリから前記動作出力特性を読み出して使用する
ように構成される。
め本発明では、所定回路の動作出力特性をメモリに記憶
し該メモリから前記動作出力特性を読み出して使用する
ように構成される。
【0006】
【作用】このような構成によると、メモリには回路の構
成を特定するデータを入力する必要がないので、従来の
ようにデータ入力に時間がかかるという不都合は生じな
い。メモリには動作出力特性のみが記憶され、このメモ
リから動作出力特性を読み出して使用するので、実際の
動作出力特性がそのまま得られることになり、従って、
このメモリの出力を使って他の回路を検証すると、その
検証精度が向上する。
成を特定するデータを入力する必要がないので、従来の
ようにデータ入力に時間がかかるという不都合は生じな
い。メモリには動作出力特性のみが記憶され、このメモ
リから動作出力特性を読み出して使用するので、実際の
動作出力特性がそのまま得られることになり、従って、
このメモリの出力を使って他の回路を検証すると、その
検証精度が向上する。
【0007】
【実施例】以下、図面に従って本発明の実施例を説明す
る。図1において、1はICで構成された回路であり、
ここではアナログ回路とする。この回路1の出力はメモ
リ4に接続される。端子2には電源Vccが印加されて
おり、スイッチ3を閉じると、回路1が動作し、図4に
で示すような出力電圧Voを発生する。即ち、横軸に
時間t、縦軸に出力電圧Voをとって示す図4におい
て、スイッチSW1をONした時点から出力電圧Voは
(a)の如き曲線で上昇していって、(b)へ達し、そ
れ以降は比較的安定な定電圧を示す。この動作出力特性
はそのままメモリ4に取り込まれる。
る。図1において、1はICで構成された回路であり、
ここではアナログ回路とする。この回路1の出力はメモ
リ4に接続される。端子2には電源Vccが印加されて
おり、スイッチ3を閉じると、回路1が動作し、図4に
で示すような出力電圧Voを発生する。即ち、横軸に
時間t、縦軸に出力電圧Voをとって示す図4におい
て、スイッチSW1をONした時点から出力電圧Voは
(a)の如き曲線で上昇していって、(b)へ達し、そ
れ以降は比較的安定な定電圧を示す。この動作出力特性
はそのままメモリ4に取り込まれる。
【0008】回路1は例えば図2に示すようにトランジ
スタQ1〜Q3よりなる差動増幅器7と、その出力側に
接続されたトランジスタQ4、Q5よりなるカレントミ
ラー回路8と出力トランジスタQ6、Q7とから構成さ
れている。回路1の出力は出力端子3からメモリ4へ与
えられる。
スタQ1〜Q3よりなる差動増幅器7と、その出力側に
接続されたトランジスタQ4、Q5よりなるカレントミ
ラー回路8と出力トランジスタQ6、Q7とから構成さ
れている。回路1の出力は出力端子3からメモリ4へ与
えられる。
【0009】メモリ4は図3に示すように前記回路1の
出力端子3から出力電圧を受ける入力端子9と、その電
圧をA/D変換するA/D変換器10と、記憶部11
と、記憶部11からの出力をD/A変換して出力端子5
へ与えるD/A変換器12と、これらのA/D変換器1
0、記憶部11、D/A変換器12を制御するコントロ
ーラ13とから成っている。
出力端子3から出力電圧を受ける入力端子9と、その電
圧をA/D変換するA/D変換器10と、記憶部11
と、記憶部11からの出力をD/A変換して出力端子5
へ与えるD/A変換器12と、これらのA/D変換器1
0、記憶部11、D/A変換器12を制御するコントロ
ーラ13とから成っている。
【0010】図1において、メモリ4へ回路1の動作出
力特性が記憶された後はスイッチSW1はOFFとな
り、回路1は不作動となる。次にメモリ4から前記記憶
されている回路1の動作出力特性を読み出す場合は、
等価スイッチSW2をONしてメモリ4の読み出しをス
タートさせる。このスタートによる読み出しはコントロ
ーラ13によって行なわれる。そして、このようにメモ
リ4から読み出された前記回路1の動作出力特性は出
力端子5に接続された回路6に供給され、回路6の動作
が行なわれる。これによって回路6の検証が可能にな
る。このとき、回路1があたかも直接、回路6に出力電
圧を与えるのと同一条件になり、回路6の検証が正確に
行なわれる。
力特性が記憶された後はスイッチSW1はOFFとな
り、回路1は不作動となる。次にメモリ4から前記記憶
されている回路1の動作出力特性を読み出す場合は、
等価スイッチSW2をONしてメモリ4の読み出しをス
タートさせる。このスタートによる読み出しはコントロ
ーラ13によって行なわれる。そして、このようにメモ
リ4から読み出された前記回路1の動作出力特性は出
力端子5に接続された回路6に供給され、回路6の動作
が行なわれる。これによって回路6の検証が可能にな
る。このとき、回路1があたかも直接、回路6に出力電
圧を与えるのと同一条件になり、回路6の検証が正確に
行なわれる。
【0011】尚、回路1の動作出力特性が記憶された
メモリ4を複数用意することにより同一種類の回路6を
複数同時に検証することができる。また、メモリ4に記
憶する回路の動作出力特性を回路1だけの動作特性だ
けでなく、他の回路(図示せず)の動作出力特性も記憶
し、それらの動作出力特性を組み合わせることによっ
て、より大きな回路のシミュレーションを実現させるこ
ともできる。
メモリ4を複数用意することにより同一種類の回路6を
複数同時に検証することができる。また、メモリ4に記
憶する回路の動作出力特性を回路1だけの動作特性だ
けでなく、他の回路(図示せず)の動作出力特性も記憶
し、それらの動作出力特性を組み合わせることによっ
て、より大きな回路のシミュレーションを実現させるこ
ともできる。
【0012】
【発明の効果】以上説明したように本発明によれば、メ
モリには回路の構成を特定するデータを入力する必要が
ないので、従来のようにデータ入力に時間がかかるとい
う不都合は生じない。メモリには動作出力特性のみが記
憶され、このメモリから動作出力特性を読み出して使用
するので、実際の動作出力特性がそのまま得られること
になり、従って、このメモリの出力を使って他の回路を
検証すると、その検証精度が向上するという効果があ
る。
モリには回路の構成を特定するデータを入力する必要が
ないので、従来のようにデータ入力に時間がかかるとい
う不都合は生じない。メモリには動作出力特性のみが記
憶され、このメモリから動作出力特性を読み出して使用
するので、実際の動作出力特性がそのまま得られること
になり、従って、このメモリの出力を使って他の回路を
検証すると、その検証精度が向上するという効果があ
る。
【図1】本発明を実施したシミュレーションシステムを
示すブロック図。
示すブロック図。
【図2】その一部の具体的回路図。
【図3】図1における他の一部の詳細ブロック回路図。
【図4】シミュレーションされる回路の動作出力特性を
示す図。
示す図。
1 回路 4 メモリ 6 検証すべき他の回路 動作出力特性
Claims (3)
- 【請求項1】所定回路の動作出力特性をメモリに記憶し
該メモリから前記動作出力特性を読み出して使用するこ
とを特徴とするシミュレーションシステム。 - 【請求項2】前記動作出力特性は時間に対する出力電圧
であることを特徴とする請求項1に記載のシミュレーシ
ョンシステム。 - 【請求項3】前記動作出力特性はアナログ信号の特性で
あることを特徴とする請求項1又は請求項2に記載のシ
ミュレーションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8917192A JP3007222B2 (ja) | 1992-04-10 | 1992-04-10 | シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8917192A JP3007222B2 (ja) | 1992-04-10 | 1992-04-10 | シミュレーションシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05290122A true JPH05290122A (ja) | 1993-11-05 |
| JP3007222B2 JP3007222B2 (ja) | 2000-02-07 |
Family
ID=13963347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8917192A Expired - Fee Related JP3007222B2 (ja) | 1992-04-10 | 1992-04-10 | シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3007222B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114825460A (zh) * | 2022-04-13 | 2022-07-29 | 华北电力科学研究院有限责任公司 | 用于电磁暂态实时仿真的电源投切系统、方法及装置 |
-
1992
- 1992-04-10 JP JP8917192A patent/JP3007222B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114825460A (zh) * | 2022-04-13 | 2022-07-29 | 华北电力科学研究院有限责任公司 | 用于电磁暂态实时仿真的电源投切系统、方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3007222B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950027821A (ko) | 기준전위발생장치 및 그것을 구비한 반도체메모리장치 | |
| EP0600655A3 (en) | Method and device for testing integrated circuits. | |
| JPH05290122A (ja) | シミュレーションシステム | |
| US6437595B1 (en) | Method and system for providing an automated switching box for testing of integrated circuit devices | |
| JPH02299034A (ja) | 半導体集積回路装置 | |
| JPH01316024A (ja) | D/a変換器のテスト装置 | |
| JPH0391195A (ja) | メモリ回路 | |
| JPH05166397A (ja) | 半導体メモリ装置 | |
| SE9002030D0 (sv) | Method for writing data in testing memory device and circuit for testing memory device | |
| JPS6023439B2 (ja) | 波形記憶装置 | |
| JPH07260884A (ja) | 半導体集積回路装置 | |
| JP2908201B2 (ja) | 波形データ変換方式 | |
| JPS6324446Y2 (ja) | ||
| JPS5947265B2 (ja) | パタ−ン発生装置 | |
| JP3018886B2 (ja) | プローブ設定方法 | |
| JPH0580118A (ja) | 回路異常検出装置 | |
| JPH06242719A (ja) | シミュレータ | |
| JPH11288598A (ja) | 半導体記憶装置のテスト装置 | |
| JPH06309900A (ja) | 記憶装置の試験方法 | |
| JPH06102329A (ja) | 集積回路装置 | |
| JPH04205900A (ja) | 半導体記憶装置 | |
| JPH04273381A (ja) | アナログ回路シミュレータ | |
| JPH04195997A (ja) | 半導体メモリ装置 | |
| JP2000304830A (ja) | パターン生成装置及びパターン生成装置における制御方法 | |
| JPS59211147A (ja) | スキヤンアドレス生成方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |