JPH05290309A - ヘッド駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】ＤＣ歪を良好に回避できるヘッド駆動回路を提
供する。 【構成】平衡Ｖ−Ｉコンバータ１に記録信号ｖiを入力
する。コンバータ１の逆相変換出力電流−ｉtを反転電
流ブースタ３で増幅及び反転して正相出力電流ｉoを得
る。コンバータ１の正相変換出力電流ｉtを反転バッフ
ァ２でＩ−Ｖ変換及び反転して逆相出力電圧ｖoを得
る。コンバータ１、反転バッファ２、反転電流ブースタ
３で平衡アンプを構成する。記録ヘッドＲＨを正相電流
出力および逆相電圧出力の間に接続し、記録ヘッドＲＨ
を平衡駆動する。記録ヘッドＲＨの中点タップを使用す
る必要がなく、中点タップのアンバランスに起因するＤ
Ｃ歪を回避できる。記録ヘッドＲＨと直列に抵抗器Ｒd
を接続し、その両端電圧の積分値が０となるようにコン
バータ１にフィードバックする。トランジスタのバラツ
キによるオフセット電流を０に保つことができ、特性の
アンバランスに起因するＤＣ歪を回避できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばディジタル信
号を磁気的に記録する記録装置に適用して好適なヘッド
駆動回路に関する。

【０００２】

【従来の技術】図４は、従来の記録ヘッドの駆動回路の
一例を示す回路構成図である。図において、Ｑ1，Ｑ2は
差動アンプを構成する一対のＮＰＮ形トランジスタであ
る。トランジスタＱ1，Ｑ2のベースの間には記録信号ｖ
iが供給され、そのコレクタの間には記録ヘッドＲＨが
接続される。この記録ヘッドＲＨの巻線の中点は接地さ
れる。

【０００３】また、トランジスタＱ1，Ｑ2のエミッタは
共通に接続され、その接続点には定電流源Ｉoを介して
電源ＶEEが接続される。また、トランジスタＱ2のベー
スにはベースバイアス電圧ＶBBが印加される。

【０００４】図４の例は以上のように構成されており、
記録ヘッドＲＨはトランジスタＱ1，Ｑ2のオープンコレ
クタ出力で定電流駆動される。図５は、図４の例の交流
等価回路である。図において、ｉbはベース電流、ｒeは
エミッタ抵抗、ｈfeは電流増幅率である。

【０００５】ここで、ベース電流ｉbは、数１で表わさ
れる。ＩEは定電流源Ｉoの電流、ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷である。

【０００６】

【数１】

【０００７】これにより、出力電流ｉoおよび順伝達コ
ンダクタンスｇtは、数２で表わされる。

【０００８】

【数２】

【０００９】最大記録電流は、トランジスタＱ1，Ｑ2の
コレクタ・エミッタ間電圧と耐圧で制限される。つま
り、最大記録電流の制限は数３で表わされる。Ｌはヘッ
ドインダクタンス、ＶCEOは耐圧（ベース・エミッタ
ブレークダウン電圧）、ＶBEはベース・エミッタ間電圧
（約０．７Ｖ）、ＶCESはコレクタ・エミッタ間飽和電
圧（約０．３Ｖ）である。

【００１０】

【数３】

【００１１】

【発明が解決しようとする課題】ところで、記録ヘッド
ＲＨの巻線の中点タップを引き出すメカ精度には限界が
あり、かりに完全に巻線の中点からタップを引き出せた
としても、これが磁気的にも中性点になるとは限らな
い。図４の例においては、この中点のアンバランスがそ
のまま記録波形のＤＣ歪（波形の上下が非対称となる
歪）となる。また、トランジスタの特性がアンバランス
な場合も、同様にＤＣ歪が発生する。

【００１２】このＤＣ歪は、図６に示すように、記録ヘ
ッドＲＨとトランジスタＱ1，Ｑ2の間にトランスＴＲを
介在させることで逃れることができる。しかし、記録ヘ
ッドＲＨが回転ヘッドである場合、回転ドラム上にトラ
ンスＴＲを載せることは、大きさ、重さや耐久性（回転
加速度による端子の金属疲労）の点で問題が多い上、記
録信号が低域不足になり易い。また、トランスＴＲは集
積化することができない。

【００１３】そこで、この発明では、ＤＣ歪を良好に回
避できるヘッド駆動回路を提供するものである。

【００１４】

【課題を解決するための手段】この発明は、第１の出力
を電流出力とすると共に第２の出力を電圧出力とする正
負のシングルエンド出力を持つ平衡アンプに記録信号を
供給し、この第１および第２の出力の間に記録ヘッドを
接続して平衡駆動することを特徴とするものである。

【００１５】

【作用】上述構成においては、電圧出力と電流出力との
間に記録ヘッドＲＨを接続して平衡駆動するため、記録
ヘッドＲＨの中点タップを使用する必要がなく、中点タ
ップのアンバランスに起因するＤＣ歪を良好に回避し得
る。また、正負シングルエンド出力で記録ヘッドを平衡
駆動するため、電源電圧の利用率が向上し、記録のダイ
ナミックレンジを大きくできる。

【００１６】

【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。

【００１７】図において、１は平衡Ｖ−Ｉコンバータで
あり、その入力側に記録信号ｖiが供給される。コンバ
ータ１の記録信号ｖiが供給される非反転入力端子およ
び反転入力端子は抵抗器Ｒgを介して接地される。図２
はコンバータ１の具体構成例であり、トランジスタＱ17
〜Ｑ20、定電流源Ｉ01〜Ｉ06等を使用して構成される。
なお、ＶCCは正側の電源、ＶEEは負側の電源である。

【００１８】コンバータ１の一方の出力端子１ｂ1はＩ
−Ｖ変換用の反転バッファ２の入力端子２ａに接続され
る。反転バッファ２は、トランジスタＱ9〜Ｑ16、抵抗
器Ｒ3，Ｒ4，ＲE，ＲL等を使用して構成される。抵抗器
ＲLはＩ−Ｖ変換用の抵抗器である。

【００１９】また、コンバータ１の他方の出力端子１ｂ
2は電流を所定の振幅まで増幅する反転電流ブースタ３
の入力端子３ａに接続される。反転電流ブースタ３は、
トランジスタＱ5〜Ｑ8、抵抗器Ｒ1，Ｒ2，ＲE等を使用
して構成される。

【００２０】反転バッファ２の出力端子２ｂは電流検出
用の抵抗器ＲdおよびバイパスコンデンサＣpの並列回路
を介して記録ヘッドＲＨの巻線の一端に接続され、この
巻線の他端は反転電流ブースタ３の出力端子３ｂに接続
される。

【００２１】また、抵抗器Ｒdの両端は差動アンプ４の
非反転入力端子および反転入力端子に接続され、この差
動アンプ４の出力端子は積分器５および帰還抵抗器Ｒf
を介してコンバータ１の反転入力端子に接続される。

【００２２】次に、実施例の動作について説明する。

【００２３】記録信号ｖiは、コンバータ１で差動電流
に変換される。変換出力電流ｉtは数４で表わされる。

【００２４】

【数４】

【００２５】コンバータ１の出力端子１ｂ2に得られる
逆相変換出力電流−ｉtは、反転電流ブースタ３で所定
の振幅まで増幅されて正相出力電流ｉoとなる。反転電
流ブースタ３の利得をＡiとすれば、正相出力電流ｉoは
数５で表わされる。

【００２６】

【数５】

【００２７】一方、コンバータ１の出力端子１ｂ1に得
られる正相変換出力電流ｉtは、反転バッファ２でＩ−
Ｖ変換されて逆相出力電圧ｖoとなる。反転バッファ２
の変換利得をＡvとすれば、逆相出力電圧ｖoは数６で表
わされる。

【００２８】

【数６】

【００２９】以上のことから、本例は全体として正相電
流出力（反転電流ブースタ３の出力端子３ｂ）と逆相電
圧出力（反転バッファ２の出力端子２ｂ）を持つ平衡ア
ンプとなる。記録ヘッドＲＨは電流検出用の抵抗器Ｒd
を介してこれらの出力間に接続されるため平衡駆動され
る。これにより、記録ヘッドＲＨに中間タップは不要と
なる。なお、両方の出力ともに電流出力とすると、出力
電位が定まらなくなる。

【００３０】また、オフセット電流は抵抗器Ｒdで検出
される。また、抵抗器Ｒdの両端電圧は差動アンプ４で
検出され、さらに積分器５でオフセット電流成分が抽出
される。これが帰還抵抗器Ｒfを介してコンバータ１の
反転入力に帰還される。出力オフセット電流をＩof、入
力換算オフセット電圧（無帰還時）をＶof、帰還電圧を
Ｖfとおけば、これらの関係は数７で表わされる。

【００３１】

【数７】

【００３２】また、差動アンプ４の電圧利得をＡdとす
れば、帰還電圧Ｖfは数８で表わされる。

【００３３】

【数８】

【００３４】したがって、オフセット電流Ｉofは数９で
表わされる。

【００３５】

【数９】

【００３６】無帰還時（Ｖf→０）のオフセット電流Ｉo
f0は数１０で表わされる。

【００３７】

【数１０】

【００３８】故に、オフセット電流Ｉofは数１１で表わ
される。

【００３９】

【数１１】

【００４０】数１１より差動アンプ４の電圧利得Ａdが
充分に大きければ（Ａd→∞）、Ｉof＝０となる。すな
わち、ＤＣオフセット電流は常に０に保たれる。

【００４１】また、図３は、図２に示すコンバータ１の
等価回路である。ｈfeは電流増幅率、ｒeはエミッタ抵
抗、ｉbはベース電流である。等価回路より順伝達コン
ダクタンスｇtは数１２で表わされる。

【００４２】

【数１２】

【００４３】反転電流ブースタ３の最大出力電流振幅を
Ｉomax(P-P)とすれば、終段のアイドリング電流Ｉdおよ
びバイアス電圧Ｖsは、それぞれ数１３で表わされる。
ＶBEはベース・エミッタ間電圧（約０．７Ｖ）である。

【００４４】

【数１３】

【００４５】反転電流ブースタ３の利得Ａiは抵抗比で
決まり、Ａi＝Ｒ1／Ｒ2となる。

【００４６】また、飽和電圧振幅Ｖsat(P-P)は数１４で
表わされる。ＶCESはコレクタ・エミッタ飽和電圧（約
０．３Ｖ）である。

【００４７】

【数１４】

【００４８】また、反転バッファ２の終段のアイドリン
グ電流Ｉdおよびバイアス電圧Ｖbは、それぞれ数１５で
表わされる。

【００４９】

【数１５】

【００５０】反転バッファ２の変換利得Ａvは、Ａv＝Ｒ
3／２＋ＲLとなる。

【００５１】また、最大出力電圧振幅Ｖomax(P-P)は数
１６で表わされる。

【００５２】

【数１６】

【００５３】これにより、本例における最大記録電流の
制限は、数１７で表わされる。

【００５４】

【数１７】

【００５５】一般に、ＩＣプロセスで得られるトランジ
スタの耐圧ＶCEOは１０数Ｖと小さいが、本例において
は数１７で明らかなように従来の方法（数３参照）の２
倍取れるので、最大記録電流も従来の２倍近く取ること
が可能となる。

【００５６】以上説明したように本例においては、記録
ヘッドＲＨが平衡駆動されるため、記録ヘッドＲＨの中
点タップを使用する必要がなくなり、従来例のような中
点タップのアンバランスに起因するＤＣ歪から逃れるこ
とができ、ＤＣ歪なく記録することができる。ＤＣ歪か
ら逃れるためトランスＴＲを使用するものでなく、トラ
ンスＴＲを使用することによる不都合をも回避すること
ができる。

【００５７】また本例においては、正相電流出力と逆相
電圧出力との間に記録ヘッドＲＨが接続されて平衡駆動
されるため、最大出力電圧振幅が従来方法の約２倍取
れ、最大記録電流も２倍近く取れる。つまり、電源電圧
の利用率が向上するため、記録のダイナミックレンジを
大きくできる。

【００５８】また本例においては、記録ヘッドＲＨと直
列に電流検出用の抵抗器Ｒdを接続し、この抵抗器Ｒdの
両端電圧の積分値が０となるようにコンバータ１にフィ
ードバックされるため、トランジスタのバラツキに起因
するＤＣオフセット電流を常に０に保つことができ、ト
ランジスタの特性のアンバランスに起因するＤＣ歪を良
好に回避できる。

【００５９】なお、上述実施例における平衡Ｖ−Ｉコン
バータ１、反転バッファ２、反転電流ブースタ３等の構
成は一例であり、これに限定されるものではない。要
は、第１の出力を電流出力とすると共に第２の出力を電
圧出力とする正負のシングルエンド出力を持つ平衡アン
プが構成されることにある。

【００６０】

【発明の効果】この発明によれば、電圧出力と電流出力
との間に記録ヘッドを接続して平衡駆動するため、記録
ヘッドの中点タップを使用する必要がなく、中点タップ
のアンバランスに起因するＤＣ歪を良好に回避できる。
また、正負シングルエンド出力で記録ヘッドを平衡駆動
するため、電源電圧の利用率が向上し、記録のダイナミ
ックレンジを大きくできる。

【図面の簡単な説明】

【図１】実施例の構成を示す回路構成図である。

【図２】平衡Ｖ−Ｉコンバータの具体構成を示す回路構
成図である。

【図３】図２の例の等価回路を示す図である。

【図４】従来のヘッド駆動回路の一例を示す回路構成図
である。

【図５】図４の例の等価回路を示す図である。

【図６】従来のヘッド駆動回路の他の例を示す回路構成
図である。

【符号の説明】

１ 平衡Ｖ−Ｉコンバータ ２ 反転バッファ ３ 反転電流ブースタ ４ 差動アンプ ５ 積分器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の出力を電流出力とすると共に第２
   の出力を電圧出力とする正負のシングルエンド出力を持
   つ平衡アンプに記録信号を供給し、 上記第１および第２の出力の間に記録ヘッドを接続して
   平衡駆動することを特徴とするヘッド駆動回路。