JPH0529449A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】深い位置まで伝導領域が形成でき、結晶欠陥が
少ない半導体装置の製造方法を提供する。 【構成】基板１０１上にｎ型エピ層１０３を成層して積
層基板１０４を形成し、さらにポリシリコン膜１０８、
シリコン酸化膜１０９を成層し、成層されたシリコン酸
化膜１０９の所定の位置に開口幅が１μｍ以下の複数の
狭開口部１１３を設けて選択マスクとし、これらの狭開
口部１１３を介してりん（Ｐ）を２．０ＭｅＶの高速度
で１度イオン注入することによって積層基板１０４の表
面から内部のｎ^＋型埋込み拡散層（コレクタ領域）１０
２までのコレクタ電極領域（伝導領域）１１７を形成す
る。これによって深い範囲にまでの伝導領域を形成しな
がら結晶欠陥の発生が少ない、より縮小化した半導体素
子が実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、例えばバイポーラ集積回路のコレクタ電極及び
アイソレーションの形成に好適するものである。

【０００２】

【従来の技術】従来、バイポーラ集積回路の半導体素子
のコレクタは、基板上に半導体層を成層して形成された
積層基板中に埋め込まれたコレクタ領域と、積層基板表
面のコレクタ電極形成領域からの不純物拡散、あるいは
コレクタ電極形成領域に開口を持つイオン注入ブロック
を用いたイオン注入とその後の不純物拡散によって形成
されたコレクタ電極領域を形成する拡散層を備えてい
る。そしてこのコレクタ電極領域を形成する拡散層には
積層基板中に埋め込まれたコレクタ領域と低抵抗の電気
的な接続が要求されるため、十分深い範囲にまでの拡散
が要求される。また各素子形成領域間を分離するため
に、積層基板表面の素子分離形成領域からの不純物拡散
等によって形成された素子分離領域を形成する拡散層に
も、基板上にエピタキシャル成長させた半導体層（以
下、エピ層と記す）の表面からこれを貫通して基板にま
で達する十分深い拡散が要求される。これらコレクタ電
極領域を形成する拡散層及び素子分離領域を形成する拡
散層の深さは、形成される半導体素子のコレクタ−ベー
ス間耐圧から要求されるコレクタ深さにより決定される
ものである。

【０００３】以下、コレクタ電極領域及び素子分離領域
の形成について、その従来技術として近年開発が進めら
れている超高速のｎｐｎバイポーラトランジスタを例
に、図面を参照して説明する。なお、図２０乃至図２５
は各製造工程における断面図である。

【０００４】先ず、図２０に示す第１の工程を説明す
る。ｐ型シリコン（Ｓｉ）の半導体基板１の表面のコレ
クタ領域が形成される部分に、拡散源としてのアンチモ
ン（Ｓｂ）を混合した酸化膜を形成し、１１００℃で４
０分拡散する固相拡散法によりアンチモンを拡散させ
て、深さが２μｍ程度のコレクタ領域となるｎ^＋型埋込
み拡散層２を形成する。なおｎ^＋型埋込み拡散層２の表
面不純物濃度は１×１０¹⁹ｃｍ⁻³ 程度である。

【０００５】次に、図２１に示す第２の工程を説明す
る。第１の工程後、基板１の表面に形成された酸化膜を
除去し、その後基板１の表面にｎ型エピ層３を約２．５
μｍの厚さに堆積させて積層基板４を形成する。このｎ
型エピ層３の形成中にｎ^＋型埋込み拡散層２からオート
ドープ現象によりアンチモンが拡散し、この拡散後のｎ
^＋型埋込み拡散層２の上面上のｎ型エピ層３を厚さ２μ
ｍとする。なおｎ型エピ層３中の不純物はりん（Ｐ）で
不純物濃度は１×１０¹⁶ｃｍ⁻³ ある。

【０００６】次に、図２２に示す第３の工程を説明す
る。第２の工程後、積層基板４の表面に酸化膜５を形成
し、この酸化膜５にコレクタ電極領域を設けるための開
口部６を形成する。続いて開口部６からりんを注入条件
を４０ｋｅＶで２×１０¹⁵ｃｍ⁻² 程度としてイオン注
入してりん吸着域７を形成する。

【０００７】次に、図２３に示す第４の工程を説明す
る。開口部６内のりん吸着域７の表面に熱酸化によって
厚さ５０ｎｍの酸化膜８を形成した後、酸化膜５，８の
上面にブロック材のレジスト膜９を形成する。続いてレ
ジスト膜９に素子分離領域を設けるための開口部１０を
形成し、この開口部１０からボロン（Ｂ）を注入条件を
４０ｋｅＶで２×１０¹⁵ｃｍ⁻² 程度としてイオン注入
してボロン吸着域１１を形成する。

【０００８】次に、図２４に示す第５の工程を説明す
る。レジスト膜９を除去した後、熱拡散によってりん吸
着域７及びボロン吸着域１１をそれぞれｎ^＋型埋込み拡
散層２に接続するように、あるいはｎ型エピ層３を貫通
させて基板１に達っするように所定の深さにまで形成
し、コレクタ電極領域１２及び素子分離領域１３が形成
されるようにする。この時、コレクタ電極領域１２とｎ
^＋型埋込み拡散層２とが十分に接続されるようにするた
めに、コレクタ電極領域１２の深さが１．５μｍ以上と
なるまで熱拡散する。また同時にｎ^＋型埋込み拡散層２
の不純物の染みだしが起こり、ｎ^＋型埋込み拡散層２の
上面上のｎ型エピ層３は厚さが約１μｍとなる。なお、
熱拡散を行う中で選択酸化も行って選択酸化膜１４を積
層基板４上に設け、素子形成領域１５を形成する。

【０００９】次に、図２５に示す第６の工程を説明す
る。第５の工程後、素子形成領域１５の表面に１００ｎ
ｍ程度の熱酸化膜１６を形成し、続いて素子形成領域１
５の内部ベース及び外部ベース形成部にボロン選択イオ
ン注入で、注入条件を３５ｋｅＶで１×１０¹⁴ｃｍ⁻²
程度として内部ベース領域１７を形成し、また注入条件
を４０ｋｅＶで２×１０¹⁵ｃｍ⁻² 程度として外部ベー
ス領域１８を形成する。注入後、９５０℃３０分程度の
熱処理を施して両ベース領域１７，１８の注入損傷の回
復とボロンの活性化を行う。さらに、エミッタ形成部の
酸化膜１６を除去し、除去部分上に形成したひ素（Ａ
ｓ）ドープポリシリコン電極１９からひ素を熱拡散させ
てエミッタ領域２０を形成する。これによってｎｐｎバ
イポーラトランジスタが形成される。

【００１０】さらに、第６の工程を終えた後に、コレク
タ電極領域１２及び両ベース領域１７，１８の酸化膜を
除去し、電極・配線材料を蒸着しパターニング等を行っ
てバイポーラトランジスタ等が形成されているウェーハ
を完成する。

【００１１】しかしながら上記の従来技術においては、
次のような問題がある。すなわち、コレクタ電極領域１
２及び素子分離領域１３をそれぞれコレクタ領域を形成
するｎ^＋型埋込み拡散層２と十分に接続されるように、
あるいはｎ型エピ層３の表面からこれを貫通して基板１
にまで達するように十分深い拡散を行うために拡散が高
温長時間のものとなり、このためｎ^＋型埋込み拡散層２
の染みだしが大きくなってしまい、ｎ型エピ層３を不必
要なまでに厚く形成する必要があった。また、ｎ^＋型埋
込み拡散層２の歪み等に起因しての結晶欠陥が発生しや
すかった。さらに、コレクタ電極領域１２及び素子分離
領域１３をそれぞれ拡散を深くにまで行って形成するた
めに両領域１２，１３の表面不純物濃度が高くなり、歪
みが大きくなって、選択酸化を行うときなどに結晶欠陥
が発生しやすかった。またさらに、コレクタ電極領域１
２及び素子分離領域１３を形成するためには十分に深い
拡散を必要とするため、その深い縦方向の拡散に伴いこ
れと同じ量の拡散が横方向にも行われることになり、半
導体素子の縮小化が制約され半導体装置の高集積化が制
限されていた。

【００１２】

【発明が解決しようとする課題】上記のような深い位置
にまで伝導領域を形成するために拡散が高温長時間のも
のとなり、結晶欠陥が発生したり、横方向への拡散のた
めに半導体素子の縮小化が制約される等の状況に鑑みて
本発明はなされたもので、その目的とするところは深い
位置にまでの伝導領域を形成しながら結晶欠陥が発生す
る虞が少なく、半導体素子をより縮小化することができ
て半導体装置の高集積化が可能な半導体装置の製造方法
を提供することにある。

【００１３】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に半導体層を成層して積層基板を形成
し、この積層基板に半導体素子を形成するようにしたも
のにおいて、積層基板の所定の位置に所望の深さの範囲
の伝導領域を形成するにあたり、積層基板の上面上の所
定の位置に対応する部分に、該位置に対応する部分が狭
開口部をもって複数に分割されるように形成した選択マ
スクを設け、この選択マスクを用いた狭開口部からの高
速度のイオン注入で不純物を導入するようにしたことを
特徴とするものであり、さらに、狭開口部をもって複数
に分割された選択マスクは、狭開口部の開口寸法が１μ
ｍ以下に形成されていることを特徴とするものである。

【００１４】

【作用】上記のように構成された半導体装置の製造方法
は、所望の深さの範囲の伝導領域を形成するにあたり、
複数の狭開口部によって分割された選択マスクを用い、
狭開口部から高速度のイオン注入を行うように構成した
ことにより、伝導領域を形成する位置には選択マスクの
複数の狭開口部を通して高速度のイオン注入が行われ
る。このときイオンは狭開口部の側壁等で散乱しながら
注入され、積層基板の加速電圧による所定の深さ部分だ
けでなく同時に表面部分から所定の深さ部分にまで連続
して比較的高濃度に注入される。そして積層基板内に所
望の伝導領域が形成され、深い位置にまでの伝導領域を
形成しながらも結晶欠陥が発生する虞が少なく、半導体
素子をより縮小化すること等ができる。

【００１５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、製造工程中で詳述しない部分については公
知の手段を用いる。

【００１６】始めに、第１の実施例を図１乃至図１２を
参照して説明する。なお、図１乃至図６及び図８乃至図
１２は各製造工程における断面図であり、図７は特性図
である。

【００１７】先ず、図１に示す第１の工程を説明する。
ｐ型シリコン（Ｓｉ）の半導体基板１０１の鏡面に仕上
げられた表面に、高温下で厚さ約１μｍのシリコン酸化
膜を形成する。続いてフォトレジストを用いた写真蝕刻
法及びエッチングによってシリコン酸化膜を開口させ、
埋込み層となってコレクタ領域を形成する部分に開口部
を形成する。さらに開口部が形成されたシリコン酸化膜
の表面にアンチモン（Ｓｂ）を混合した酸化膜を形成
し、このアンチモンを混合した酸化膜を拡散源とした１
１００℃で４０分拡散する固相拡散法によりアンチモン
を拡散させ、基板１０１上部に深さが２μｍ程度のコレ
クタ領域となるｎ^＋型埋込み拡散層１０２を形成する。
なおｎ^＋型埋込み拡散層１０２の表面不純物濃度は１×
１０¹⁹ｃｍ⁻³ 程度である。

【００１８】また、ここでコレクタ領域を形成するため
に固相拡散法によりアンチモンを拡散させたが、これは
次工程で形成するエピタキシャル成長させた半導体層
（エピ層）中に結晶欠陥等が生じないようにするため
に、コレクタ領域を残留結晶欠陥、残留格子歪等が極力
少なくなるように形成するためであり、均一性、再現性
の点でも比較的良好であるためである。他に気相拡散法
やイオン注入法によって拡散する方法があるが、気相拡
散法はコレクタ領域の結晶欠陥、格子歪等を少なくする
点では比較的有利であるが、均一性、再現性の確保が難
しく、高精度でコレクタ領域を形成するには適さない。
またイオン注入法では均一性、再現性の点では優れてい
るが、イオン注入後に拡散のための熱処理を行うため製
造工程が煩雑になるばかりか、コレクタ領域の結晶欠
陥、格子歪等が発生し易くなる。

【００１９】次に、図２に示す第２の工程を説明する。
第１の工程後、基板１０１の表面に形成された酸化膜を
除去し、その後シラン化合物及びりん化合物を高温で分
解反応させるエピタキシャル成長により、基板１０１の
表面にｎ型エピ層１０３を約２．５μｍの厚さに堆積さ
せて積層基板１０４を形成する。このｎ型エピ層１０３
の形成中にｎ^＋型埋込み拡散層１０２からオートドープ
現象によりアンチモンが拡散し、この拡散後のｎ^＋型埋
込み拡散層１０２の上面上のｎ型エピ層１０３を厚さ２
μｍとする。なおｎ型エピ層１０３中の不純物りん
（Ｐ）の不純物濃度は１×１０¹⁶ｃｍ⁻³ ある。

【００２０】次に、図３に示す第３の工程を説明する。
第２の工程後、積層基板１０４の表面の酸化膜上にシリ
コン窒化膜を気相成長させ、続いてフォトレジストを用
いた写真蝕刻法及びエッチングによって、ｎ^＋型埋込み
拡散層１０２の上方のコレクタ電極領域が形成される部
分１０５及びベース・エミッタが形成される部分１０６
を残しシリコン窒化膜を開口させ、パターニングされた
シリコン窒化膜をマスクとした選択酸化法によりフィー
ルド酸化膜１０７を形成する。

【００２１】次に、図４に示す第４の工程を説明する。
マスクとしたシリコン窒化膜を除去した後、フィールド
酸化膜１０７が形成された積層基板１０４の上面に厚さ
が１００ｎｍのエッチングブロック膜となるポリシリコ
ン膜１０８を成層する。続いてその上にイオン注入ブロ
ック膜として厚さが２μｍのシリコン酸化膜１０９を成
層する。なお、イオン注入ブロック膜は、材質が微細加
工に適し工程汚染などの問題がないものであれば他のも
のでもよく、その厚さは用いる材質によって変更する必
要がある。またエッチングブロック膜はイオン注入ブロ
ック膜をエッチング除去する際、その下地であるフィー
ルド酸化膜１０７等のエッチングを防止するために使用
するもので、イオン注入ブロック膜の材質によって省略
してもよい。

【００２２】次に、図５に示す第５の工程を説明する。
第４の工程後、イオン注入ブロック膜のシリコン酸化膜
１０９の上面にフォトレジスト膜を形成し、このレジス
ト膜を写真蝕刻法によるパタ−ニングによってマスク１
１０を形成する。マスク１１０は、コレクタ電極領域が
形成される部分１０５及び素子分離領域が形成される部
分１１１を、１μｍ以下の開口幅を有する複数の狭開口
部１１２を持って複数に分割するように形成されてい
る。なお、このとき各領域が形成される部分１０５，１
１１を、複数のいずれも１μｍ以下の幅や直径を有する
ストライプ状の穴や角形あるいは円形の穴等によって形
成された狭開口部１１２で分割するようにしてあればよ
い。

【００２３】次に、図６に示す第６の工程を説明する。
第５の工程で形成したマスク１１０を用いてＲＩＥ（ R
eactiv Ion Etching）を行い、イオン注入ブロック膜の
シリコン酸化膜１０９のコレクタ電極領域が形成される
部分１０５及び素子分離領域が形成される部分１１１に
それぞれポリシリコン膜１０８に達する狭開口部１１
３，１１４を形成する。これによりシリコン酸化膜１０
９はマスク１１０と略同寸法である１μｍ以下の開口幅
を有する狭開口部１１３，１１４を持ったイオン注入用
の選択マスクを形成する。その後、マスク１１０を除去
し、続いて狭開口部１１３，１１４を形成して選択マス
クとしたシリコン酸化膜１０９の上面にフォトレジスト
膜を形成し、このレジスト膜をパタ−ニングしてコレク
タ電極領域が形成される部分１０５にコレクタ電極領域
形成開口部１１５を有するようにレジストブロック１１
６を形成する。このレジストブロック１１６のコレクタ
電極領域形成開口部１１５に開口した狭開口部１１３を
用いて積層基板１０４中に、りんをイオン注入条件を
２．０ＭｅＶで５×１０¹⁴ｃｍ⁻² として１度のイオン
注入を行い、積層基板１０４の表面からｎ^＋型埋込み拡
散層１０２に至り、これに接続するコレクタ電極領域１
１７を形成する。この時の１度のイオン注入で、不純物
はイオン注入領域を決定する狭開口部１１３の側壁等で
散乱され、積層基板１０４の表面からｎ^＋型埋込み拡散
層１０２におよぶ深い範囲のコレクタ電極領域１１７が
形成される。

【００２４】すなわち、狭開口部１１３を有する選択マ
スクを用いて積層基板１０４中にりんを２．０ＭｅＶの
高速度で１度イオン注入すると、図７に横軸に深さ、縦
軸に濃度を取って示すように、選択マスクの狭開口部１
１３の側壁等での散乱がある場合には、図中に曲線Ａで
示されるように積層基板１０４の上部側で濃度が高くな
り、表面部分からイオン注入速度で定まる所定の深さの
範囲にまで比較的高濃度の領域が形成されて伝導領域が
形成されるが、逆に狭い開口部を設けず側壁等での散乱
がない場合には、曲線Ｂで示すように積層基板の上部側
での濃度が高くならず、表面部分からの伝導領域は形成
されない。

【００２５】次に、図８に示す第７の工程を説明する。
レジストブロック１１６を除去し、再度シリコン酸化膜
１０９の上面に、フォトレジスト膜を形成し、このレジ
スト膜をパタ−ニングして素子分離領域が形成される部
分１０５に素子分離領域形成開口部１１８を有するよう
にレジストブロック１１９を形成する。そして、このレ
ジストブロック１１９の素子分離領域形成開口部１１８
に開口した狭開口部１１４を用いて積層基板１０４中
に、ボロンをイオン注入条件を１．５ＭｅＶで５×１０
¹⁴ｃｍ⁻² として１度のイオン注入を行い、積層基板１
０４の表面からｎ型エピ層１０３を貫通して基板１０１
に至る素子分離領域１２０を形成する。

【００２６】次に、図９に示す第８の工程を説明する。
レジストブロック１１９を除去し、エッチングブロック
膜のポリシリコン膜１０８を露出させる。

【００２７】続いて、図１０に示す第９の工程を説明す
る。ポリシリコン膜１０８を除去した後、フィールド酸
化膜１０７が形成された積層基板１０４の上面上にフォ
トレジスト膜を形成し、このレジスト膜をパタ−ニング
してベース・エミッタが形成される部分１０６の外部ベ
ース形成部分を開口させたレジストブロック１２１を形
成する。そして、このレジストブロック１２１を用いた
イオン注入法によってボロンを注入して外部ベース領域
１２２を形成する。なお、この時のイオン注入条件は３
５ｋｅＶ、２×１０¹⁵ｃｍ⁻² 程度とする。

【００２８】次に、図１１に示す第１０の工程を説明す
る。レジストブロック１２１を除去した後、外部ベース
領域１２２での結晶欠陥の発生を抑制するために９５０
℃３０分程度の熱処理を施す。そして、再度フィールド
酸化膜１０７及び薄い熱酸化膜が形成された積層基板１
０４の上面上にフォトレジスト膜を形成し、このレジス
ト膜をパタ−ニングして内部ベース形成部分を開口させ
たレジストブロック１２３を形成する。そして、このレ
ジストブロック１２３を用いたイオン注入法によってボ
ロンを注入して内部ベース領域１２４を形成する。な
お、この時のイオン注入条件は３０ｋｅＶ、１×１０¹⁴
ｃｍ⁻² 程度とする。

【００２９】次に、図１２に示す第１１の工程を説明す
る。レジストブロック１２３を除去した後、内部ベース
領域１２４での結晶欠陥の発生を抑制するために９５０
℃３０分程度の熱処理を施す。そして、内部ベース１２
４上面上の薄い酸化膜にエミッタ形成開口部１２５を開
口させ、このエミッタ形成開口部１２５にひ素（Ａｓ）
ドープポリシリコンのエミッタ電極１２６を気相成長に
よって形成し、その後内部ベース領域１２４内に９００
〜９５０℃でひ素を熱拡散させてエミッタ領域１２７を
形成する。なお、エミッタ電極１２６のポリシリコンに
は気相成長中もしくは気相成長後のイオン注入法によっ
てひ素を導入し、エミッタ電極１２６中のひ素濃度は積
層基板１０４との界面で１〜５×１０²¹ｃｍ⁻³ 程度に
なるように選択するのが望ましい。これによってＢＪＴ
（Bipolar Junction Transister）が形成される。

【００３０】さらに、第１１の工程を終えた後に、コレ
クタ電極領域１１７及び両ベース領域１２２，１２４の
酸化膜を除去し、電極・配線材料を蒸着しパターニング
等を行ってバイポーラトランジスタ等が形成されている
ウェーハを完成する。

【００３１】上記の第１の実施例の製造方法によれば、
コレクタ電極領域１１７及び素子分離領域１２０が、高
速度のイオン注入によって積層基板１０４の表面から所
定の深さまでの深い範囲の伝導領域として、高温度で長
時間を要する拡散を行わずに形成できるためにｎ^＋型埋
込み拡散層１０２の染みだしを減少させることができ、
プロファイル制御が容易になり、さらにｎ^＋型埋込み拡
散層１０２の歪み等に起因しての結晶欠陥の成長が抑制
できる。また、コレクタ電極領域１１７及び素子分離領
域１２０が深い拡散によって形成するものでないために
表面不純物濃度が低くでき、歪みが小さくでき、これに
より選択酸化を行うときなどの結晶欠陥の発生が減少す
る。そして例えば半導体素子の生成確率が従来９９．９
９５％程度であったものが本実施例では９９．９９９３
％程度と向上したものとなった。さらにまた、コレクタ
電極領域１１７及び素子分離領域１２０は深い範囲にま
で形成されていても横方向に広がるのが抑制されること
になるため、半導体素子を縮小化することができ半導体
装置をより高集積化したものとすることができる。

【００３２】次に、第２の実施例を図１３乃至図１９を
参照して説明する。なお、図１３乃至図１９は各製造工
程における断面図である。

【００３３】先ず、図１３に示す第１の工程を説明す
る。ｐ型シリコンの半導体基板２０１の鏡面に仕上げら
れた表面に、シラン化合物及びりん化合物を高温で分解
反応させるエピタキシャル成長により、りんを不純物と
するｎ型エピ層２０２を堆積させて積層基板２０３を形
成する。

【００３４】次に、図１４に示す第２の工程を説明す
る。第１の工程後、積層基板２０３の表面上にシリコン
窒化膜を気相成長させ、続いてフォトレジストを用いた
写真蝕刻法及びエッチングによって、素子形成領域２０
４を残しシリコン窒化膜を開口させ、パターニングされ
たシリコン窒化膜をマスクとした選択酸化法によりフィ
ールド酸化膜２０５を形成する。

【００３５】次に、図１５に示す第３の工程を説明す
る。マスクとしたシリコン窒化膜を除去した後、フィー
ルド酸化膜２０５が形成された積層基板２０３の上面に
エッチングブロック膜となるポリシリコン膜２０６を成
層する。続いてその上にイオン注入ブロック膜としてシ
リコン酸化膜２０７を成層する。

【００３６】次に、図１６に示す第４の工程を説明す
る。第３の工程後、イオン注入ブロック膜のシリコン酸
化膜２０７の上面にフォトレジスト膜を形成し、このレ
ジスト膜を写真蝕刻法によるパタ−ニングによってマス
ク２０８を形成する。マスク２０８は、第１の実施例と
同様に素子分離領域が形成される部分２０９を、１μｍ
以下の開口幅を有する複数の狭開口部２１０を持って複
数に分割するように形成されている。なお、このとき素
子分離領域が形成される部分２０９を、複数のいずれも
１μｍ以下の幅や直径を有するストライプ状の穴や角形
あるいは円形の穴等によって形成された狭開口部２１０
で分割するようにしてあればよい。そして、マスク２０
８を用いてＲＩＥを行い、シリコン酸化膜２０７にポリ
シリコン膜２０６に達する狭開口部２１１を形成する。
これによりシリコン酸化膜２０７はマスク２０８と略同
寸法である１μｍ以下の開口幅を有する狭開口部２１１
を持ったイオン注入用の選択マスクを形成する。

【００３７】次に、図１７に示す第５の工程を説明す
る。第４の工程後、マスク２０８及びシリコン酸化膜２
０７を用いその狭開口部２１０，２１１から積層基板２
０３中に、ボロンをイオン注入条件を１．５ＭｅＶで５
×１０¹⁴ｃｍ⁻² で１度イオン注入し、素子分離領域２
１２を形成する。そして、マスク２０８を除去する。

【００３８】次に、図１８に示す第６の工程を説明す
る。再度、シリコン酸化膜２０７の上面にフォトレジス
ト膜を形成し、このレジスト膜を写真蝕刻法によるパタ
−ニングによってマスク２１３を形成する。マスク２１
３は、コレクタ電極領域が形成される部分２１４に、先
の工程の素子分離領域２１２の形成時と同様に１μｍ以
下の開口幅を有する狭開口部２１５を持って複数に分割
するように形成され、また狭開口部２１５に隣接して開
口部２１６が形成されている。そして、マスク２１３を
用いてＲＩＥを行い、シリコン酸化膜２０７にポリシリ
コン膜２０６に達する狭開口部２１７及び開口部２１８
を形成する。続いてマスク２１３及びシリコン酸化膜２
０７を用いその狭開口部２１５，２１７及び開口部２１
６，２１８から積層基板２０３中に、りんをイオン注入
条件を２．０ＭｅＶで５×１０¹⁴ｃｍ⁻² で１度イオン
注入する。これによってコレクタ電極領域２１９とこれ
に接続する埋込みコレクタ領域２２０を同時に形成す
る。

【００３９】次に、図１９に示す第７の工程を説明す
る。第６の工程後、マスク２１３及びイオン注入ブロッ
ク膜のシリコン酸化膜２０７を除去し、エッチングブロ
ック膜のポリシリコン膜２０６を露出させる。

【００４０】さらにこの後第１の実施例の第９の工程以
降と同様の工程が行われ、ポリシリコン膜２０６を除去
し、内，外ベース領域やエミッタ領域等を形成するなど
して半導体装置が製造される。

【００４１】上記の第２の実施例の製造方法によれば、
狭開口部２１１，２１７と狭開口が形成されていない開
口部２１８を有するマスクを用いた高速度のイオン注入
を行っているので、狭開口部２１１，２１７では側壁部
分等での散乱によって表面から所定の深さにまで伝導領
域が形成され、また開口部２１８では散乱がないために
所定の深さだけに伝導領域が形成される。そして狭開口
部２１７と開口部２１８を使っての同時のイオン注入に
よって１度に表面から所定の深さまでの伝導領域と所定
の深さだけの伝導領域が形成されるなど、埋込み拡散用
のパターンニングや不純物導入、拡散等の工程が省略で
きるほか、第１の実施例と同様の作用、効果が得られ
る。

【００４２】尚、上記の各実施例においては、伝導領域
を形成するためにりん及びボロンをイオン注入するよう
にしているが不純物はこれに限るものではなく、またイ
オンの加速電圧もイオンの種類や伝導領域を形成する深
さ等によって種々の値が選定されるものである。そし
て、より深くにまで伝導領域を形成する場合にはイオン
注入速度をより高くし、また伝導領域のプロファイル等
に対しては必要に応じて注入回数を複数回する等すれば
よい。また、狭開口部を有するマスクの形成にＲＩＥを
用いるようにしているが、散乱が起こる狭開口部が形成
できるものであるならば他の方法でもよい等、要旨を逸
脱しない範囲内で適宜変更して実施し得るものである。

【００４３】

【発明の効果】以上の説明から明らかなように、本発明
は、伝導領域を形成するにあたり、該当部分が複数の狭
開口部をもって分割された選択マスクを用い、その狭開
口部から高速度のイオン注入を行う構成としたことによ
り、深い位置にまでの伝導領域を形成しながら結晶欠陥
が発生する虞が少なく、半導体素子をより縮小化するこ
とができ、さらに半導体装置の高集積化が可能となるな
どの効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の第１の工程を示す断面
図である。

【図２】本発明の第１の実施例の第２の工程を示す断面
図である。

【図３】本発明の第１の実施例の第３の工程を示す断面
図である。

【図４】本発明の第１の実施例の第４の工程を示す断面
図である。

【図５】本発明の第１の実施例の第５の工程を示す断面
図である。

【図６】本発明の第１の実施例の第６の工程を示す断面
図である。

【図７】本発明に係るイオン注入の深さに対する不純物
濃度を示す特性図である。

【図８】本発明の第１の実施例の第７の工程を示す断面
図である。

【図９】本発明の第１の実施例の第８の工程を示す断面
図である。

【図１０】本発明の第１の実施例の第９の工程を示す断
面図である。

【図１１】本発明の第１の実施例の第１０の工程を示す
断面図である。

【図１２】本発明の第１の実施例の第１１の工程を示す
断面図である。

【図１３】本発明の第２の実施例の第１の工程を示す断
面図である。

【図１４】本発明の第２の実施例の第２の工程を示す断
面図である。

【図１５】本発明の第２の実施例の第３の工程を示す断
面図である。

【図１６】本発明の第２の実施例の第４の工程を示す断
面図である。

【図１７】本発明の第２の実施例の第５の工程を示す断
面図である。

【図１８】本発明の第２の実施例の第６の工程を示す断
面図である。

【図１９】本発明の第２の実施例の第７の工程を示す断
面図である。

【図２０】従来例の第１の工程を示す断面図である。

【図２１】従来例の第２の工程を示す断面図である。

【図２２】従来例の第３の工程を示す断面図である。

【図２３】従来例の第４の工程を示す断面図である。

【図２４】従来例の第５の工程を示す断面図である。

【図２５】従来例の第６の工程を示す断面図である。

【符号の説明】

１０１…基板 １０４…積層基板 １０９…シリコン酸化膜（選択マスク） １１３，１１４…狭開口部 １１７…コレクタ電極領域（伝導領域）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に半導体層を成層して積層基板を
   形成し、この積層基板に半導体素子を形成するようにし
   たものにおいて、前記積層基板の所定の位置に所望の深
   さの範囲の伝導領域を形成するにあたり、前記積層基板
   の上面上の前記所定の位置に対応する部分に、該位置に
   対応する部分が狭開口部をもって複数に分割されるよう
   に形成した選択マスクを設け、この選択マスクを用いた
   前記狭開口部からの高速度のイオン注入で不純物を導入
   するようにしたことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 狭開口部をもって複数に分割された選択
   マスクは、前記狭開口部の開口寸法が１μｍ以下に形成
   されていることを特徴とする請求項１記載の半導体装置
   の製造方法。