JPH05299468A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05299468A JPH05299468A JP9804092A JP9804092A JPH05299468A JP H05299468 A JPH05299468 A JP H05299468A JP 9804092 A JP9804092 A JP 9804092A JP 9804092 A JP9804092 A JP 9804092A JP H05299468 A JPH05299468 A JP H05299468A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- wiring
- conductors
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010291 electrical method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 同一極性を有する配線用導体上に複数の電極
取り出し部を設けた半導体集積回路において、実装基板
上に電極接続用導体で接続した状態で、非接続の有無を
電気的に検査できるようにするものである。 【構成】 複数個に分割した同一極性を有する配線用導
体１０Ａ〜１０Ｅと、これらの配線用導体１０Ａ〜１０
Ｅをｐ+ 拡散抵抗などの抵抗１４Ａ〜１４Ｄを介して導
通し、かつ各配線用導体１０Ａ〜１０Ｅに１個の電極取
り出し部１３Ａ〜１３Ｅを設けたものである。
取り出し部を設けた半導体集積回路において、実装基板
上に電極接続用導体で接続した状態で、非接続の有無を
電気的に検査できるようにするものである。 【構成】 複数個に分割した同一極性を有する配線用導
体１０Ａ〜１０Ｅと、これらの配線用導体１０Ａ〜１０
Ｅをｐ+ 拡散抵抗などの抵抗１４Ａ〜１４Ｄを介して導
通し、かつ各配線用導体１０Ａ〜１０Ｅに１個の電極取
り出し部１３Ａ〜１３Ｅを設けたものである。
Description
【０００１】
【産業上の利用分野】本発明は、同一極性を有する配線
用導体上に複数の電極取り出し部を設けた半導体集積回
路に関するものである。
用導体上に複数の電極取り出し部を設けた半導体集積回
路に関するものである。
【０００２】
【従来の技術】従来の半導体集積回路は、図５（Ａ）お
よび図５（Ｂ）に示すように、ＩＣチップ基材１上に形
成された複数のＩＣチップ内回路２Ａ〜２Ｅにおいて、
同一極性を有する配線用導体３（例えば接地電源の配線
用導体）を互に接続する。そして、この配線用導体３上
に設けた複数の電極取り出し部４Ａ〜４Ｅを、図６に示
すように、電極接続用導体５Ａ〜５Ｅを介して実装基板
６上の配線用導体７に接続するものである。
よび図５（Ｂ）に示すように、ＩＣチップ基材１上に形
成された複数のＩＣチップ内回路２Ａ〜２Ｅにおいて、
同一極性を有する配線用導体３（例えば接地電源の配線
用導体）を互に接続する。そして、この配線用導体３上
に設けた複数の電極取り出し部４Ａ〜４Ｅを、図６に示
すように、電極接続用導体５Ａ〜５Ｅを介して実装基板
６上の配線用導体７に接続するものである。
【０００３】なお、図７は図６における電気的接続状態
を示す図であり、８Ａ〜８Ｅは半導体集積回路上の配線
用導体３と電極接続用導体５Ａ〜５Ｅとの接続部をそれ
ぞれ示し、９Ａ〜９Ｅは電極接続用導体５Ａ〜５Ｅと実
装基板上の配線用導体７との接続部をそれぞれ示す。
を示す図であり、８Ａ〜８Ｅは半導体集積回路上の配線
用導体３と電極接続用導体５Ａ〜５Ｅとの接続部をそれ
ぞれ示し、９Ａ〜９Ｅは電極接続用導体５Ａ〜５Ｅと実
装基板上の配線用導体７との接続部をそれぞれ示す。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
成による半導体集積回路では、電極接続用導体形成時に
発生する構造欠陥、形状欠陥や、基板実装時の実装装置
の誤動作や、実装条件設定異常等により、図６に示すよ
うに、電極接続用導体５ＤとＩＣチップ上の配線用導体
３、あるいは電極接続用導体５Ｃと実装基板上の配線用
導体７とが接続されない場合でも、ＩＣ上の配線用導体
３と、実装基板上の配線用導体７は、非接続となった電
極接続用導体５Ｃ，５Ｄ以外の電極接続用導体５Ａ，５
Ｂ，５Ｅによって接続される。したがって、図７に示す
ように、複数の回路は全て、実装基板上の配線用導体と
接続されることになり、非接続となった電極接続用導体
の有無を電気的な方法で検出することは極めて困難とな
る。
成による半導体集積回路では、電極接続用導体形成時に
発生する構造欠陥、形状欠陥や、基板実装時の実装装置
の誤動作や、実装条件設定異常等により、図６に示すよ
うに、電極接続用導体５ＤとＩＣチップ上の配線用導体
３、あるいは電極接続用導体５Ｃと実装基板上の配線用
導体７とが接続されない場合でも、ＩＣ上の配線用導体
３と、実装基板上の配線用導体７は、非接続となった電
極接続用導体５Ｃ，５Ｄ以外の電極接続用導体５Ａ，５
Ｂ，５Ｅによって接続される。したがって、図７に示す
ように、複数の回路は全て、実装基板上の配線用導体と
接続されることになり、非接続となった電極接続用導体
の有無を電気的な方法で検出することは極めて困難とな
る。
【０００５】また、ワイヤボンド方式やインナーリード
方式等電極接続用導体に金属ワイヤ等を用いた実装方式
では、電極接続用導体の形状が基板実装後でも容易に観
測できる場合には、非接続となった電極取り出し部の識
別は、電気的な方法以外、例えば目視による検査等で行
なえる。しかし、半田バンプ等、ＩＣパターン面が実装
基板と対向する状態となる実装方法では、電極接続用導
体の形状を観測することは困難であり、前記目視による
検査を行なうことができないという問題点があった。
方式等電極接続用導体に金属ワイヤ等を用いた実装方式
では、電極接続用導体の形状が基板実装後でも容易に観
測できる場合には、非接続となった電極取り出し部の識
別は、電気的な方法以外、例えば目視による検査等で行
なえる。しかし、半田バンプ等、ＩＣパターン面が実装
基板と対向する状態となる実装方法では、電極接続用導
体の形状を観測することは困難であり、前記目視による
検査を行なうことができないという問題点があった。
【０００６】本発明は、ＩＣあるいは実装基板上の配線
用導体と未接続となった電極接続用導体を電気的な検査
で容易に識別することができる半導体集積回路を提供す
ることを目的とする。
用導体と未接続となった電極接続用導体を電気的な検査
で容易に識別することができる半導体集積回路を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体集積
回路は、同一極性を有する配線用導体を複数に分割し、
これら複数に分割した同一極性を有する配線用導体を、
互に非導通あるいは互にｐ+ 拡散抵抗などの抵抗を介し
て導通し、さらに、分割した同一極性を有する配線用導
体各々に、１個の電極取り出し部を設けるものである。
回路は、同一極性を有する配線用導体を複数に分割し、
これら複数に分割した同一極性を有する配線用導体を、
互に非導通あるいは互にｐ+ 拡散抵抗などの抵抗を介し
て導通し、さらに、分割した同一極性を有する配線用導
体各々に、１個の電極取り出し部を設けるものである。
【０００８】
【作用】本発明は複数の回路を有する半導体集積回路を
電極接続用導体を介して実装基板上の配線用導体に接続
した状態でも、電気的に検査でき、非接続の有無を容易
に識別することができる。
電極接続用導体を介して実装基板上の配線用導体に接続
した状態でも、電気的に検査でき、非接続の有無を容易
に識別することができる。
【０００９】
【実施例】図１は本発明に係る半導体集積回路を示す平
面図であり、図２はその側面図である。図において、１
０Ａ〜１０ＥはこのＩＣチップ基材１１上に形成した複
数のＩＣチップ内回路１２Ａ〜１２Ｅにおいて、同一極
性を有する分割された配線用導体、１３Ａ〜１３Ｅはこ
の分割された配線用導体１０Ａ〜１０Ｅ上にそれぞれ設
けた電極取り出し部であり、この分割された配線用導体
１０Ａ〜１０Ｅは互に非導通あるいはこの配線用導体以
外の抵抗例えばｐ+ 拡散抵抗などの抵抗１４Ａ〜１４Ｄ
を介して接続されている。
面図であり、図２はその側面図である。図において、１
０Ａ〜１０ＥはこのＩＣチップ基材１１上に形成した複
数のＩＣチップ内回路１２Ａ〜１２Ｅにおいて、同一極
性を有する分割された配線用導体、１３Ａ〜１３Ｅはこ
の分割された配線用導体１０Ａ〜１０Ｅ上にそれぞれ設
けた電極取り出し部であり、この分割された配線用導体
１０Ａ〜１０Ｅは互に非導通あるいはこの配線用導体以
外の抵抗例えばｐ+ 拡散抵抗などの抵抗１４Ａ〜１４Ｄ
を介して接続されている。
【００１０】このような構造を有する半導体集積回路で
は、電極接続用導体形成時に発生する構造欠陥、形状欠
陥や、基板実装時の実装装置の誤動作や、実装条件設定
異常等により、図３に示すように、電極接続用導体１５
Ｃと実装基材１６上の配線用導体１７、電極接続用導体
１５ＤとＩＣチップ上の配線用導体１０Ｄが未接続とな
った場合の電気的接続状態を図４に示すことができる。
この図４において、１６Ａ〜１６Ｅは半導体集積回路上
の配線用導体８Ａ〜８Ｅと電極接続用導体１３Ａ〜１３
Ｅとの接続部をそれぞれ示し、１７Ａ〜１７Ｅは電極接
続用導体１３Ａ〜１３Ｅと実装基板上の配線用導体１４
との接続部をそれぞれ示す。
は、電極接続用導体形成時に発生する構造欠陥、形状欠
陥や、基板実装時の実装装置の誤動作や、実装条件設定
異常等により、図３に示すように、電極接続用導体１５
Ｃと実装基材１６上の配線用導体１７、電極接続用導体
１５ＤとＩＣチップ上の配線用導体１０Ｄが未接続とな
った場合の電気的接続状態を図４に示すことができる。
この図４において、１６Ａ〜１６Ｅは半導体集積回路上
の配線用導体８Ａ〜８Ｅと電極接続用導体１３Ａ〜１３
Ｅとの接続部をそれぞれ示し、１７Ａ〜１７Ｅは電極接
続用導体１３Ａ〜１３Ｅと実装基板上の配線用導体１４
との接続部をそれぞれ示す。
【００１１】この図４に示すように、半導体集積回路内
の複数の回路のうち、回路１２Ｃおよび１２Ｄは実装基
板上の配線用導体と非導通、あるいはｐ+ 拡散抵抗など
の抵抗を介して導通することになる。この結果、半導体
集積回路内の複数の回路のうち、回路１２Ｃおよび１２
Ｄの動作は他の正常に接続された回路１２Ａ，１２Ｂお
よび１２Ｅの動作とは異なったものとなり、容易に識別
することができる。
の複数の回路のうち、回路１２Ｃおよび１２Ｄは実装基
板上の配線用導体と非導通、あるいはｐ+ 拡散抵抗など
の抵抗を介して導通することになる。この結果、半導体
集積回路内の複数の回路のうち、回路１２Ｃおよび１２
Ｄの動作は他の正常に接続された回路１２Ａ，１２Ｂお
よび１２Ｅの動作とは異なったものとなり、容易に識別
することができる。
【００１２】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体集積回路によれば、半導体集積回路内の複数の
回路で同一極性を有する配線用導体を複数に分割し、こ
れらを非導通あるいはｐ+ 拡散抵抗などの抵抗を介して
接続し、さらに、この配線用導体に電極接続用導体を介
して実装基板上の配線用導体に接続することにより、基
板実装後の電気的な検査によって、電極接続用導体と半
導体集積回路上の配線用導体、あるいは実装基板上の配
線用導体との非接続の有無を容易に識別することができ
る効果がある。
る半導体集積回路によれば、半導体集積回路内の複数の
回路で同一極性を有する配線用導体を複数に分割し、こ
れらを非導通あるいはｐ+ 拡散抵抗などの抵抗を介して
接続し、さらに、この配線用導体に電極接続用導体を介
して実装基板上の配線用導体に接続することにより、基
板実装後の電気的な検査によって、電極接続用導体と半
導体集積回路上の配線用導体、あるいは実装基板上の配
線用導体との非接続の有無を容易に識別することができ
る効果がある。
【図１】本発明に係る半導体集積回路の一実施例を示す
平面図である。
平面図である。
【図２】図１に示す半導体集積回路の側面図である。
【図３】図１に示す半導体集積回路を実装基板に実装し
た側面図である。
た側面図である。
【図４】図３における配線状態を示す図である。
【図５】従来の半導体集積回路を示す平面図および側面
図である。
図である。
【図６】図５に示す半導体集積回路を実装基板に実装し
た側面図である。
た側面図である。
【図７】図６における配線状態を示す図である。
１０Ａ〜１０Ｅ 配線用導体 １２Ａ〜１２Ｅ 回路 １３Ａ〜１３Ｅ 電極取り出し部 １４Ａ〜１４Ｅ ｐ+ 拡散抵抗などの抵抗 １５Ａ〜１６Ｅ 電極接続用導体 １６ 配線用導体
Claims (1)
- 【請求項１】 同一極性を有する配線用導体上に複数の
電極取り出し部を設け、これらの電極取り出し部を、そ
れぞれ電極接続用導体を介して実装基板上の配線用導体
と接続する半導体集積回路において、 半導体集積回路上の同一極性を有する配線用導体を複数
に分割し、これら分割した同一極性を有する配線用導体
を非導通あるいはこの配線用導体以外の抵抗を介して導
通し、さらに、分割した同一極性を有する配線用導体の
各々に１個の電極取り出し部を設けたことを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9804092A JPH05299468A (ja) | 1992-04-17 | 1992-04-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9804092A JPH05299468A (ja) | 1992-04-17 | 1992-04-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299468A true JPH05299468A (ja) | 1993-11-12 |
Family
ID=14208978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9804092A Pending JPH05299468A (ja) | 1992-04-17 | 1992-04-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299468A (ja) |
-
1992
- 1992-04-17 JP JP9804092A patent/JPH05299468A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063687B2 (ja) | マルチチップモジュール | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| US4868980A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| JPH0580104A (ja) | モータ用プリント配線板の製造方法 | |
| US5897193A (en) | Semiconductor wafer | |
| US20100230672A1 (en) | Production of integrated circuits comprising different components | |
| JP2018179758A (ja) | 電気的接続装置 | |
| JPH05299468A (ja) | 半導体集積回路 | |
| KR950024290A (ko) | 반도체 칩에서 연소과정 실행방법 | |
| JPH0590333A (ja) | フイルム実装型半導体装置 | |
| JPH05297020A (ja) | プローブ組立体 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JP2001217390A (ja) | 被評価素子を備えた高集積回路チップおよびその被評価素子検査法 | |
| JPS63122231A (ja) | 多層回路基板 | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| JPH02266275A (ja) | 半導体装置の検査方法およびそれに用いられるテープペア | |
| JP2003188262A (ja) | 半導体素子 | |
| JP2002190506A (ja) | プローブカード | |
| JPH06268346A (ja) | 印刷配線基板 | |
| JPH02223178A (ja) | 半導体装置用ソケット | |
| JPH09307210A (ja) | チップオンボード型半導体装置 | |
| JPH05211217A (ja) | 半導体集積回路装置の製造方法 | |
| JPH046474A (ja) | 電源接続器およびその接続方法 | |
| JP2001168157A (ja) | 半導体装置およびその検査方法および半導体チップ |