JPH0530091A - 入力信号異常検出回路 - Google Patents
入力信号異常検出回路Info
- Publication number
- JPH0530091A JPH0530091A JP3179775A JP17977591A JPH0530091A JP H0530091 A JPH0530091 A JP H0530091A JP 3179775 A JP3179775 A JP 3179775A JP 17977591 A JP17977591 A JP 17977591A JP H0530091 A JPH0530091 A JP H0530091A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- input signal
- counting circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 37
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 230000000630 rising effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 入力信号を異常とみなす検出周期の精度を上
げると共に正常信号入力時のみ異常を解除する。 【構成】 入力信号をリセット入力とする計数回路３
は、入力信号の最後の立ち下がりから信号異常検出周期
Ｔ1 の計数を始める。Ｔ1 周期中に入力信号の立ち上が
りがない場合、フリップフロップ６は“Ｈ”を読み信号
異常検出情報を発出する。この出力により計数回路３の
リセット入力を停止させる。計数回路８は入力信号によ
り計数し、Ｔ1 周期中の値Ｂを得る。この値Ｂは比較器
１０により、正常な信号の入力時に得られるべき値Ａと
比較され、Ａ＝Ｂの時にのみフリップフロップ６をリセ
ットし、信号異常検出情報を解除する。
げると共に正常信号入力時のみ異常を解除する。 【構成】 入力信号をリセット入力とする計数回路３
は、入力信号の最後の立ち下がりから信号異常検出周期
Ｔ1 の計数を始める。Ｔ1 周期中に入力信号の立ち上が
りがない場合、フリップフロップ６は“Ｈ”を読み信号
異常検出情報を発出する。この出力により計数回路３の
リセット入力を停止させる。計数回路８は入力信号によ
り計数し、Ｔ1 周期中の値Ｂを得る。この値Ｂは比較器
１０により、正常な信号の入力時に得られるべき値Ａと
比較され、Ａ＝Ｂの時にのみフリップフロップ６をリセ
ットし、信号異常検出情報を解除する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータ伝送
に関し、特に入力信号の異常検出に関する。
に関し、特に入力信号の異常検出に関する。
【０００２】
【従来の技術】従来、この種の信号異常検出回路には図
３に示すような技術が知られている。図４は各部の波形
図である。信号入力端子１１に波形ａのような信号を入
力すると、ゲート１３、１４により波形信号ｂが出力さ
れる。一方、発振器１２の出力をクロックとして計数回
路１５は、異常検出周期Ｔ1 を計数し、波形信号ｃの出
力を得る。フリップフロップ１６は波形ｂの信号の最初
の立ち上がりで“Ｌ”を読み出す。次に波形ｃの信号の
立ち上がりでセットされ“Ｈ”となる。また、フリップ
フロップ１７は、波形ｃの信号をクロックとして“Ｌ”
を読み出し、出力端子１８に“Ｌ”を出力する。次に波
形信号ｂの立ち上がりにてフリップフロップ１６は再び
“Ｌ”とされ、フリップフロップ１７へ送出する。従っ
て、出力端子１８は“Ｌ”のままとなる。
３に示すような技術が知られている。図４は各部の波形
図である。信号入力端子１１に波形ａのような信号を入
力すると、ゲート１３、１４により波形信号ｂが出力さ
れる。一方、発振器１２の出力をクロックとして計数回
路１５は、異常検出周期Ｔ1 を計数し、波形信号ｃの出
力を得る。フリップフロップ１６は波形ｂの信号の最初
の立ち上がりで“Ｌ”を読み出す。次に波形ｃの信号の
立ち上がりでセットされ“Ｈ”となる。また、フリップ
フロップ１７は、波形ｃの信号をクロックとして“Ｌ”
を読み出し、出力端子１８に“Ｌ”を出力する。次に波
形信号ｂの立ち上がりにてフリップフロップ１６は再び
“Ｌ”とされ、フリップフロップ１７へ送出する。従っ
て、出力端子１８は“Ｌ”のままとなる。
【０００３】ところが入力信号ａに異常が発生し“Ｌ”
から“Ｈ”に変化した後、レベルに変化がなく波形ｂの
次の立ち上がりがない場合には、フリップフロップ１７
は入力の“Ｈ”を読み、出力端子１８は“Ｈ”を出力す
る。この状態を信号異常とみなしていた。
から“Ｈ”に変化した後、レベルに変化がなく波形ｂの
次の立ち上がりがない場合には、フリップフロップ１７
は入力の“Ｈ”を読み、出力端子１８は“Ｈ”を出力す
る。この状態を信号異常とみなしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の信号異常検出回路では、（１）異常検出周期の精度
が必要とされる場合、図４の波形ｃに示す異常検出周期
中においてパルスのすぐ後で異常が発生したときや、
パルスの少し前で異常が発生したときにもパルスの
立ち上がりで信号異常情報が発生する。よって異常検出
周期に誤差が生じるという課題があった。
来の信号異常検出回路では、（１）異常検出周期の精度
が必要とされる場合、図４の波形ｃに示す異常検出周期
中においてパルスのすぐ後で異常が発生したときや、
パルスの少し前で異常が発生したときにもパルスの
立ち上がりで信号異常情報が発生する。よって異常検出
周期に誤差が生じるという課題があった。
【０００５】また、（２）信号異常情報発出時に図３の
フリップフロップ１６のクロック入力にノイズが入った
としても、そのノイズによって信号異常は解除されてし
まう。つまり正常な入力信号による信号異常解除でない
場合があるという課題もあった。
フリップフロップ１６のクロック入力にノイズが入った
としても、そのノイズによって信号異常は解除されてし
まう。つまり正常な入力信号による信号異常解除でない
場合があるという課題もあった。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決することを可能とした新規な入力
信号異常検出回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決することを可能とした新規な入力
信号異常検出回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る入力信号異常検出回路では、異常検出
周期を計数する計数回路を入力信号でリセットすること
により、精度が高く誤差のない異常検出周期を得ると共
に、入力信号を計数する計数回路を設け、正常な入力信
号を検出し信号異常を解除している。
に、本発明に係る入力信号異常検出回路では、異常検出
周期を計数する計数回路を入力信号でリセットすること
により、精度が高く誤差のない異常検出周期を得ると共
に、入力信号を計数する計数回路を設け、正常な入力信
号を検出し信号異常を解除している。
【０００８】
【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。
図面を参照して具体的に説明する。
【０００９】図１は本発明の一実施例を示すブロック構
成図である。
成図である。
【００１０】図２は図１に示した実施例におれる各部の
波形例を示す図である。
波形例を示す図である。
【００１１】図１、図２を参照するに、信号入力端子１
にｅような波形信号を入力する。計数回路３は、発振器
２の出力である波形信号ａをクロック、波形信号ｅをリ
セットとして異常検出周期Ｔ1 を計数する。よって、入
力信号に異常がない限り計数回路３はリセットが常にか
かり出力は“Ｌ”のままとなる。
にｅような波形信号を入力する。計数回路３は、発振器
２の出力である波形信号ａをクロック、波形信号ｅをリ
セットとして異常検出周期Ｔ1 を計数する。よって、入
力信号に異常がない限り計数回路３はリセットが常にか
かり出力は“Ｌ”のままとなる。
【００１２】ところが、波形信号ｅの立ち上がりがなく
なると計数回路３は異常検出周期Ｔ1 を計数して波形信
号ｂを出力する。波形信号ｂはゲート５により波形信号
ｃとなる。波形信号ｃの立ち上がりをクロックとして、
フリップフロップ６は入力Ｄの“Ｈ”を読み信号異常検
出情報である波形信号ｄを得て、出力端子７に出力す
る。この波形信号ｄはゲート４の入力となり波形信号ｅ
に次の立ち上がりがきても計数回路３にはリセットがか
からないようにしている。よって、計数回路３は異常検
出周期Ｔ1 の計数を続ける。
なると計数回路３は異常検出周期Ｔ1 を計数して波形信
号ｂを出力する。波形信号ｂはゲート５により波形信号
ｃとなる。波形信号ｃの立ち上がりをクロックとして、
フリップフロップ６は入力Ｄの“Ｈ”を読み信号異常検
出情報である波形信号ｄを得て、出力端子７に出力す
る。この波形信号ｄはゲート４の入力となり波形信号ｅ
に次の立ち上がりがきても計数回路３にはリセットがか
からないようにしている。よって、計数回路３は異常検
出周期Ｔ1 の計数を続ける。
【００１３】一方、計数回路８は波形信号ｅをクロッ
ク、波形信号ｃをリセットとして異常検出周期Ｔ1 中の
波形信号ｅの立ち上がりを計数する。計数値である波形
信号ｆのＱａ〜Ｑｄをフリップフロップ９に送出し、波
形信号ｂの立ち上がりで保持する。
ク、波形信号ｃをリセットとして異常検出周期Ｔ1 中の
波形信号ｅの立ち上がりを計数する。計数値である波形
信号ｆのＱａ〜Ｑｄをフリップフロップ９に送出し、波
形信号ｂの立ち上がりで保持する。
【００１４】比較器１０の信号Ａは入力信号が正常なと
きに得られるべき値をあらかじめ固定しておく。フリッ
プフロップ９の出力信号Ｂと信号Ａを比較してＡ＝Ｂの
時に比較器１０の出力は“Ｌ”となり、フリップフロッ
プ６にリセットをかけ信号異常検出情報を解除する。
きに得られるべき値をあらかじめ固定しておく。フリッ
プフロップ９の出力信号Ｂと信号Ａを比較してＡ＝Ｂの
時に比較器１０の出力は“Ｌ”となり、フリップフロッ
プ６にリセットをかけ信号異常検出情報を解除する。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
異常検出周期を計数する計数回路を入力信号でリセット
することにより、精度を上げると共に誤差のない異常検
出周期を得ることができる。また、入力信号を計数する
計数回路を設けることにより、ノイズのない正常な入力
信号を検出することができるという効果がある。この検
出した正常な信号によって信号異常検出情報を解除す
る。
異常検出周期を計数する計数回路を入力信号でリセット
することにより、精度を上げると共に誤差のない異常検
出周期を得ることができる。また、入力信号を計数する
計数回路を設けることにより、ノイズのない正常な入力
信号を検出することができるという効果がある。この検
出した正常な信号によって信号異常検出情報を解除す
る。
【図１】本発明の一実施例を示すブロック構成図であ
る。
る。
【図２】図１に示した実施例の各部の信号波形例を示す
図である。
図である。
【図３】従来の入力信号異常検出回路の一例を示すブロ
ック図である。
ック図である。
【図４】図３に示した従来例の各部の信号波形例を示す
図である。
図である。
１…信号入力端子
２…発振器
３、８…計数回路
４…ＯＲゲート
５…インバータゲート
６、９…フリップフロップ
７…信号出力端子
１０…比較器
ａ…発振器出力波形
ｂ…計数回路出力波形
ｃ…インバータゲ−ト出力波形
ｄ…出力信号波形
ｅ…信号入力波形
ｆ…計数回路出力波形
ｇ…比較器出力波形
Claims (2)
- 【請求項１】 一定の周期で入力される入力信号の異常
検出において、入力信号と周波数が無関係な発振器と、
前記発振器の出力をクロック入力とし入力信号をリセッ
ト入力として計数する第１の計数回路と、前記第１の計
数回路にて計数した周期をクロック入力とする第１のフ
リップフロップとを有することを特徴とした入力信号異
常検出回路。 - 【請求項２】 前記第１の計数回路の出力をリセット入
力とし入力信号をクロック入力として計数する第２の計
数回路と、前記第２の計数回路にて計数した周期をデー
タ入力とし前記第１の計数回路の出力をクロック入力と
する第２のフリップフロップと、前記第２のフリップフ
ロップの出力と入力信号が正常なときに得られるべき値
とを比較しその比較出力により前記第１のフリップフロ
ップをリセットする比較器とを有することを更に特徴と
する請求項１に記載の入力信号異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179775A JP2984802B2 (ja) | 1991-07-19 | 1991-07-19 | 入力信号異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179775A JP2984802B2 (ja) | 1991-07-19 | 1991-07-19 | 入力信号異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0530091A true JPH0530091A (ja) | 1993-02-05 |
| JP2984802B2 JP2984802B2 (ja) | 1999-11-29 |
Family
ID=16071675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179775A Expired - Lifetime JP2984802B2 (ja) | 1991-07-19 | 1991-07-19 | 入力信号異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984802B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257323B2 (en) | 2001-11-21 | 2007-08-14 | Nec Corporation | Signal-off detection circuit and optical receiving device using the same |
-
1991
- 1991-07-19 JP JP3179775A patent/JP2984802B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257323B2 (en) | 2001-11-21 | 2007-08-14 | Nec Corporation | Signal-off detection circuit and optical receiving device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2984802B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| JPH0530091A (ja) | 入力信号異常検出回路 | |
| JPH01144738A (ja) | ウインドウ法同期保護回路 | |
| US4669098A (en) | Increased resolution counting circuit | |
| JPS59174042A (ja) | Ｐｃｍ符号誤り率検出回路 | |
| JP2682443B2 (ja) | 磁気ディスク装置におけるアドレスマーク検出方式 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPS605653A (ja) | キヤラクタ再生回路 | |
| JP2834881B2 (ja) | データ判定装置 | |
| JPS58143412A (ja) | 磁気記録装置の読取方式 | |
| JPH0724833Y2 (ja) | クロック信号再生回路 | |
| JP2824080B2 (ja) | 周期計測回路 | |
| JPH0534472A (ja) | 時間測定回路 | |
| JPH04307372A (ja) | エッジ検出回路装置 | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| JPH055708Y2 (ja) | ||
| JPH0522360A (ja) | Ｆｉｆｏ試験診断回路 | |
| JPS6248932B2 (ja) | ||
| JPS6031686A (ja) | 周波数カウンタ | |
| JPH0554289A (ja) | 警報信号検出回路 | |
| JPH05235713A (ja) | ノイズ除去回路 | |
| JPH02116003A (ja) | データ読取装置 | |
| JPH0587522A (ja) | 信号検出装置 | |
| JPH0631727B2 (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPS6087573A (ja) | フイ−ルド判別回路 |