JPH05303545A

JPH05303545A - データ転送装置

Info

Publication number: JPH05303545A
Application number: JP4107192A
Authority: JP
Inventors: Nobuhiro Terasono; 信弘寺園
Original assignee: NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC IC Microcomputer Systems Co Ltd
Priority date: 1992-04-27
Filing date: 1992-04-27
Publication date: 1993-11-16

Abstract

(57)【要約】【目的】データ転送装置において、複数の転送先に対
し、複数のデータの転送をプログラム処理効率を低下さ
せずに行う。【構成】データバッファ１に格納された複数のデータに
対し、スタートアドレスとエンドアドレスお指し示すポ
インタ３，４を有し、前記ポインタ３，４によっちぇ指
し示されるアドレスに格納されているデータのシリアル
転送を行う。１バイト分のシリアル転送が終了する度
に、アドレス制御回路５内のアドレス情報をデクリメン
トし、エンドアドレスポインタ４と一致すると再びスタ
ートアドレスポインタ３の値をアドレス制御レジスタ内
にとり込むことにより、データバッファ１内の任意の領
域内データを繰り返しシリアル転送できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ転送装置に関し、
特に複数のデータをシリアルに転送するデータ転送装置
に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータを使用した
システムが、高機能かつ高性能になるにつれて、各装置
間でのデータ通信の機能が重要視され、さらに通信する
データ量が増大する傾向に有る。一方、マイクロコンピ
ュータで処理されるプログラム及びデータ量がますます
増加しつつある現状では、通信データ量が増大すればす
るほど、マイクロコンピュータにおけるプログラム処理
効率が低下するという問題がある。プログラムの処理効
率を低下させずに、しかも外部とのデータ量を高めるこ
とがますます重要となってきた。

【０００３】まず、送受信動作が並行して可能である３
線式のデータ転送装置について、以下説明する。ここで
は、転送先としてマイコンを接続した例であるが、マイ
コン以外の専用ＩＣでも実現可能である。

【０００４】図４は、この種の従来のデータ転送手段を
内蔵したマイクロコンピュータを使ったシステム構成例
を示すブロック図である。図４において、マイクロコン
ピュータ１００は、従来のデータ転送装置１０２を内蔵
し、入力端子１０３と出力端子１０４とクロック端子１
０５を介して、マイクロコンピュータ１０１と接続して
いる。データ転送装置１０２は、クロック端子１０５を
介して、出力するクロック信号に同期して入力端子１０
３からデータを入力し、また出力端子１０４からデータ
を出力することにより、マイクロコンピュータ１０１と
の間でデータ転送を行なう。

【０００５】データ転送装置１０２は１バイト（＝８ビ
ット）のデータ転送終了後、データ転送動作を終了す
る。データ転送動作終了後、再びデータ転送を行なう場
合は、マイクロコンピュータ１００はプログラム処理に
より、所定の転送すべきデータをデータ転送装置１０２
に設定し、データ転送装置１０２を再起動する。

【０００６】次に送信のみが連続して可能なデータ転送
装置について説明する。

【０００７】図５は、メモリの一部の領域が送信データ
をあらかじめ格納しておくためのデータバッファ１が割
り付けられ、送信のみが連続して可能な従来のデータ転
送装置９０のブロック図である。

【０００８】図５において、データバッファ１は、デー
タバス５０を介して送信データを格納しておき、転送制
御回路７に対して送信動作の起動を受けると、データバ
ッファ１からポインタ１５が指す１バイトからなる送信
データをリードし、出力端子２０を介してビット単位で
出力する。以後、データバッファ１にあらかじめ設定し
ておいた全データが終了するまで送信動作を続ける。

【０００９】転送先として、複数のマイコンを接続した
場合の送信動作を説明する。ポートラッチ１４は、デー
タ・バス５０より転送先を選択するデータを格納し、チ
ップセレクト信号８０〜８３を出力し、転送先のマイコ
ンの選択を行なう。

【００１０】まず、第４マイコン７４にデータ転送を行
なう場合は、ポートラッチ１４は、データ・バス５０よ
り転送先を選択するデータを格納し、チップセレクト信
号８３を“１”に、チップセレクト信号８０，８１，８
２を“０”にする。チップセレクト信号８３が“１”に
なると、ポート端子３３を介して、第４マイコン７４が
選択される。

【００１１】データバッファ１は、データ・バス５０を
介して、第４マイコン７４への送信データを格納してお
き、ポインタ１５に送信するデータバッファ１の開始ア
ドレスを設定し、転送許可フラグ８を“１”にする。転
送許可フラグ８が“１”になると、転送制御回路７はシ
フトレジスタライト信号１１を“１”にする。

【００１２】シフトレジスタライト信号１１が“１”に
なると、シフトレジスタ２はデータバッファ１の送信デ
ータを格納し、シリアルクロック信号１０に同期してシ
フトレジスタ２に格納されていた送信データが１ビット
づつ出力バッファ４０を介して出力端子に出力し、チッ
プセレクト信号８３で選択された第４マイコン７４に送
信される。

【００１３】８ビットデータの送信動作が終了すると、
転送制御回路７はデクリメント信号１２を“１”にし
て、ポインタ１５のデクリメントを行ない、シフトレジ
スタライト信号１１を“１”にする。シフトレジスタラ
イト信号１１が“１”になるとデクリメントしたポイン
タ１５が指すデータバッファ１のデータをシフトレジス
タ２に格納する。

【００１４】以下同様に、シリアルクロック信号１０に
同期してデータの送信動作をポインタ１５が零になるま
で繰返す。

【００１５】次に、第３マイコン７３に転送する際に
は、データバッファ１はデータ・バス５０を介して、第
３マイコン７３に送信すべきデータを格納し、ポートラ
ッチはチップセレクト信号８２を“１”にする。転送許
可フラグ８を“１”にして、以下第４マイコン７４への
転送動作と同様にポインタ１５が零になるまで送信動作
を繰返す。

【００１６】以上、データ送信の場合を例に説明した
が、外部から入力したデータを受信してデータバッファ
領域に格納することも可能である。

【００１７】尚、シフトレジスタ２と出力端子２０との
間に、出力バッファ４０が介在し、シリアル・クロック
信号１０はクロック出力バッファ４１を介してクロック
端子２１に印加される。

【００１８】このように、図５で示す従来例のデータ転
送装置は、プログラム処理を中断することなく、連続し
てデータの送信又は受信動作が可能であるが、転送先が
複数個あり、その複数の転送先に対して、互いに内容の
異なるデータを転送する場合、転送先を切り換える度
に、データバッファ１内のデータを全て書き換える必要
が生じる。

【００１９】次に複数のデータ列に対するデータバッフ
ァの書換えの方法について、図６の例を用いて説明す
る。

【００２０】図５，図６において、データバッファ１に
最初に送信するデータ列Ａを書込む。繰返し６１の３回
のデータ列Ａの送信後、次にデータ列Ｂを送信する場
合、データバッファ１の内容をデータ列Ｂに書換える。
データバッファ１′のデータ列Ｂの５回の繰返し６２の
送信後、次にデータ列Ｃを送信する為に、更にデータバ
ッファ１′の内容をデータバッファ１″のデータ列Ｃに
書換える。その後、データ列Ｃの１０回の繰返し６３の
送信を行なう。また、データ列Ｃを送信後、更にデータ
列Ａを送信したい場合、再びデータバッファ１″の内容
を、データの書き換え６０に沿って、データ列Ａに書き
戻すという面倒な処理が必要だった。

【００２１】以上、データ列が複数の時のデータの書換
えを例にとって説明したが、図６の様な処理をさせたい
場合においても、送信するデータが変る度にデータバッ
ファの書換えが必要だった。

【００２２】

【発明が解決しようとする課題】前述した従来のデータ
転送装置９０においては、複数バイトのデータを送受信
する場合１バイトのデータ送受信が終了したことを検出
し、ソフトウェアにより受信したデータをリードしてメ
モリに格納後、次の送信データをシフトレジスタに格納
して送受信動作を再起動させる必要があるために、デー
タの格納及び再起動のためにプログラム処理を中断しな
ければならず、プログラム処理効率が低下するという問
題点が有った。

【００２３】また、前記データ転送装置９０に加え、デ
ータバッファとポインタとを備え、データバッファ内の
複数のデータを順次シフトレジスタに転送して、プログ
ラム処理を中断することなく複数バイトにわたって、シ
リアル転送を実行可能なデータ転送装置でも、一連のデ
ータ列が複数存在し、各々のデータ列の転送を繰返す場
合においては、データ列の転送終了の度に前記データバ
ッファの内容を次のデータ列に書き換える操作が必要で
あるという問題点があった。

【００２４】本発明の目的は、前記問題点を解決し、プ
ログラム処理効率が向上し、また次のデータ列に書き換
える操作を不要としたデータ転送装置を提供することに
ある。

【００２５】

【課題を解決するための手段】本発明の構成は、複数バ
イトのデータをシリアルに転送するデータ転送装置にお
いて、前記複数バイトのデータをあらかじめ格納してお
くためのメモリと、前記メモリ内の任意の領域を指定す
るアドレスポインタと、前記アドレスポインタで指定さ
れた領域内の１つのアドレスを指し示し、１バイト転送
終了の度にアドレスをインクリメント又はデクリメント
して次のアドレスを指定するアドレス制御回路とを備
え、前記メモリ内の特定領域のデータを自動的に転送で
きるようにしたことを特徴とする。

【００２６】

【実施例】図１は本発明の一実施例におけるデータ転送
装置のブロック図である。図１において、まず本実施例
の構成要素について説明する。

【００２７】本実施例のデータ転送装置９０は、一つの
マイコンに対して１つのデータ列を転送する場合の例で
ある。ここでいうデータ列とは、複数のデータからなり
転送先マイコンに対して、繰返し転送されるデータ群の
ことである。その転送先マイコンを第１マイコン７１と
し、クロック端子２１，出力端子２０を介して接続す
る。

【００２８】データバッファ１は、転送データを格納す
るメモリでアドレスバス６０からセレクタ６を介して、
アドレスを指定し、データ・バス５０より転送データの
書き込み、読み出しをする。又、アドレス制御回路５か
らのアドレス情報をセレクタ６を介してデータバッファ
１へ入力し、対応するデータはシフトレジスタ２に出力
される。スタート・アドレス・ポインタ３はデータバッ
ファ１に書込まれたデータのうち転送したい領域の開始
アドレスを指すポインタである。エンド・アドレス・ポ
インタ４はデータバッファ１に書込まれたデータのうち
転送したい領域の終了アドレスを指すポインタである。
スタート・アドレス・ポインタ３，エンド・アドレス・
ポインタ４とも命令によりデータバッファ１内のアドレ
スをライトする。

【００２９】アドレス制御回路５は、転送許可フラグ８
のセットと同時にスタート・アドレス・ポインタ３の値
を指定領域の開始アドレス情報として取り込み、転送制
御回路７から出力されるデクリメント信号１２によって
取り込んだアドレス情報の内容をデクリメントし、エン
ド・アドレス・ポインタの内容と比較する。

【００３０】この操作をアドレス制御回路５内のアドレ
ス情報とエンド・アドレス・ポインタ４の内容が一致す
るまで繰返す。アドレス制御回路５内のアドレス情報と
エンド・アドレス・ポインタ４の内容が一致すると、再
びスタート・アドレス・ポインタ３の値をアドレス制御
回路５内に取り込み転送動作を繰返す。

【００３１】セレクタ６は、データバッファ１へのアド
レスを、図に示していないＣＰＵがアドレスバス６０を
介して与えるか、アドレス制御回路５の出力により与え
るかの選択をする。

【００３２】転送許可フラグ８は、転送を許可する信号
として転送制御回路７と、セレクタ６に出力される。

【００３３】セレクタ６は、前記転送許可フラグ８が転
送禁止でアドレスバス６０を、又転送許可でアドレス制
御回路５の出力をそれぞれ選択し、データバッファ１と
電気的に接続する。

【００３４】転送制御回路７は、データの転送を制御す
る回路で、転送許可フラグ８のセットと同時にシフト・
レジスタ・ライト信号１１をシフト・レジスタ２に出力
して、前記データバッファ１からの転送データをラッチ
した後、シリアルクロック信号１０を出力してシリアル
転送動作を行う。この時のシリアルクロック信号はバッ
ファ４１を介してクロック端子２１，シリアルデータは
バッファ４０を介して出力端子２０から出力される。

【００３５】シフトレジスタ２内のデータを転送終了
後、デクリメント信号１２をアドレス制御回路５に出力
してデータバッファ１内の次アドレスを指定する。クロ
ック信号９は転送制御回路７に供給され、シリアル・ク
ロック信号１０の基本クロックとして使用される。

【００３６】次に第１マイコン７１に対して複数のデー
タ列を転送する場合についての動作を、図２も用いて説
明する。図２は、図１のデータバッファ１内のメモリマ
ップを示す図である。図２において、データ列Ａ，Ｂ，
Ｃ，Ｄは、それぞれ複数バイトのデータである。第１マ
イコン７１への転送手順として、データ列Ａの繰返し転
送→データ列Ｂの繰返し転送→データ列Ｃの繰返し転送
→データ列Ｄの繰返し転送→データ列Ａの繰返し転送→
…を行う。

【００３７】ＣＰＵは、図２に示したメモリマップ同様
に、データバッファ１に対してデータ列を格納する。次
に、データバッファ１全空間のうちデータ列Ａの開始ア
ドレスをスタート・アドレス・ポインタ３へ、又データ
列Ａの終了アドレスをエンド・アドレス・ポインタ４へ
格納する。この操作で、データ列Ａの領域が指定され
る。

【００３８】転送のスタートは、転送許可フラグ８をセ
ットすることにより行われる。転送許可フラグ８のセッ
トと同時にアドレス制御回路５では、スタート・アドレ
ス・ポインタ３の値を取込み、セレクタ６を介して、デ
ータバッファ１に出力する。データバッファ１では、指
定された前記アドレスにより対応するデータをシフトレ
ジスタ２へ出力する。

【００３９】一方、転送制御回路７では、転送許可フラ
グ８のセットと同時にシフトレジスタライト信号１１を
シフトレジスア２へ出力し、前記データバッファ１から
の転送データをシフトレジスタ２へラッチさせる。

【００４０】引き続きシリアルクロック信号１０をシフ
トレジスタ２とクロック出力バッファを介して、クロッ
ク端子２１へ出力する。シフトレジスタ２では、前記シ
リアルクロック信号１０に同期して、シリアルデータを
出力バッファ４０を介して、出力端子２０に出力する。

【００４１】第１マイコン７１は、クロック端子２１，
出力端子２０を介して、転送データを受け取る。以上の
操作でデータ列Ａの先頭データが転送されたことにな
る。

【００４２】データ列Ａの先頭データ転送終了と同時に
転送制御回路７は、アドレス制御回路５に対して、デク
リメント信号１２を出力することでデータバッファ１内
データ列Ａの２番目の転送データを指定する。以上の操
作を順次繰返すことでデータ列Ａの転送動作を繰返す。

【００４３】この時、アドレス制御回路５内のアドレス
情報とエンド・アドレス・ポインタ４の値が一致する
と、スタート・アドレス・ポインタ３の内容をアドレス
制御回路５内にリロードして、先頭アドレスへ戻り、転
送動作を繰返すことは先に述べた通りである。

【００４４】次にデータ列Ａから、データ列Ｂへ転送デ
ータを変更する場合の動作について説明する。はじめ
に、転送許可フラグ８をクリアする。この操作で、現在
転送中のシリアル動作が終了次第転送禁止状態となる。
データ列Ａの開始アドレスに代えて、データ列Ｂの開始
アドレスをスタート・アドレス・ポインタ３に設定す
る。データ列Ａの終了アドレスに代えて、データ列Ｂの
終了アドレスをエンド・アドレス・ポインタ４に設定す
る。この操作で、データ列Ｂの領域が設定される。後
は、データ列Ａの転送動作と同様の操作を行うことでデ
ータ列Ｂを繰返し転送できる。データ列Ｃ，Ｄの転送に
ついても同様である。

【００４５】図３は本発明の他の実施例のデータ転送装
置を示すブロック図である。図３において、本実施例
は、複数のスレーブに対して転送動作を行う場合につい
てである。図３の実施例のデータ転送装置９０は、複数
のスレーブマイコンを外部に接続した場合である。図２
のデータ列Ａを第１マイコン７１，データ列Ｂを第２マ
イコン７２，データ列Ｃを第３マイコン，データ列Ｄを
第４マイコンへ転送する。データ列Ａ，Ｂ，Ｃ，Ｄを転
送する基本的操作は同様である。

【００４６】前記一実施例との違いは、データ列Ａから
データ列Ｂへ変更すると同時に、第１マイコン７１か
ら、第２マイコン７２に転送先マイコンを切換える操作
が必要になることだけである。このため、ポートラッチ
１４が必要となる。

【００４７】ポート端子３０〜３３は、転送先マイコン
７１〜７４にそれぞれ接続されており、チップセレクト
信号８０，８１，８２，８３として使用する。つまり、
転送中はチップセレクト信号８０〜８３のどれか１本が
アクティブとなり、対応するマイコン１つが選択され
る。ポート端子３０〜３３は、ＣＰＵがポートラッチ１
４をライトすることで操作する。

【００４８】従って、第１マイコン７１へデータ列Ａを
転送する際にはチップセレクト信号８０をアクティブと
し、第２マイコン７２へデータ列Ｂを転送する際にはチ
ップセレクト信号８１，第３マイコン７３へデータ列Ｃ
を転送する際にはチップセレクト信号８２，第４マイコ
ン７４へデータ列Ｄを転送する際にはチップセレクト信
号８４をアクティブとする。その他の動作及び構成は、
図１の場合と同様である。

【００４９】

【発明の効果】以上説明したように、本発明は、従来の
データ転送装置にデータバッファと開始アドレスと終了
アドレスを示すポインタを付加することによりデータバ
ッファの格納データの転送動作を行ない、ポインタの値
を更新し、次のデータの転送動作を再起動することによ
り、ＣＰＵによるプログラム処理を中断することなくデ
ータの送信動作を行なうことができ、また転送先が複数
の場合でも、複数の転送先に対応した各々のデータをデ
ータバッファ内で重ならない領域に書込んでおくことに
より、そのデータバッファの内容をポインタで指示する
ことで、簡単に転送先に対した送信データを順次送信で
き、転送先を切換える度にデータバッファの内容を書換
える必要がないため、ＣＰＵのプログラム処理時間を削
減することができるという効果と、データバッファの空
き領域を有効に利用できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のデータ転送装置のブロック
図である。

【図２】図１の実施例のデータバッファに複数のデータ
を格納するときの図である。

【図３】本発明の他の実施例のデータ転送装置のブロッ
ク図である。

【図４】従来のデータ転送装置を内蔵したマイクロコン
ピュータのブロック図である。

【図５】従来のデータ転送装置のブロック図である。

【図６】従来のデータバッファのデータの書換え方法の
図である。

【符号の説明】

１データバッファ２シフトレジスタ３スタート・アドレス・ポインタ４エンド・アドレス・ポインタ５アドレス制御回路６セレクタ７転送制御回路８転送許可フラグ９クロック信号１０シリアル・クロック信号１１シフト・レジスタ・ライト信号１２デクリメント信号１３転送終了信号１４ポート・ラッチ１５ポインタ２０，１０４出力端子２１，１０５クロック端子３０〜３３ポート端子４０出力バッファ４１クロック出力バッファ５０データ・バス６０アドレス・バス７１〜７４第１マイコン８０〜８３チップ・セレクト信号１００，１０１マイクロコンピュータ１０２データ転送装置１０３入力端子

Claims

【特許請求の範囲】

【請求項１】複数バイトのデータをシリアルに転送す
るデータ転送装置において、前記複数バイトのデータを
あらかじめ格納しておくためのメモリと、前記メモリ内
の任意の領域を指定するアドレスポインタと、前記アド
レスポインタで指定された領域内の１つのアドレスを指
し示し、１バイト転送終了の度にアドレスをインクリメ
ント又はデクリメントして次のアドレスを指定するアド
レス制御回路とを備え、前記メモリ内の特定領域のデー
タを自動的に転送できるようにしたことを特徴とするデ
ータ転送装置。
【請求項２】転送先として、複数のマイクロコンピュ
ータがあり、前記マイクロコンピュータのうち第１から
第２のマイクロコンピュータへ前記転送先を切換える手
段を設けた請求項１記載のデータ転送装置。