JPH0530363Y2 - - Google Patents
Info
- Publication number
- JPH0530363Y2 JPH0530363Y2 JP1989124531U JP12453189U JPH0530363Y2 JP H0530363 Y2 JPH0530363 Y2 JP H0530363Y2 JP 1989124531 U JP1989124531 U JP 1989124531U JP 12453189 U JP12453189 U JP 12453189U JP H0530363 Y2 JPH0530363 Y2 JP H0530363Y2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor chips
- upper lid
- resin layer
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
（考案の属する技術分野）
本考案は、混成集積回路（ハイブリツドIC）
の回路基板上に実装される電子部品及び半導体チ
ツプの樹脂モールドケースに関するものである。
の回路基板上に実装される電子部品及び半導体チ
ツプの樹脂モールドケースに関するものである。
（従来技術とその問題点）
ハイブリツドICは、セラミツク又はエポキシ
樹脂基板上に配線パターン及び抵抗パターンが形
成され、半導体チツプやその他のチツプ状電子部
品が実装され必要に応じて防湿と機械的保護のた
めに各種の樹脂により封止された機能回路ユニツ
トである。ハイブリツドICの実装部品のうち半
導体チツプの封止方法と構造は、ハイブリツド
ICの小形化すなわち実装密度を向上するための
課題の一つである。
樹脂基板上に配線パターン及び抵抗パターンが形
成され、半導体チツプやその他のチツプ状電子部
品が実装され必要に応じて防湿と機械的保護のた
めに各種の樹脂により封止された機能回路ユニツ
トである。ハイブリツドICの実装部品のうち半
導体チツプの封止方法と構造は、ハイブリツド
ICの小形化すなわち実装密度を向上するための
課題の一つである。
第８図は従来の半導体チツプの樹脂による封止
（モールド）の例を示す構造図である。
（モールド）の例を示す構造図である。
第８図ａは回路基板５に実装された半導体チツ
プ６とそのワイヤ７をモールド樹脂４０のみによ
つて封止した部分の平面図であり、ｂはそのAA
断面図を示す。この構造では、モールド樹脂が加
熱硬化する際に一旦ゲル化して周囲に流れ広がり
ワイヤ７が露出する恐れがあるため、塗布量を多
くしなければならない。そのため加熱硬化後の回
路基板５に占める面積が大きく実装密度を向上す
る上での欠点となる。第８図ｃは上述の欠点を軽
減するために行われている構造であり、モールド
樹脂４０が流れ広がるのを防ぐために枠４１が接
着剤４２によつて回路基板５に固定された例の平
面図であり、ｄはそのAA断面図である。この例
では樹脂の塗布量と固着面積についての改善はみ
られるが、枠４１を接着する工程が追加されるこ
ととなる。第７図ａはその場合の作業フローチヤ
ートの概要であるが、ステツプ７１〜７４に示す
ように接着作業とモールド作業がそれぞれ必要と
なり加工費が高いという欠点がある。
プ６とそのワイヤ７をモールド樹脂４０のみによ
つて封止した部分の平面図であり、ｂはそのAA
断面図を示す。この構造では、モールド樹脂が加
熱硬化する際に一旦ゲル化して周囲に流れ広がり
ワイヤ７が露出する恐れがあるため、塗布量を多
くしなければならない。そのため加熱硬化後の回
路基板５に占める面積が大きく実装密度を向上す
る上での欠点となる。第８図ｃは上述の欠点を軽
減するために行われている構造であり、モールド
樹脂４０が流れ広がるのを防ぐために枠４１が接
着剤４２によつて回路基板５に固定された例の平
面図であり、ｄはそのAA断面図である。この例
では樹脂の塗布量と固着面積についての改善はみ
られるが、枠４１を接着する工程が追加されるこ
ととなる。第７図ａはその場合の作業フローチヤ
ートの概要であるが、ステツプ７１〜７４に示す
ように接着作業とモールド作業がそれぞれ必要と
なり加工費が高いという欠点がある。
また、上述の第８図に示した２つの例では第８
図ｂ，ｄの断面図で示すようにモールドされた上
面は丸味があり平坦ではない。このことは、最近
の実装技術で重要視されている面実装技術
（Surface Mount Technology）による実装自動
化を適用することができない。すなわち、実装自
動化にはプリント配線板等の回路基板面に抵抗、
コンデンサ、コイル等多数のチツプ部品を搭載す
るために、多数のチツプ部品がそれぞれ収容され
たマガジンから各チツプ部品を空気による吸引ノ
ズルによつて吸着し、回路基板面の所定の位置ま
で運んで装着する自動実装装置が用いられる。そ
のため最近のチツプ部品は、吸引ノズルによつて
吸着できるようにチツプ部品の上面が平坦である
ことが条件の一つとなつている。ハイブリツド
ICも自動実装部品の対象となるためには、上面
が平坦であることが条件であるが、第８図に示し
た従来のモールドの形状はいずれも上面平坦の条
件を満足していない。
図ｂ，ｄの断面図で示すようにモールドされた上
面は丸味があり平坦ではない。このことは、最近
の実装技術で重要視されている面実装技術
（Surface Mount Technology）による実装自動
化を適用することができない。すなわち、実装自
動化にはプリント配線板等の回路基板面に抵抗、
コンデンサ、コイル等多数のチツプ部品を搭載す
るために、多数のチツプ部品がそれぞれ収容され
たマガジンから各チツプ部品を空気による吸引ノ
ズルによつて吸着し、回路基板面の所定の位置ま
で運んで装着する自動実装装置が用いられる。そ
のため最近のチツプ部品は、吸引ノズルによつて
吸着できるようにチツプ部品の上面が平坦である
ことが条件の一つとなつている。ハイブリツド
ICも自動実装部品の対象となるためには、上面
が平坦であることが条件であるが、第８図に示し
た従来のモールドの形状はいずれも上面平坦の条
件を満足していない。
従来のモールド構造の一つに、図示は省略した
が、金型を用いてモールド樹脂を圧入して形成す
るトランスフアー成型法による構造がある。この
方法は上面平坦モールド品が得られるが、金型と
圧入装置が高価であり、大量生産には適している
が、最近の機器の多様化に伴う多品種少量生産に
は適さない。
が、金型を用いてモールド樹脂を圧入して形成す
るトランスフアー成型法による構造がある。この
方法は上面平坦モールド品が得られるが、金型と
圧入装置が高価であり、大量生産には適している
が、最近の機器の多様化に伴う多品種少量生産に
は適さない。
（本考案の目的）
本考案の目的は、上述のような欠点を解決する
ために、上面平坦で、しかも簡単なモールド作業
によつて樹脂モールドすることのできる混成集積
回路用樹脂モールドケースを提供することにあ
る。
ために、上面平坦で、しかも簡単なモールド作業
によつて樹脂モールドすることのできる混成集積
回路用樹脂モールドケースを提供することにあ
る。
（考案の構成と作用）
本考案による混成集積回路用樹脂モールドケー
スは、混成集積回路の基板上に実装された電子部
品及び半導体チツプと該半導体チツプの配線用ワ
イヤとを保護するために、 前記実装された電子部品及び半導体チツプとワ
イヤとを囲む内周により形成される空間を有し、
該電子部品及び半導体チツプとワイヤの高さより
高い寸法の方形状枠と、 該枠の底面に固着した肉薄の加熱硬化形樹脂層
と、 前記枠の外周と等しいかまたはそれ以下の外周
の面積を有する上面が平坦な方形平板状の上蓋
と、 該上蓋の底面に固着し前記枠の内周より大きく
外周より小さい外周を有し前記上蓋を前記枠に載
せて前記空間内に収容された状態の電子部品及び
半導体チツプを加熱硬化によりモールドすべき加
熱硬化形モールド樹脂層と より構成されたことを特徴とするものである。
スは、混成集積回路の基板上に実装された電子部
品及び半導体チツプと該半導体チツプの配線用ワ
イヤとを保護するために、 前記実装された電子部品及び半導体チツプとワ
イヤとを囲む内周により形成される空間を有し、
該電子部品及び半導体チツプとワイヤの高さより
高い寸法の方形状枠と、 該枠の底面に固着した肉薄の加熱硬化形樹脂層
と、 前記枠の外周と等しいかまたはそれ以下の外周
の面積を有する上面が平坦な方形平板状の上蓋
と、 該上蓋の底面に固着し前記枠の内周より大きく
外周より小さい外周を有し前記上蓋を前記枠に載
せて前記空間内に収容された状態の電子部品及び
半導体チツプを加熱硬化によりモールドすべき加
熱硬化形モールド樹脂層と より構成されたことを特徴とするものである。
以下図面により本考案を詳細に説明する。
第１図は、本考案の第１の実施例を示す斜視図
である。第１図ａは混成集積回路基板５に実装さ
れた半導体チツプ６とその配線用ワイヤ７を、本
考案による接着用樹脂層２が固着された枠１とモ
ールド樹脂層４が固着された上蓋３とによつて封
止する状態を上方斜めから見た図であり、第１図
ｂは下方斜めから見た図である。
である。第１図ａは混成集積回路基板５に実装さ
れた半導体チツプ６とその配線用ワイヤ７を、本
考案による接着用樹脂層２が固着された枠１とモ
ールド樹脂層４が固着された上蓋３とによつて封
止する状態を上方斜めから見た図であり、第１図
ｂは下方斜めから見た図である。
第２図は本考案のモールドケースによつて回路
基板５上の半導体チツプを封止した後の外観を示
す斜視図である。第３図ａはその平面図、ｂは
AA断面図を示す。第２図の１０は外部電極を示
し、第３図ｂの４′は加熱硬化後のモールド樹脂
を示す。他の番号はすべて第１図の場合と同一の
部分を示す。
基板５上の半導体チツプを封止した後の外観を示
す斜視図である。第３図ａはその平面図、ｂは
AA断面図を示す。第２図の１０は外部電極を示
し、第３図ｂの４′は加熱硬化後のモールド樹脂
を示す。他の番号はすべて第１図の場合と同一の
部分を示す。
第４図は、第１図の実施例の上蓋３を枠１の上
に載せた状態を示す縦断面図であり、加熱硬化前
の状態である。ａ〜ｃの違いは、上蓋３の大きさ
である。上蓋３に固着されたモールド樹脂層４の
面積は、ａ，ｂ，ｃともに枠１の外周より小さく
枠の内周より大きく、枠１に載せたとき内側の空
間に収容された半導体チツプ６のワイヤ７に接触
しないような寸法であり、加熱してモールド樹脂
層４がゲル化したとき枠１の内側に流れ込むよう
になつている。上蓋３の面積は、ａの場合は枠１
の外形に等しくモールド樹脂層が内部空間に充填
されたとき枠１の上面に接して全体の蓋となる。
ｂの場合は枠１の外形より小さく内形より大きい
のでモールド後はａと同様に枠１の上面に接した
状態となる。ｃの場合は枠１の内形より小さいた
めモールド後は枠１の内側に嵌まつた形となる。
いずれも加熱硬化によるモールド封止効果は同じ
であるが、ｂの場合は上蓋３とモールド樹脂層４
の面積は等しいので、樹脂層４が固着した状態の
上蓋３を製作するとき、数十倍の面積の上蓋材に
樹脂層を固着した後所望の寸法に裁断することに
よつて多数の樹脂層付き上蓋を生産することがで
きるため量産性に優れている。
に載せた状態を示す縦断面図であり、加熱硬化前
の状態である。ａ〜ｃの違いは、上蓋３の大きさ
である。上蓋３に固着されたモールド樹脂層４の
面積は、ａ，ｂ，ｃともに枠１の外周より小さく
枠の内周より大きく、枠１に載せたとき内側の空
間に収容された半導体チツプ６のワイヤ７に接触
しないような寸法であり、加熱してモールド樹脂
層４がゲル化したとき枠１の内側に流れ込むよう
になつている。上蓋３の面積は、ａの場合は枠１
の外形に等しくモールド樹脂層が内部空間に充填
されたとき枠１の上面に接して全体の蓋となる。
ｂの場合は枠１の外形より小さく内形より大きい
のでモールド後はａと同様に枠１の上面に接した
状態となる。ｃの場合は枠１の内形より小さいた
めモールド後は枠１の内側に嵌まつた形となる。
いずれも加熱硬化によるモールド封止効果は同じ
であるが、ｂの場合は上蓋３とモールド樹脂層４
の面積は等しいので、樹脂層４が固着した状態の
上蓋３を製作するとき、数十倍の面積の上蓋材に
樹脂層を固着した後所望の寸法に裁断することに
よつて多数の樹脂層付き上蓋を生産することがで
きるため量産性に優れている。
モールド樹脂層４の量（体積）は、加熱硬化し
た後少なくとも半導体チツプ６とワイヤ７が覆わ
れ上蓋３に部分的に接合されておればよく、多く
ても上蓋３の周囲から多少はみ出す程度で実験的
に求められる。
た後少なくとも半導体チツプ６とワイヤ７が覆わ
れ上蓋３に部分的に接合されておればよく、多く
ても上蓋３の周囲から多少はみ出す程度で実験的
に求められる。
第５図ａ，ｂは本考案による第２の応用実施例
を示す平面図とAA断面図である。前述の第１の
実施例と異なる点は、上蓋３に固着する樹脂層２
２が枠１の上面が接する部分にのみ形成されてい
るところである。この構造は半導体チツプ６が既
に例えばシリコンによつてコーテイングされてい
るとき、そのワイヤを保護する場合に用いられ
る。
を示す平面図とAA断面図である。前述の第１の
実施例と異なる点は、上蓋３に固着する樹脂層２
２が枠１の上面が接する部分にのみ形成されてい
るところである。この構造は半導体チツプ６が既
に例えばシリコンによつてコーテイングされてい
るとき、そのワイヤを保護する場合に用いられ
る。
第５図ｃ，ｄは本考案による第３の応用実施例
を示す平面図とAA断面図である。この場合は封
止対象は多種多数の寸法の異なるチツプ状電子部
品９であり、面実装用として上面を平坦にするこ
とを目的とした箱形ケース８の基板接合面に接着
用樹脂層２を固着させた構造である。
を示す平面図とAA断面図である。この場合は封
止対象は多種多数の寸法の異なるチツプ状電子部
品９であり、面実装用として上面を平坦にするこ
とを目的とした箱形ケース８の基板接合面に接着
用樹脂層２を固着させた構造である。
第５図ｅ，ｆは第４の実施例を示す平面図と
AA断面図である。この実施例の保護モールドの
対象は半導体チツプ６とチツプ状電子部品９であ
る。他の番号も第５図ａ〜ｄで説明したものと同
じである。
AA断面図である。この実施例の保護モールドの
対象は半導体チツプ６とチツプ状電子部品９であ
る。他の番号も第５図ａ〜ｄで説明したものと同
じである。
第６図は本考案による接着用樹脂層２及びモー
ルド樹脂層４について説明するための樹脂反応曲
線を示す特性図である。この特性図は例えば100
〜160℃の加熱槽の中での加熱時間に対する樹脂
の形状変化を示すもので、枠１及び上蓋３の上に
固着させる樹脂は時間t1とt2との中間の所定の時
間を経過後に加熱槽から取り出して冷却し、固形
状となつたものを使用する。この状態の樹脂は本
硬化時よりは接着強度は弱いが取り扱い時に剥離
する心配はない。このようにして形成された本考
案による接着用樹脂層２付き枠１及びモールド樹
脂層４付き上蓋３を混成集積回路基板上に封止用
モールドケースとして実装するときは、所定の位
置に載置して加熱することによつて再び第６図の
ゲル状になり、そのまま加熱を続けることによ
り、硬化が始まり充分な時間後本硬化の状態とな
つてモールドが完成される。
ルド樹脂層４について説明するための樹脂反応曲
線を示す特性図である。この特性図は例えば100
〜160℃の加熱槽の中での加熱時間に対する樹脂
の形状変化を示すもので、枠１及び上蓋３の上に
固着させる樹脂は時間t1とt2との中間の所定の時
間を経過後に加熱槽から取り出して冷却し、固形
状となつたものを使用する。この状態の樹脂は本
硬化時よりは接着強度は弱いが取り扱い時に剥離
する心配はない。このようにして形成された本考
案による接着用樹脂層２付き枠１及びモールド樹
脂層４付き上蓋３を混成集積回路基板上に封止用
モールドケースとして実装するときは、所定の位
置に載置して加熱することによつて再び第６図の
ゲル状になり、そのまま加熱を続けることによ
り、硬化が始まり充分な時間後本硬化の状態とな
つてモールドが完成される。
本考案の封止用モールドケースを応用すれば、
従来第７図ａの７１〜７４の４ステツプの作業が
第７図ｂに示したように７５，７６の２ステツプ
で電子部品及び半導体チツプの樹脂モールドが完
成され、作業工程の低減に大きい効果がある。
従来第７図ａの７１〜７４の４ステツプの作業が
第７図ｂに示したように７５，７６の２ステツプ
で電子部品及び半導体チツプの樹脂モールドが完
成され、作業工程の低減に大きい効果がある。
（考案の効果）
以上詳細に説明したように、本考案の封止用モ
ールドケースを使用することにより、混成集積回
路の半導体チツプ等の樹脂モールド作業工数が低
減し、上面平坦構造であるためその完成品は実装
自動化の面実装部品の対象製品の条件を備えるた
め著しい効果がある。
ールドケースを使用することにより、混成集積回
路の半導体チツプ等の樹脂モールド作業工数が低
減し、上面平坦構造であるためその完成品は実装
自動化の面実装部品の対象製品の条件を備えるた
め著しい効果がある。
第１図は本考案による一実施例を示す斜視図、
第２図は本考案を応用した構造を示す斜視図、第
３図は本考案を応用した製品の構造図、第４図は
本考案を応用した製品の断面図、第５図は本考案
の第２、第３及び第４の実施例を示す構造図、第
６図は本考案の一部を説明する特性図、第７図ａ
は従来のフローチヤート例、ｂは本考案によるフ
ローチヤート、第８図は従来の構造例を示す平面
図と断面図である。 １……枠、２，２２……接着層、３……上蓋、
４……モールド樹脂層、４′……モールド樹脂、
５……回路基板、６……半導体チツプ、７……ワ
イヤ、８……箱形ケース、９……電子部品、１０
……外部電極、４０……モールド樹脂、４１……
枠、４２……接着剤、７１〜７６……ステツプ番
号。
第２図は本考案を応用した構造を示す斜視図、第
３図は本考案を応用した製品の構造図、第４図は
本考案を応用した製品の断面図、第５図は本考案
の第２、第３及び第４の実施例を示す構造図、第
６図は本考案の一部を説明する特性図、第７図ａ
は従来のフローチヤート例、ｂは本考案によるフ
ローチヤート、第８図は従来の構造例を示す平面
図と断面図である。 １……枠、２，２２……接着層、３……上蓋、
４……モールド樹脂層、４′……モールド樹脂、
５……回路基板、６……半導体チツプ、７……ワ
イヤ、８……箱形ケース、９……電子部品、１０
……外部電極、４０……モールド樹脂、４１……
枠、４２……接着剤、７１〜７６……ステツプ番
号。
Claims (1)
- 【実用新案登録請求の範囲】 混成集積回路の基板上に実装された電子部品及
び半導体チツプと該半導体チツプの配線用ワイヤ
とを保護するために、 前記実装された電子部品及び半導体チツプとワ
イヤとを囲む内周により形成される空間を有し、
該電子部品及び半導体チツプとワイヤの高さより
高い寸法の方形状枠と、 該枠の底面に固着した肉薄の加熱硬化形樹脂層
と、 前記枠の外周と等しいかまたはそれ以下の外周
の面積を有する上面が平坦な方形平板状の上蓋
と、 該上蓋の底面に固着し前記枠の内周より大きく
外周より小さい外周を有し前記上蓋を前記枠に載
せて前記空間内に収容された状態の電子部品及び
半導体チツプを加熱硬化によりモールドすべき加
熱硬化形モールド樹脂層と、 より構成された混成集積回路用樹脂モールドケー
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989124531U JPH0530363Y2 (ja) | 1989-10-26 | 1989-10-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989124531U JPH0530363Y2 (ja) | 1989-10-26 | 1989-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363946U JPH0363946U (ja) | 1991-06-21 |
| JPH0530363Y2 true JPH0530363Y2 (ja) | 1993-08-03 |
Family
ID=31672442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989124531U Expired - Lifetime JPH0530363Y2 (ja) | 1989-10-26 | 1989-10-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0530363Y2 (ja) |
-
1989
- 1989-10-26 JP JP1989124531U patent/JPH0530363Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363946U (ja) | 1991-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
| US5650593A (en) | Thermally enhanced chip carrier package | |
| US6329220B1 (en) | Packages for semiconductor die | |
| US5893726A (en) | Semiconductor package with pre-fabricated cover and method of fabrication | |
| US3693252A (en) | A method of providing environmental protection for electrical circuit assemblies | |
| US4054938A (en) | Combined semiconductor device and printed circuit board assembly | |
| US5827999A (en) | Homogeneous chip carrier package | |
| EP1018165A1 (en) | Integrated circuit package employing a transparent encapsulant and a method of making the package | |
| KR19980068001A (ko) | 반도체 패키지의 제조방법 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JPS5835367B2 (ja) | 回路素子基板及びその製造方法 | |
| JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
| JP3514101B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPH0530363Y2 (ja) | ||
| US20240128185A1 (en) | Semiconductor device and pre-forming adaptor thereof | |
| JP3421591B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2001168493A5 (ja) | ||
| US7566587B2 (en) | Method and apparatus for packaging electronic components | |
| JPH04302457A (ja) | 混成集積回路基板の製造方法 | |
| JPH03160751A (ja) | 半導体装置 | |
| JPS6145379B2 (ja) | ||
| JPS6220693B2 (ja) | ||
| JPH04188656A (ja) | 混成集積回路の封止構造 | |
| JPH0142344Y2 (ja) | ||
| JPH0532903B2 (ja) |