JPH05308084A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05308084A JPH05308084A JP4137656A JP13765692A JPH05308084A JP H05308084 A JPH05308084 A JP H05308084A JP 4137656 A JP4137656 A JP 4137656A JP 13765692 A JP13765692 A JP 13765692A JP H05308084 A JPH05308084 A JP H05308084A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- stage
- package
- time
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07321—Aligning
- H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ等のチップをパッケージのステージ上に
マウントする際の位置ずれとθのずれとを縮小すること
により、後工程のワイヤボンディングの際に、ステージ
とチップのパッドとの位置確認の回数を減らすか或いは
不要にすることにより、大幅な時間の短縮を可能にす
る。 【構成】 チップ１をパッケージのステージ２上にマウ
ントする前に、チップ１の裏面に凹部３，４を設け、ま
た、パッケージのステージ２上に凸部５，６を設け、チ
ップ１がステージ２上にマウントされると、凹部３，４
と凸部５，６とが互いにかみ合う。
マウントする際の位置ずれとθのずれとを縮小すること
により、後工程のワイヤボンディングの際に、ステージ
とチップのパッドとの位置確認の回数を減らすか或いは
不要にすることにより、大幅な時間の短縮を可能にす
る。 【構成】 チップ１をパッケージのステージ２上にマウ
ントする前に、チップ１の裏面に凹部３，４を設け、ま
た、パッケージのステージ２上に凸部５，６を設け、チ
ップ１がステージ２上にマウントされると、凹部３，４
と凸部５，６とが互いにかみ合う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にステージ上にチップを載置して樹脂封止する半導体装
置に関する。
にステージ上にチップを載置して樹脂封止する半導体装
置に関する。
【０００２】
【従来の技術】従来、ＩＣ等のチップをパッケージにマ
ウントする際には、パッケージの位置合わせはカメラに
よるパターン認識により行い、それをもとに、予め設定
されたパッケージのステージの座標とチップの座標とが
一致するように、駆動系にてパッケージあるいはチップ
を移動させた後に、マウントを行っていた。
ウントする際には、パッケージの位置合わせはカメラに
よるパターン認識により行い、それをもとに、予め設定
されたパッケージのステージの座標とチップの座標とが
一致するように、駆動系にてパッケージあるいはチップ
を移動させた後に、マウントを行っていた。
【０００３】
【発明が解決しようとする課題】従来、ＩＣ等のチップ
をパッケージにマウントする際には、パッケージの位置
合わせはカメラによるパターン認識により行い、その後
に、予め設定されたパッケージのステージの座標とチッ
プの座標とが一致するように、駆動系にてパッケージあ
るいはチップを移動させた後に、マウントを行っていた
が、駆動系による位置のずれが数１００μｍあった。ま
た、パッケージとチップのθのずれも生じていた。
をパッケージにマウントする際には、パッケージの位置
合わせはカメラによるパターン認識により行い、その後
に、予め設定されたパッケージのステージの座標とチッ
プの座標とが一致するように、駆動系にてパッケージあ
るいはチップを移動させた後に、マウントを行っていた
が、駆動系による位置のずれが数１００μｍあった。ま
た、パッケージとチップのθのずれも生じていた。
【０００４】このため、次の工程で行われるワイヤボン
ディングの際には、パッケージとチップのパッドとの位
置を全て毎回カメラによりパターン認識し、ボンディン
グを行っていたため、ワイヤボンディングの際に時間を
要するという問題があった。
ディングの際には、パッケージとチップのパッドとの位
置を全て毎回カメラによりパターン認識し、ボンディン
グを行っていたため、ワイヤボンディングの際に時間を
要するという問題があった。
【０００５】そこで、この発明は、こうした問題を回避
するため、チップをステージ上にマウントする際に、駆
動系による位置のずれとθのずれとを抑えることができ
る半導体装置を提供することを目的とする。
するため、チップをステージ上にマウントする際に、駆
動系による位置のずれとθのずれとを抑えることができ
る半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、ステージ上にチップを載置して樹脂封止す
る半導体装置において、前記ステージと前記チップとが
接合する面に各々がかみ合うように凹凸を設けたもので
ある。
するために、ステージ上にチップを載置して樹脂封止す
る半導体装置において、前記ステージと前記チップとが
接合する面に各々がかみ合うように凹凸を設けたもので
ある。
【０００７】
【作用】本発明は上記手段によって、マウントの際の駆
動系による数１００μｍの位置ずれとθのずれとを大幅
に縮小することが可能となり、これにより次の工程での
ワイヤボンディングの際には、ステージとチップのパッ
ドとの位置を全て毎回カメラによりパターン認識する必
要が無くなるため、大幅な時間短縮につながることにな
る。
動系による数１００μｍの位置ずれとθのずれとを大幅
に縮小することが可能となり、これにより次の工程での
ワイヤボンディングの際には、ステージとチップのパッ
ドとの位置を全て毎回カメラによりパターン認識する必
要が無くなるため、大幅な時間短縮につながることにな
る。
【０００８】
【実施例】図１に、チップ１の裏面の凹部３，４と、パ
ッケージのステージ２上の凸部５，６との関係を示す。
チップ１がステージ上に載置されると、凹部３，４と凸
部５，６とが互いにかみ合わされる。このチップ１の裏
面の凹部３，４は裏面研削後、ウエットエッチング等に
より形成することが可能である。また、パッケージのス
テージ２上の凸部５，６は、パッケージ作製の際のプレ
ス加工時に、同時に形成することが可能である。実施例
ではチップ１の裏面の凹部３，４とパッケージのステー
ジ２上の凸部５，６は２つのペアで用意されているが、
本発明ではいかなる複数のペア、あるいは１つのペアに
も適用される。
ッケージのステージ２上の凸部５，６との関係を示す。
チップ１がステージ上に載置されると、凹部３，４と凸
部５，６とが互いにかみ合わされる。このチップ１の裏
面の凹部３，４は裏面研削後、ウエットエッチング等に
より形成することが可能である。また、パッケージのス
テージ２上の凸部５，６は、パッケージ作製の際のプレ
ス加工時に、同時に形成することが可能である。実施例
ではチップ１の裏面の凹部３，４とパッケージのステー
ジ２上の凸部５，６は２つのペアで用意されているが、
本発明ではいかなる複数のペア、あるいは１つのペアに
も適用される。
【０００９】
【発明の効果】以上説明したように本発明によれば、マ
ウントの前に予めチップの裏面に凹みを設け、該凹みに
かみ合う凸をステージ上に設けることにより、従来あっ
た駆動系による数１００μｍの位置のずれ、及びステー
ジとチップとのθのずれが、ともに大幅に縮小されるこ
とを可能とした。これにより、次の工程でのワイヤボン
ディングの際に、ステージとチップのパッドとの位置を
全て毎回カメラによりパターン認識する必要がなくなる
ため、大幅な時間短縮を図ることができる。
ウントの前に予めチップの裏面に凹みを設け、該凹みに
かみ合う凸をステージ上に設けることにより、従来あっ
た駆動系による数１００μｍの位置のずれ、及びステー
ジとチップとのθのずれが、ともに大幅に縮小されるこ
とを可能とした。これにより、次の工程でのワイヤボン
ディングの際に、ステージとチップのパッドとの位置を
全て毎回カメラによりパターン認識する必要がなくなる
ため、大幅な時間短縮を図ることができる。
【図１】本発明の実施例においてチップの裏面の凹部と
パッケージのステージ上の凸部との関係を示す概略断面
図である。
パッケージのステージ上の凸部との関係を示す概略断面
図である。
１ チップ ２ パッケージのステージ ３，４ チップの裏面の凹部 ５，６ パッケージのステージ上の凸部
Claims (1)
- 【請求項１】 ステージ上にチップを載置して樹脂封止
する半導体装置において、前記ステージと前記チップと
が接合する面に各々がかみ合うように凹凸を設けたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137656A JPH05308084A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137656A JPH05308084A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308084A true JPH05308084A (ja) | 1993-11-19 |
Family
ID=15203743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137656A Withdrawn JPH05308084A (ja) | 1992-04-30 | 1992-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308084A (ja) |
-
1992
- 1992-04-30 JP JP4137656A patent/JPH05308084A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686225B2 (en) | Method of separating semiconductor dies from a wafer | |
| US4408218A (en) | Ceramic chip carrier with lead frame having removable rim | |
| JP2003031524A (ja) | 半導体装置およびその製造方法 | |
| US6541352B2 (en) | Semiconductor die with contoured bottom surface and method for making same | |
| US4362902A (en) | Ceramic chip carrier | |
| JPH05208390A (ja) | 吸着ノズル | |
| US6712111B2 (en) | Bonding method and apparatus | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JP2003086612A (ja) | ダイボンディング方法 | |
| JP2949872B2 (ja) | 電子部品接合装置 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| KR100574983B1 (ko) | 반도체소자 제조를 위한 반도체웨이퍼 처리방법 | |
| JP2548071B2 (ja) | ワイヤーボンディング用テーブル及びワイヤーボンディング方法 | |
| JPH05121478A (ja) | ワイヤボンデイング装置のリードフレーム押え治具 | |
| JP2000223507A (ja) | 半導体チップ搭載用ステージ | |
| JPH0752740B2 (ja) | ボンディング方法 | |
| JPH04277644A (ja) | 半導体装置のワイヤボンディング方法 | |
| JPH05206216A (ja) | テープキャリア、半導体装置実装体及び実装方法 | |
| JPH11135705A (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JPH01241138A (ja) | 半導体装置のワイヤボンディング方法 | |
| JPS62291037A (ja) | 半導体チツプのダイボンデイング方法 | |
| JPH05326812A (ja) | 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法 | |
| JPH05166872A (ja) | 半導体装置のパッド形成方法 | |
| JPS629641A (ja) | 半導体装置 | |
| JPS63229830A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |