JPH0531367U - 二重積分型アナログ／デイジタル変換器 - Google Patents

Abstract

(57)【要約】 【目的】 二重積分型Ａ／Ｄ変換器における変換時間の
短縮と、制御ロジック回路の簡略化を可能にする。 【構成】 被測定電圧１がスイッチ２Ａを介して入力さ
れる被測定電圧積分器１４と、基準電圧発生回路４の基
準電圧がスイッチ２Ｂを介して入力される基準電圧積分
器１２と、この基準電圧積分器１２の出力が入力される
積分器１３と、この積分器１３と被測定電圧積分器１４
の出力を加算する加算器５と、この加算器５の出力のゼ
ロクロスを検出するコンパレータ６と、このゼロクロス
の間だけクロックを計数し、その計数値に応じたディジ
タル値を出力するカウンタ７と、スイッチ２Ａ，２Ｂ及
びカウンタ７を制御する制御ロジック回路とで構成され
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はアナログからディジタルへの変換時間の短縮化を可能にした二重積分 型アナログ／ディジタル（Ａ／Ｄ）変換器に関する。

【０００２】

【従来の技術】

従来、Ａ／Ｄ変換器として、二重積分型Ａ／Ｄ変換器が提供されている。図３ はその一例であり、被測定電圧１と、基準電圧発生回路４で発生された逆極性の 基準電圧とをスイッチ１１で切り替えて積分器３に入力し、積分した出力をコン パレータ６において０ｖを横切る瞬間を感知する。このコンパレータ６の出力に より、カウンタ７は発振回路８からのクロックを計数し、その計数値に応じたデ ィジタル変換値出力１０を出力する。又、カウンタ７及びスイッチ１１は制御ロ ジック回路９により制御される。

【０００３】 即ち、先ず被測定電圧１をスイッチ１１を通して積分器３に入力し、ある一定 時間後にスイッチ１１により積分器３の入力を基準電圧発生回路４側に切り替え る。この基準電圧発生回路４から出力される基準電圧は、被測定電圧１と逆極性 であるため、その後、積分器３の出力電圧が再び元の値となるまでの時間を発振 回路８からのクロックによりカウンタ７で計数し、ディジタル値１０に変換する 。

【０００４】 ここで、積分器３の出力電圧をＶ_out 、積分器３の入力電圧をＶ_inとおくと、 積分器３の出力電圧は、次式で与えられる。 Ｖ_out ＝１／Ｃ・∫Ｖ_inｄｔ 但し、Ｃは積分器３の内部の抵抗値及びコンデンサの容量により決まる定数で ある。 即ち、積分器３は入力電圧の大きさに比例して出力電圧が時間とともに一定の 割合で増加又は減少する。例えば、図４に積分器３の出力電圧の変化を示すよう に、ｔ₂ の間は被測定電圧１を積分器３に入力したときの出力電圧であり、ｔ₃ の間は基準電圧を積分器３に入力したときの出力電圧である。 ここで、ｔ₂ の時間は一定なので、被測定電圧の大きさに比例して積分器３の 最大出力電圧が決まる。又、ｔ₃ の間の積分器３出力電圧の傾きは被測定電圧１ に無関係に一定である。したがって、ｔ₃ の時間をカウンタ７で計測することに より、被測定電圧１に対応したディジタル変換値出力１０が得られる。

【０００５】 又、制御ロジック回路９は、ｔ₂ の開始点でのカウンタ７の計数開始と、ｔ₂ の終了点での積分器入力スイッチ１１の切替えと、カウンタ７リセット後の再計 数開始と、ｔ₃ の終了点でカウンタ７の計数停止とを制御する。この制御は、コ ンパレータ６からの情報に基づいて行い、コンパレータ６は積分器３の出力電圧 が０ｖを横切る瞬間を感知し、ｔ₂ の開始点及びｔ₃ の終了点を検出する。 ここで、ｔ₃ の終了点でカウンタ７の示した値が被測定電圧１に対するディジ タル変換値出力１０、即ちＡ／Ｄ変換の結果となる。

【０００６】

【考案が解決しようとする課題】

この従来の二重積分型Ａ／Ｄ変換器は、被測定電圧１を積分した後、基準電圧 を積分することで変換を行うため、Ａ／Ｄ変換時間が長いという問題がある。又 、被測定電圧１を一定時間だけ積分器３に入力させるために、制御ロジック回路 ９でカウンタ７を制御しなければならないため、制御ロジック回路９の内部回路 が複雑になるという問題がある。 本考案の目的は、変換時間の短縮と、制御ロジック回路の簡略化を可能にした Ａ／Ｄ変換器を提供することにある。

【０００７】

【課題を解決するための手段】

本考案のＡ／Ｄ変換器は、被測定電圧がスイッチを介して入力される被測定電 圧積分器と、基準電圧がスイッチを介して入力される基準電圧積分器と、この基 準電圧積分器の出力が入力される積分器と、この積分器と前記被測定電圧積分器 の出力を加算する加算器と、この加算器の出力のゼロクロスを検出するコンパレ ータと、このゼロクロスの間だけクロックを計数し、その計数値に応じたディジ タル値を出力するカウンタと、スイッチ及びカウンタを制御する制御ロジック回 路とを備える。

【０００８】

【作用】

本考案によれば、カウンタは加算器出力のゼロクロス間だけクロックを計数す れば良く、制御ロジック回路はカウンタのリセットとスイッチのオン・オフを制 御するだけでよく、Ａ／Ｄ変換時間の短縮及び制御ロジック回路の簡略化が実現 できる。

【０００９】

【実施例】

次に、本考案について図面を参照して説明する。図１は本考案の実施例のブロ ック構成図である。被測定電圧１を入力スイッチ２Ａを介して被測定電圧積分器 １４に入力させる。又、基準電圧発生回路４で発生される基準電圧を入力スイッ チ２Ｂを介して基準電圧積分器１２に入力させ、更にその出力を積分器１３に入 力させる。そして、前記各積分器１３，１４の出力を加算器５に入力して加算す る。この加算器５の出力はコンパレータ６で０ｖを横切る瞬間が感知された上で 、カウンタ７に出力され、ディジタル変換出力１０として出力される。前記入力 スイッチ２Ａ，２Ｂのオン・オフ動作と、カウンタ７のリセット動作は、コンパ レータ６における状態に基づいて制御ロジック回路９により制御されるように構 成されている。

【００１０】 このような構成によれば、制御ロジック回路９によりカウンタ７をリセットし てから、被測定電圧１と基準電圧発生回路４の入力スイッチ２Ａ，２Ｂを同時に 閉じ、積分器１４と積分器１２に夫々電圧を入力する。基準電圧積分器１２の出 力電圧は、更に積分器１３に入力され、この積分器１３の出力電圧と被測定電圧 積分器１４の出力電圧とを加算器５に入力する。加算器５の出力電圧は放物線状 に変化するので、コンパレータ６により加算器５の出力電圧が０ｖを横切る点、 即ちゼロクロスから次のゼロクロスまでを感知し、この間発振回路８から出力さ れてくる一定周期のクロックをカウンタ７により計数することで、その計数した 値がディジタル変換値出力１０となる。

【００１１】 図２は本考案における加算器５の出力、即ちコンパレータ６の入力電圧波形で ある。被測定電圧１の積分器１４の出力電圧は、次式により与えられる。 Ｖ_{out 14}＝−１／ａ・∫Ｖ_inｄｔ＝−Ｖ_inｔ／ａ 但し、Ｖ_{out 14}は積分器１４の出力電圧、Ｖ_inは被測定電圧１、ａは積分器１ ４の内部の抵抗値、及びコンデンサ容量により決まる定数である。 基準電圧の積分器１２の出力電圧も同様に次式により与えられる。 Ｖ_{out 12}＝−１／ａ・∫Ｖ_ref ｄｔ＝−Ｖ_ref ｔ／ａ 但し、Ｖ_{out 12}は積分器１２の出力電圧、Ｖ_ref は基準電圧、ａは積分器１２ の内部部品により決まる定数であり、ここでは積分器１４の内部部品定数と等し いとする。

【００１２】 この積分器１２の出力電圧を、更に積分するための積分器１３の出力電圧も同 様に次式により与えられる。 Ｖ_{out 13}＝−１／ａ・∫Ｖ_{out 12}ｄｔ＝Ｖ_ref ｔ² ／２ａ² したがって、加算器５の出力電圧は次式により与えられる。 Ｖ_ref ｔ² ／２ａ² −Ｖ_inｔ／ａ 即ち、加算器５の出力電圧は被測定電圧１に比例して時間と共に放物線状に変 化する。

【００１３】 ここで、加算器５の出力電圧に対してコンパレータ６によりゼロクロスを検出 し、ゼロクロスとゼロクロスの間、即ち図２のｔ₁ の時間をカウンタ７で計測す る。加算器５の出力電圧がゼロとなる時間をｔとおくと、ｔは次式により与えら れる。 ｔ＝０ 又は ２ａＶ_in／Ｖ_ref ｔは被測定電圧に依存しており、図２のｔ₁ の時間を計測することで、被測定 電圧に対応したディジタル変換値出力１０が得られる。

【００１４】

【考案の効果】

以上説明したように本考案は、加算器出力のゼロクロス間だけカウンタがクロ ックを計数することでＡ／Ｄ変換が実行できるため、従来のＡ／Ｄ変換器のノイ ズマージンが大きいという利点を備えたまま、変換時間を５０％以上短縮するこ とができる。又、制御ロジック回路はスイッチのオン・オフと、カウンタのリセ ットだけを行えばよいため、従来のロジック回路に比べて簡素化が可能となる。

【図面の簡単な説明】

【図１】本考案のＡ／Ｄ変換器の一実施例のブロック図
である。

【図２】図１の実施例における加算器の出力電圧波形を
示す図である。

【図３】従来の二重積分型Ａ／Ｄ変換器のブロック図で
ある。

【図４】図３のＡ／Ｄ変換器における積分器の出力電圧
波形を示した図である。

【符号の説明】

１ 被測定電圧 ２Ａ，２Ｂ スイッチ ５ 加算器 ６ コンパレータ ７ カウンタ ８ 発振回路 ９ 制御ロジック回路 １０ ディジタル変換出力 １２ 基準電圧積分器 １３ 積分器 １４ 被測定電圧積分器

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 被測定電圧がスイッチを介して入力され
   る被測定電圧積分器と、基準電圧がスイッチを介して入
   力される基準電圧積分器と、この基準電圧積分器の出力
   が入力される積分器と、この積分器と前記被測定電圧積
   分器の出力を加算する加算器と、この加算器の出力のゼ
   ロクロスを検出するコンパレータと、このゼロクロスの
   間だけクロックを計数し、その計数値に応じたディジタ
   ル値を出力するカウンタと、前記スイッチ及びカウンタ
   を制御する制御ロジック回路とを備えることを特徴とす
   る二重積分型アナログ／ディジタル変換器。