JPH08124967A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08124967A JPH08124967A JP6282920A JP28292094A JPH08124967A JP H08124967 A JPH08124967 A JP H08124967A JP 6282920 A JP6282920 A JP 6282920A JP 28292094 A JP28292094 A JP 28292094A JP H08124967 A JPH08124967 A JP H08124967A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- silicon
- printed wiring
- silicon circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置における熱応力の発生を防止する
とともに、高密度化を図り、かつ組立工数の削減を可能
にしたパッケージ構造を提供する。 【構成】 シリコン回路基板１上にシリコンのＩＣチッ
プ２を搭載し、このシリコン回路基板１をフレキシブル
性の接着樹脂５によりプリント配線基板４に実装し、プ
リント配線基板４上に設けた封止樹脂７で封止する。シ
リコン回路基板１とプリント配線基板４との間の熱応力
をフレキシブル性の接着樹脂５により吸収し、ＩＣチッ
プ２に熱応力が影響することを防止する。
とともに、高密度化を図り、かつ組立工数の削減を可能
にしたパッケージ構造を提供する。 【構成】 シリコン回路基板１上にシリコンのＩＣチッ
プ２を搭載し、このシリコン回路基板１をフレキシブル
性の接着樹脂５によりプリント配線基板４に実装し、プ
リント配線基板４上に設けた封止樹脂７で封止する。シ
リコン回路基板１とプリント配線基板４との間の熱応力
をフレキシブル性の接着樹脂５により吸収し、ＩＣチッ
プ２に熱応力が影響することを防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
シリコンＩＣチップをプリント配線基板に搭載する半導
体装置に関する。
シリコンＩＣチップをプリント配線基板に搭載する半導
体装置に関する。
【０００２】
【従来の技術】従来、シリコンＩＣチップ（以下、単に
チップと称する）をプリント配線基板に実装する構造と
して、図１８に示すように、チップ３１の電極３１ａに
半田バンプ３２を形成し、この半田バンプ３２をプリン
ト配線基板３３の回路パターン３３ａに直接接続する構
造がとられている。しかしながら、この構造では、チッ
プ３１とプリント配線基板３３との熱膨張係数の差によ
って、周囲温度が変化すると両者間に熱応力が発生し、
半田バンプ３２による接続部が剥離され、あるいはチッ
プ３１に割れが発生する等の不具合が発生する。この不
具合は、チップ３１とプリント配線基板３３との熱膨張
係数の差が大きいほど、またチップサイズが大きくなる
ほど顕著に現れる。
チップと称する）をプリント配線基板に実装する構造と
して、図１８に示すように、チップ３１の電極３１ａに
半田バンプ３２を形成し、この半田バンプ３２をプリン
ト配線基板３３の回路パターン３３ａに直接接続する構
造がとられている。しかしながら、この構造では、チッ
プ３１とプリント配線基板３３との熱膨張係数の差によ
って、周囲温度が変化すると両者間に熱応力が発生し、
半田バンプ３２による接続部が剥離され、あるいはチッ
プ３１に割れが発生する等の不具合が発生する。この不
具合は、チップ３１とプリント配線基板３３との熱膨張
係数の差が大きいほど、またチップサイズが大きくなる
ほど顕著に現れる。
【０００３】このため、このような熱応力を吸収するた
めに、特開平４−２９３３７号公報では、図１９に示す
ように多層プリント配線基板４１に、その断面がチップ
４２の半田バンプに合致するようにガラスエポキシ基板
を積層してフリップチップ用の基板パッド４３を形成
し、かつ基板パッド４３間に深い溝４４を形成してい
る。したがって、チップ４２の半田バンプを基板パッド
４３に対して接続すると、個々の基板パッド４３は深い
溝４４によって独立して柔軟性が持たせることができる
ため、熱応力を吸収することができる。
めに、特開平４−２９３３７号公報では、図１９に示す
ように多層プリント配線基板４１に、その断面がチップ
４２の半田バンプに合致するようにガラスエポキシ基板
を積層してフリップチップ用の基板パッド４３を形成
し、かつ基板パッド４３間に深い溝４４を形成してい
る。したがって、チップ４２の半田バンプを基板パッド
４３に対して接続すると、個々の基板パッド４３は深い
溝４４によって独立して柔軟性が持たせることができる
ため、熱応力を吸収することができる。
【０００４】また、他の対策として、特開平５−２９４
８９号公報では、図２０に示すように、セラミック多層
配線基板５１にチップ５２を半田バンプ５３により接続
している。なお、この例ではチップ５２は上面がキャッ
プ５４に半田付けされており、キャップ５４はセラミッ
ク多層配線基板５１に半田５５により固定されており、
その上面には冷却板５６が取り付けられている。この構
成では、チップ５２を構成するシリコンの熱膨張係数α
１とセラミック多層配線基板５１の熱膨張係数α２の差
は１０％以内であり、かつチップ５２の温度上昇ΔＴ
１、セラミック多層配線基板５１の温度上昇ΔＴ２とす
ると、α２／α１の値を所定の誤差範囲内でΔＴ１／Δ
Ｔ２に等しくなるようにセラミック多層配線基板５１の
熱膨張係数α２を設定し、半田バンプ５３による接続部
での応力を緩和している。
８９号公報では、図２０に示すように、セラミック多層
配線基板５１にチップ５２を半田バンプ５３により接続
している。なお、この例ではチップ５２は上面がキャッ
プ５４に半田付けされており、キャップ５４はセラミッ
ク多層配線基板５１に半田５５により固定されており、
その上面には冷却板５６が取り付けられている。この構
成では、チップ５２を構成するシリコンの熱膨張係数α
１とセラミック多層配線基板５１の熱膨張係数α２の差
は１０％以内であり、かつチップ５２の温度上昇ΔＴ
１、セラミック多層配線基板５１の温度上昇ΔＴ２とす
ると、α２／α１の値を所定の誤差範囲内でΔＴ１／Δ
Ｔ２に等しくなるようにセラミック多層配線基板５１の
熱膨張係数α２を設定し、半田バンプ５３による接続部
での応力を緩和している。
【０００５】更に、特開平２−１１６１５２号公報で
は、図２１のように、リードフレーム６１の基板搭載用
マウントアイランド６２にシリコン回路基板６３が貼り
付けられ、ボンディングワイヤ６４により相互接続され
ている。また、シリコン回路基板６３にはチップ６５が
半田バンプ６６により搭載されている。そして、全体を
トランスファーモールド樹脂６７によりパッケージング
している。この構成では、シリコン回路基板６３とチッ
プ６５とが同じシリコンで構成されているため、両者の
熱膨張係数は等しく、熱応力の発生を防止することがで
きる。また、シリコン回路基板６３を使用することで配
線密度が飛躍的に向上し、受動素子をシリコン回路基板
に一体的に形成でき、実装密度が向上できる。
は、図２１のように、リードフレーム６１の基板搭載用
マウントアイランド６２にシリコン回路基板６３が貼り
付けられ、ボンディングワイヤ６４により相互接続され
ている。また、シリコン回路基板６３にはチップ６５が
半田バンプ６６により搭載されている。そして、全体を
トランスファーモールド樹脂６７によりパッケージング
している。この構成では、シリコン回路基板６３とチッ
プ６５とが同じシリコンで構成されているため、両者の
熱膨張係数は等しく、熱応力の発生を防止することがで
きる。また、シリコン回路基板６３を使用することで配
線密度が飛躍的に向上し、受動素子をシリコン回路基板
に一体的に形成でき、実装密度が向上できる。
【０００６】
【発明が解決しようとする課題】このように従来の熱応
力に対処するための構成において、図１９の独立した基
板パッド４３を形成する構成では、プリント配線基板４
１の製造工程が複雑になり、コスト高をまねくという問
題がある。更に、プリント配線基板４１の配線密度は３
０ｃｍ／ｃｍ2 ／層であるため、高密度化には適さない
という問題がある。また、複数のチップを搭載した場合
もチップの間隔を狭めることができない。
力に対処するための構成において、図１９の独立した基
板パッド４３を形成する構成では、プリント配線基板４
１の製造工程が複雑になり、コスト高をまねくという問
題がある。更に、プリント配線基板４１の配線密度は３
０ｃｍ／ｃｍ2 ／層であるため、高密度化には適さない
という問題がある。また、複数のチップを搭載した場合
もチップの間隔を狭めることができない。
【０００７】また、図２０のセラミック多層配線基板５
１を用いる構成では、熱膨張係数がシリコンチップに近
いが若干の差は存在しているため、熱応力を完全に防止
することはできない。更に、配線密度は４０〜２００ｃ
ｍ／ｃｍ2 ／層であり、高密度化には制限がある。
１を用いる構成では、熱膨張係数がシリコンチップに近
いが若干の差は存在しているため、熱応力を完全に防止
することはできない。更に、配線密度は４０〜２００ｃ
ｍ／ｃｍ2 ／層であり、高密度化には制限がある。
【０００８】これに対し、図２１のシリコン回路基板６
３を用いた構成では、チップ６５とシリコン回路基板６
３との熱膨張係数が等しいため熱応力の発生を防止する
点では有効である。しかしながら、この構成では、トラ
ンスファーモールド樹脂６７によりパッケージングして
いるため、このモールド樹脂６７の熱応力がシリコン回
路基板６３やチップ６５に作用することになる。また、
リードフレーム６１はリード数を多くすることが難しい
ため、搭載するチップ数にも限界があり、高密度の実装
が困難になる。更に、シリコン回路基板６３をリードフ
レーム６１にボンディングワイヤ６４で接続し、更に実
装時にはこのリードフレーム６１のアウターリードを実
装基板に接続することが必要とされるため、接続箇所の
数が極めて多くなり、その接続工程が煩雑なものにな
り、組立工数が多くなるという問題もある。
３を用いた構成では、チップ６５とシリコン回路基板６
３との熱膨張係数が等しいため熱応力の発生を防止する
点では有効である。しかしながら、この構成では、トラ
ンスファーモールド樹脂６７によりパッケージングして
いるため、このモールド樹脂６７の熱応力がシリコン回
路基板６３やチップ６５に作用することになる。また、
リードフレーム６１はリード数を多くすることが難しい
ため、搭載するチップ数にも限界があり、高密度の実装
が困難になる。更に、シリコン回路基板６３をリードフ
レーム６１にボンディングワイヤ６４で接続し、更に実
装時にはこのリードフレーム６１のアウターリードを実
装基板に接続することが必要とされるため、接続箇所の
数が極めて多くなり、その接続工程が煩雑なものにな
り、組立工数が多くなるという問題もある。
【０００９】
【発明の目的】本発明の目的は、熱応力の発生を防止す
るとともに、高密度化を図り、かつ組立工数の削減を可
能にした半導体装置を提供することにある。
るとともに、高密度化を図り、かつ組立工数の削減を可
能にした半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の第１の発明の半
導体装置は、シリコン回路基板上にシリコンのＩＣチッ
プを搭載し、前記シリコン回路基板をフレキシブル性の
接着樹脂によりプリント配線基板に実装することを特徴
とする。この場合、シリコン回路基板とＩＣチップと
を、プリント配線基板上に設けた封止樹脂或いは金属キ
ャップで封止し、或いはプリント配線基板の両面にそれ
ぞれＩＣチップを搭載したシリコン回路基板を対向する
ように実装することが好ましい。
導体装置は、シリコン回路基板上にシリコンのＩＣチッ
プを搭載し、前記シリコン回路基板をフレキシブル性の
接着樹脂によりプリント配線基板に実装することを特徴
とする。この場合、シリコン回路基板とＩＣチップと
を、プリント配線基板上に設けた封止樹脂或いは金属キ
ャップで封止し、或いはプリント配線基板の両面にそれ
ぞれＩＣチップを搭載したシリコン回路基板を対向する
ように実装することが好ましい。
【００１１】本発明の第２の発明の半導体装置は、シリ
コン回路基板上にシリコンのＩＣチップを搭載し、プリ
ント配線基板に凹部を設け、この凹部内に前記シリコン
回路基板を内装し、かつフレキシブル性の接着樹脂で実
装することを特徴とする。
コン回路基板上にシリコンのＩＣチップを搭載し、プリ
ント配線基板に凹部を設け、この凹部内に前記シリコン
回路基板を内装し、かつフレキシブル性の接着樹脂で実
装することを特徴とする。
【００１２】本発明の第３の発明の半導体装置は、シリ
コン回路基板上にシリコンのＩＣチップを搭載し、シリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を介してフレキシブル性の接着樹脂により前記シリ
コン回路基板をプリント配線基板に実装することを特徴
とする。
コン回路基板上にシリコンのＩＣチップを搭載し、シリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を介してフレキシブル性の接着樹脂により前記シリ
コン回路基板をプリント配線基板に実装することを特徴
とする。
【００１３】この場合、シリコン回路基板上にシリコン
のＩＣチップを搭載し、前記シリコン回路基板をフレキ
シブル性の接着樹脂によりプリント配線基板に実装し、
かつシリコンとプリント配線基板との中間の熱膨張係数
の応力緩和板を前記プリント配線基板の反対面に前記シ
リコン回路基板に対向するようにフレキシブル性の接着
樹脂により実装してもよい。
のＩＣチップを搭載し、前記シリコン回路基板をフレキ
シブル性の接着樹脂によりプリント配線基板に実装し、
かつシリコンとプリント配線基板との中間の熱膨張係数
の応力緩和板を前記プリント配線基板の反対面に前記シ
リコン回路基板に対向するようにフレキシブル性の接着
樹脂により実装してもよい。
【００１４】本発明の第４の発明の半導体装置は、シリ
コン回路基板上にシリコンのＩＣチップを搭載し、前記
シリコン回路基板をＴＡＢテープを利用してプリント配
線基板に対してフローティングされた状態で実装するこ
とを特徴とする。
コン回路基板上にシリコンのＩＣチップを搭載し、前記
シリコン回路基板をＴＡＢテープを利用してプリント配
線基板に対してフローティングされた状態で実装するこ
とを特徴とする。
【００１５】本発明の第５の発明の半導体装置は、シリ
コン回路基板上にシリコンのＩＣチップを搭載し、前記
シリコン回路基板をフレキシブル性の接着樹脂によりプ
リント配線中継板に搭載し、かつ前記プリント配線中継
板をプリント配線基板に実装することを特徴とする。
コン回路基板上にシリコンのＩＣチップを搭載し、前記
シリコン回路基板をフレキシブル性の接着樹脂によりプ
リント配線中継板に搭載し、かつ前記プリント配線中継
板をプリント配線基板に実装することを特徴とする。
【００１６】
【作用】第１の発明の半導体装置は、シリコン回路基板
とプリント配線基板との間に生じる熱応力をフレキシブ
ル性の接着樹脂により吸収し、或いは緩和し、ＩＣチッ
プやシリコン回路基板に熱応力が影響することを防止す
る。特に、シリコン回路基板とＩＣチップとを封止樹脂
或いは金属キャップで封止することで封止性を高め、か
つＩＣチップやシリコン回路基板の放熱性を高める。ま
た、プリント配線基板の両面にそれぞれシリコン回路基
板を対向するように実装することで、各シリコン回路基
板に生じる熱応力を両面で相殺し、熱応力の影響を更に
低減する。
とプリント配線基板との間に生じる熱応力をフレキシブ
ル性の接着樹脂により吸収し、或いは緩和し、ＩＣチッ
プやシリコン回路基板に熱応力が影響することを防止す
る。特に、シリコン回路基板とＩＣチップとを封止樹脂
或いは金属キャップで封止することで封止性を高め、か
つＩＣチップやシリコン回路基板の放熱性を高める。ま
た、プリント配線基板の両面にそれぞれシリコン回路基
板を対向するように実装することで、各シリコン回路基
板に生じる熱応力を両面で相殺し、熱応力の影響を更に
低減する。
【００１７】第２の発明の半導体装置は、プリント配線
基板に設けた凹部内にフレキシブル性の接着樹脂でシリ
コン回路基板を内装することで、半導体装置の薄型化を
図り、かつプリント配線基板への電気接続を短くし、高
周波特性を改善する。
基板に設けた凹部内にフレキシブル性の接着樹脂でシリ
コン回路基板を内装することで、半導体装置の薄型化を
図り、かつプリント配線基板への電気接続を短くし、高
周波特性を改善する。
【００１８】第３の発明の半導体装置は、シリコンとプ
リント配線基板との中間の熱膨張係数の応力緩和板を利
用することで、熱応力を応力緩和板により緩和し、ＩＣ
チップやシリコン回路基板に対する熱応力の影響を格段
に低減させる。また、応力緩和板をプリント配線基板の
反対面に搭載することで、シリコン回路基板に生じる熱
応力を応力緩和板によって相殺する。
リント配線基板との中間の熱膨張係数の応力緩和板を利
用することで、熱応力を応力緩和板により緩和し、ＩＣ
チップやシリコン回路基板に対する熱応力の影響を格段
に低減させる。また、応力緩和板をプリント配線基板の
反対面に搭載することで、シリコン回路基板に生じる熱
応力を応力緩和板によって相殺する。
【００１９】第４の発明の半導体装置は、シリコン回路
基板をＴＡＢテープを利用してフローティング状態でプ
リント配線基板に実装しているので、プリント配線基板
との間の熱応力が生じることを防止する。
基板をＴＡＢテープを利用してフローティング状態でプ
リント配線基板に実装しているので、プリント配線基板
との間の熱応力が生じることを防止する。
【００２０】第５の発明の半導体装置は、プリント配線
中継板にシリコン回路基板を搭載し、このプリント配線
中継板をプリント配線基板に実装しているので、プリン
ト配線中継板とシリコン回路基板との間の熱応力をフレ
キシブル性の接着樹脂により吸収し、シリコン回路基板
とプリント配線基板との間に熱応力が生じることを防止
する。
中継板にシリコン回路基板を搭載し、このプリント配線
中継板をプリント配線基板に実装しているので、プリン
ト配線中継板とシリコン回路基板との間の熱応力をフレ
キシブル性の接着樹脂により吸収し、シリコン回路基板
とプリント配線基板との間に熱応力が生じることを防止
する。
【００２１】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の第１実施例の断面図である。シリ
コン回路基板１はシリコン基板に選択酸化法や不純物導
入等により微細な配線パターンが形成され、その配線パ
ターンの一部として金属薄膜で形成されたパッドメタル
１ａが形成される。また、シリコン回路基板１には、図
示は省略するが必要に応じて抵抗や容量等の受動素子が
形成されている。そして、このシリコン回路基板１の上
面には、シリコンで形成されたトランジスタやＩＣ等の
チップ２が搭載されており、チップの下面に配設した電
極２ａが半田バンプ３により前記シリコン回路基板１の
パッドメタル１ａに接続されている。
する。図１は本発明の第１実施例の断面図である。シリ
コン回路基板１はシリコン基板に選択酸化法や不純物導
入等により微細な配線パターンが形成され、その配線パ
ターンの一部として金属薄膜で形成されたパッドメタル
１ａが形成される。また、シリコン回路基板１には、図
示は省略するが必要に応じて抵抗や容量等の受動素子が
形成されている。そして、このシリコン回路基板１の上
面には、シリコンで形成されたトランジスタやＩＣ等の
チップ２が搭載されており、チップの下面に配設した電
極２ａが半田バンプ３により前記シリコン回路基板１の
パッドメタル１ａに接続されている。
【００２２】また、シリコン回路基板１は半導体装置を
構成するプリント配線基板４の上面に搭載され、フレシ
キブル性を有するエポキシ系樹脂、或いはシリコンゲル
等の接着樹脂５を用いて取着されている。また、シリコ
ン回路基板１のパッドメタル１ａとプリント配線基板４
の回路パターン４ａとはボンディングワイヤ６で接続さ
れる。その上で、前記チップ２、シリコン回路基板１、
ボンディングワイヤ６を含む全体を封止樹脂７によりパ
ッケージングし、封止を行っている。
構成するプリント配線基板４の上面に搭載され、フレシ
キブル性を有するエポキシ系樹脂、或いはシリコンゲル
等の接着樹脂５を用いて取着されている。また、シリコ
ン回路基板１のパッドメタル１ａとプリント配線基板４
の回路パターン４ａとはボンディングワイヤ６で接続さ
れる。その上で、前記チップ２、シリコン回路基板１、
ボンディングワイヤ６を含む全体を封止樹脂７によりパ
ッケージングし、封止を行っている。
【００２３】ここで、前記したシリコン回路基板１で
は、形成可能な配線の密度は４００ｃｍ／ｃｍ3 であ
り、通常のプリント配線基板の配線密度３０ｃｍ／ｃｍ
2 に対して１０倍以上の高密度での回路形成が可能であ
る。また、前記したフレキシブル性を有するエポキシ樹
脂、或いはシリコンゲル等の接着樹脂５はシリコン回路
基板１をプリント配線基板４上に支持することができる
一方で、シリコン回路基板１をプリント回路基板４上に
微小寸法範囲内で上下方向或いは平面方向に移動可能な
状態で支持することができるものである。更に、封止樹
脂７も可及的にシリコンと熱膨張係数の近いものを用い
ている。
は、形成可能な配線の密度は４００ｃｍ／ｃｍ3 であ
り、通常のプリント配線基板の配線密度３０ｃｍ／ｃｍ
2 に対して１０倍以上の高密度での回路形成が可能であ
る。また、前記したフレキシブル性を有するエポキシ樹
脂、或いはシリコンゲル等の接着樹脂５はシリコン回路
基板１をプリント配線基板４上に支持することができる
一方で、シリコン回路基板１をプリント回路基板４上に
微小寸法範囲内で上下方向或いは平面方向に移動可能な
状態で支持することができるものである。更に、封止樹
脂７も可及的にシリコンと熱膨張係数の近いものを用い
ている。
【００２４】したがって、この構造によれば、周囲温度
が変動された場合、チップ２とシリコン回路基板１とは
同じ熱膨張係数であるシリコンで形成されているため
に、両者間に熱応力が発生することはなく、半田バンプ
３による接続部が損傷されることはなく、チップ２やシ
リコン回路基板１に割れが発生することもない。一方、
シリコン回路基板１とプリント配線基板４との間は、シ
リコンの熱膨張係数２．６×10-6／Ｋに対し、プリント
配線基板を構成するガラスエポキシ樹脂の熱膨張係数１
０〜２０×１０-6／Ｋと差が存在するが、両者はフレキ
シブル性のある接着樹脂５により接続されているため、
シリコン回路基板１とプリント配線基板４との間の熱膨
張係数の差による熱応力はこの接着樹脂５のフレキシブ
ル性により吸収され、特にシリコン回路基板１に対して
熱応力が影響されることはなく、その割れ等の発生が防
止できる。
が変動された場合、チップ２とシリコン回路基板１とは
同じ熱膨張係数であるシリコンで形成されているため
に、両者間に熱応力が発生することはなく、半田バンプ
３による接続部が損傷されることはなく、チップ２やシ
リコン回路基板１に割れが発生することもない。一方、
シリコン回路基板１とプリント配線基板４との間は、シ
リコンの熱膨張係数２．６×10-6／Ｋに対し、プリント
配線基板を構成するガラスエポキシ樹脂の熱膨張係数１
０〜２０×１０-6／Ｋと差が存在するが、両者はフレキ
シブル性のある接着樹脂５により接続されているため、
シリコン回路基板１とプリント配線基板４との間の熱膨
張係数の差による熱応力はこの接着樹脂５のフレキシブ
ル性により吸収され、特にシリコン回路基板１に対して
熱応力が影響されることはなく、その割れ等の発生が防
止できる。
【００２５】また、この構造では、シリコン回路基板１
における配線密度はプリント配線基板４の配線密度より
も１桁以上高いので、チップ２に対する配線密度を高
め、同じチップを搭載するプリント配線基板に比較して
シリコン回路基板のサイズを小型化することが可能とな
る。また、シリコン回路基板１をプリント配線基板４に
搭載する際には、フレキシブル性のある接着樹脂５で取
着する工程と、その後にボンディングワイヤ６での電気
接続を行う工程と、封止樹脂７による封止を行う工程を
行えばよい。したがって、シリコン回路基板をリードフ
レーム等に対して接続することが不要となり、製造工数
が削減されて製造の容易化を図ることが可能である。
における配線密度はプリント配線基板４の配線密度より
も１桁以上高いので、チップ２に対する配線密度を高
め、同じチップを搭載するプリント配線基板に比較して
シリコン回路基板のサイズを小型化することが可能とな
る。また、シリコン回路基板１をプリント配線基板４に
搭載する際には、フレキシブル性のある接着樹脂５で取
着する工程と、その後にボンディングワイヤ６での電気
接続を行う工程と、封止樹脂７による封止を行う工程を
行えばよい。したがって、シリコン回路基板をリードフ
レーム等に対して接続することが不要となり、製造工数
が削減されて製造の容易化を図ることが可能である。
【００２６】ここで、４０ｍｍ□のシリコン回路基板を
プリント配線基板に実装した場合の信頼性の試験結果を
示す。図１７に示すように、同一面積で接着樹脂をシリ
コン回路基板１の全面に塗布したもの（ａ）、四隅に塗
布したもの（ｂ）、縞状に塗布したもの（ｃ）について
それぞれ熱履歴の試験を行ってシリコン回路基板の接着
強度の寿命について試験を行ったところ、（ａ）に比較
して（ｂ），（ｃ）の寿命が約１．５倍向上できること
が判明した。したがって、図１の構造において、シリコ
ン回路基板１をプリント配線基板４に搭載する際には、
（ｂ），（ｃ）のように、シリコン回路基板１の裏面の
四隅、或いは縞状部分に接着樹脂５を塗布して取着を行
うことが好ましいことが判明した。
プリント配線基板に実装した場合の信頼性の試験結果を
示す。図１７に示すように、同一面積で接着樹脂をシリ
コン回路基板１の全面に塗布したもの（ａ）、四隅に塗
布したもの（ｂ）、縞状に塗布したもの（ｃ）について
それぞれ熱履歴の試験を行ってシリコン回路基板の接着
強度の寿命について試験を行ったところ、（ａ）に比較
して（ｂ），（ｃ）の寿命が約１．５倍向上できること
が判明した。したがって、図１の構造において、シリコ
ン回路基板１をプリント配線基板４に搭載する際には、
（ｂ），（ｃ）のように、シリコン回路基板１の裏面の
四隅、或いは縞状部分に接着樹脂５を塗布して取着を行
うことが好ましいことが判明した。
【００２７】図２は前記第１実施例の第１変形例の断面
図であり、図１と等価な部分には同一符号を付してある
（以下、同じ）。この実施例ではチップ２を半田バンプ
３によりシリコン回路基板１に搭載し、かつシリコン回
路基板１をフレキシブル性の接着樹脂５でプリント配線
基板４に取着し、かつボンディングワイヤ６で電気接続
を行った後、全体を金属キャップ８で覆い、この金属キ
ャップ８の開口部をプリント配線基板４に接着剤９によ
り封止状態に固着した構成を示している。この金属キャ
ップ８を被せることで気密性を高め、図１の封止樹脂７
を用いた場合のような、樹脂を通しての水分等の侵入を
防止して封止効果を改善している。また、外力に対して
も信頼性を高めることができる。更に、封止樹脂とチッ
プやシリコン回路基板との間の熱膨張係数の差による熱
応力の発生をも防止することができる。
図であり、図１と等価な部分には同一符号を付してある
（以下、同じ）。この実施例ではチップ２を半田バンプ
３によりシリコン回路基板１に搭載し、かつシリコン回
路基板１をフレキシブル性の接着樹脂５でプリント配線
基板４に取着し、かつボンディングワイヤ６で電気接続
を行った後、全体を金属キャップ８で覆い、この金属キ
ャップ８の開口部をプリント配線基板４に接着剤９によ
り封止状態に固着した構成を示している。この金属キャ
ップ８を被せることで気密性を高め、図１の封止樹脂７
を用いた場合のような、樹脂を通しての水分等の侵入を
防止して封止効果を改善している。また、外力に対して
も信頼性を高めることができる。更に、封止樹脂とチッ
プやシリコン回路基板との間の熱膨張係数の差による熱
応力の発生をも防止することができる。
【００２８】また、図３に第１実施例の第２変形例を示
すように、図１の構造を形成した上で、封止樹脂７の外
側から金属キャップ８を被せてプリント配線基板４に固
定するように構成してもよい。この実施例では金属キャ
ップ８による封止効果と封止樹脂７による封止効果とが
相乗し、極めて高い封止効果を得ることができる。特
に、金属キャップ８の内部で生じる結露等が原因とされ
る水分がチップ２やシリコン回路基板１に影響すること
を封止樹脂７により防止できる。
すように、図１の構造を形成した上で、封止樹脂７の外
側から金属キャップ８を被せてプリント配線基板４に固
定するように構成してもよい。この実施例では金属キャ
ップ８による封止効果と封止樹脂７による封止効果とが
相乗し、極めて高い封止効果を得ることができる。特
に、金属キャップ８の内部で生じる結露等が原因とされ
る水分がチップ２やシリコン回路基板１に影響すること
を封止樹脂７により防止できる。
【００２９】図４はチップの放熱効果を高めた第１実施
例の第３変形例を示しており、図２の変形例のチップ２
の上面と金属キャップ８の内面とを熱伝導性の高い接着
剤やＡｇペーストや半田等の金属材料からなる接着材料
１０により接続したものである。また、この場合、接着
材料１０はフレキシブル性を有することが好ましい。更
に、ここでは金属キャップ８の上面にヒートシンク１１
を同様に熱伝導性の高い接着剤やＡｇペーストや半田等
の接着材料１２により接続している。したがって、チッ
プで発生された熱は、接着材料１２を介して直接的に金
属キャップ８に伝熱され、その外面やヒートシンク１１
の表面から放熱されるため、チップ２及びシリコン回路
基板１の温度上昇を抑制し、熱応力の発生を更に有効に
防止する。
例の第３変形例を示しており、図２の変形例のチップ２
の上面と金属キャップ８の内面とを熱伝導性の高い接着
剤やＡｇペーストや半田等の金属材料からなる接着材料
１０により接続したものである。また、この場合、接着
材料１０はフレキシブル性を有することが好ましい。更
に、ここでは金属キャップ８の上面にヒートシンク１１
を同様に熱伝導性の高い接着剤やＡｇペーストや半田等
の接着材料１２により接続している。したがって、チッ
プで発生された熱は、接着材料１２を介して直接的に金
属キャップ８に伝熱され、その外面やヒートシンク１１
の表面から放熱されるため、チップ２及びシリコン回路
基板１の温度上昇を抑制し、熱応力の発生を更に有効に
防止する。
【００３０】図５は放熱効果を更に進めた第１実施例の
第４変形例を示しており、プリント配線基板４に貫通穴
を開設し、ここに熱伝導性の高い樹脂や金属等の電熱材
料を埋設して放熱ビア１３を構成する。そして、プリン
ト配線基板４の下面には同様に熱伝導性の高い樹脂や金
属等１２によりヒートシンク１４を接続している。この
構成では、チップ２で発生されてシリコン回路基板１に
伝達された熱、或いはシリコン回路基板１に生じた熱は
いずれも放熱ビア１３を通してプリント配線基板４の下
面側に伝熱され、ヒートシンク１４から放熱されるた
め、前記した金属キャップ８やヒートシンク１１による
放熱効果とあいまって、放熱効果を一層高めることがで
きる。
第４変形例を示しており、プリント配線基板４に貫通穴
を開設し、ここに熱伝導性の高い樹脂や金属等の電熱材
料を埋設して放熱ビア１３を構成する。そして、プリン
ト配線基板４の下面には同様に熱伝導性の高い樹脂や金
属等１２によりヒートシンク１４を接続している。この
構成では、チップ２で発生されてシリコン回路基板１に
伝達された熱、或いはシリコン回路基板１に生じた熱は
いずれも放熱ビア１３を通してプリント配線基板４の下
面側に伝熱され、ヒートシンク１４から放熱されるた
め、前記した金属キャップ８やヒートシンク１１による
放熱効果とあいまって、放熱効果を一層高めることがで
きる。
【００３１】図６は図２の変形例の構造をプリント配線
基板の両面に配設した第１実施例の第５変形例を示して
いる。この構成では、プリント配線基板４の両面に対称
な形でチップ２、シリコン回路基板１及び金属キャップ
８を実装しているため、仮にチップ２やシリコン回路基
板１とプリント配線基板４との間に熱応力が発生した場
合でも、この熱応力がプリント配線基板４の両面におい
て互いに対称な方向に発生されるため、結果として両熱
応力を相殺させ、熱応力の影響を解消することが可能と
なる。
基板の両面に配設した第１実施例の第５変形例を示して
いる。この構成では、プリント配線基板４の両面に対称
な形でチップ２、シリコン回路基板１及び金属キャップ
８を実装しているため、仮にチップ２やシリコン回路基
板１とプリント配線基板４との間に熱応力が発生した場
合でも、この熱応力がプリント配線基板４の両面におい
て互いに対称な方向に発生されるため、結果として両熱
応力を相殺させ、熱応力の影響を解消することが可能と
なる。
【００３２】図７は本発明の半導体装置の薄型化を図っ
た第２実施例を示しており、プリント配線基板４の表面
に凹部１５を形成し、この凹部１５内にシリコン回路基
板１を内装し、フレキシブル性のある接着樹脂５により
取着している。このため、凹部１５の深さ寸法分、半導
体装置の全体の高さ寸法を低減でき、半導体装置の薄型
化が実現される。また、この場合シリコン回路基板１の
表面をプリント配線基板４の表面と同じ高さとなるよう
に構成することで、ボンディングワイヤ６の長さを短く
でき、高周波特性を改善することができる。また、この
実施例においても、熱応力の影響を抑制できる点は前記
第１実施例と同様である。
た第２実施例を示しており、プリント配線基板４の表面
に凹部１５を形成し、この凹部１５内にシリコン回路基
板１を内装し、フレキシブル性のある接着樹脂５により
取着している。このため、凹部１５の深さ寸法分、半導
体装置の全体の高さ寸法を低減でき、半導体装置の薄型
化が実現される。また、この場合シリコン回路基板１の
表面をプリント配線基板４の表面と同じ高さとなるよう
に構成することで、ボンディングワイヤ６の長さを短く
でき、高周波特性を改善することができる。また、この
実施例においても、熱応力の影響を抑制できる点は前記
第１実施例と同様である。
【００３３】図８は半導体装置の平坦化を図った第２実
施例の第１変形例を示しており、プリント配線基板４に
はシリコン回路基板１及びチップ２を内装可能な２段構
成の凹部１６を形成し、この凹部１６内にシリコン回路
基板１を内装してフレキシブル性のある接着樹脂５で取
着するとともに、凹部１６内に封止樹脂７を充填してチ
ップ２を封止している。また、プリント回路基板４の表
面には凹部１６を覆うように金属板１７を被着してい
る。これにより、シリコン回路基板１とチップ２とを厚
目のプリント配線基板４内に内装でき、平坦化が可能と
なる。
施例の第１変形例を示しており、プリント配線基板４に
はシリコン回路基板１及びチップ２を内装可能な２段構
成の凹部１６を形成し、この凹部１６内にシリコン回路
基板１を内装してフレキシブル性のある接着樹脂５で取
着するとともに、凹部１６内に封止樹脂７を充填してチ
ップ２を封止している。また、プリント回路基板４の表
面には凹部１６を覆うように金属板１７を被着してい
る。これにより、シリコン回路基板１とチップ２とを厚
目のプリント配線基板４内に内装でき、平坦化が可能と
なる。
【００３４】図９は図８の変形例の放熱性を改善した第
２変形例を示しており、前記金属板１７に代えてヒート
シンク１１で凹部を覆うようにし、このヒートシンク１
１にチップ２の上面を接着材料１０により接続するよう
に構成している。このため、ヒートシンク１１を除く部
分での半導体装置の平坦性を確保した上で、チップ２で
発生した熱をヒートシンク１１を介して放熱でき、放熱
性を高めることができる。
２変形例を示しており、前記金属板１７に代えてヒート
シンク１１で凹部を覆うようにし、このヒートシンク１
１にチップ２の上面を接着材料１０により接続するよう
に構成している。このため、ヒートシンク１１を除く部
分での半導体装置の平坦性を確保した上で、チップ２で
発生した熱をヒートシンク１１を介して放熱でき、放熱
性を高めることができる。
【００３５】図１０は第２実施例の基本技術思想をプリ
ント配線基板の両面に適用した第３変形例を示してお
り、プリント配線基板４の両面に凹部１５を形成し、こ
れらの凹部１５内にそれぞれシリコン回路基板１とチッ
プ２を内装し、シリコン回路基板１をフレキシブル性の
ある接着樹脂５で取着する。また、各凹部１５を金属キ
ャップ８で覆い、気密封止したものである。したがっ
て、半導体装置の薄型化を図るとともに、プリント配線
基板４の両面に対称にシリコン回路基板１とチップ２を
実装することで、両面における熱応力を相殺して熱応力
の影響を低減することが可能である。
ント配線基板の両面に適用した第３変形例を示してお
り、プリント配線基板４の両面に凹部１５を形成し、こ
れらの凹部１５内にそれぞれシリコン回路基板１とチッ
プ２を内装し、シリコン回路基板１をフレキシブル性の
ある接着樹脂５で取着する。また、各凹部１５を金属キ
ャップ８で覆い、気密封止したものである。したがっ
て、半導体装置の薄型化を図るとともに、プリント配線
基板４の両面に対称にシリコン回路基板１とチップ２を
実装することで、両面における熱応力を相殺して熱応力
の影響を低減することが可能である。
【００３６】図１１は本発明の第３実施例を示してお
り、この実施例ではシリコン回路基板１とプリント配線
基板４との間における熱応力の緩和効果を更に高めたも
のである。前記各実施例ではシリコン回路基板１をフレ
キシブル性の接着樹脂５によりプリント配線基板４に実
装していることで熱応力を緩和しているが、シリコン回
路基板１のサイズが大きくなった場合にはその緩和効果
が十分でない場合がある。そこで、この実施例では、シ
リコン回路基板１とプリント配線基板４との間に両者の
熱膨張係数の中間の熱膨張係数を有する応力緩和板１８
を介挿している。この応力緩和板１８としては、例えば
熱膨張係数が４．５×10-6／Ｋの窒化アルミニウムが用
いられる。その他、ＣｕＷ（６．５×１０-6／Ｋ）、コ
バー（５．２×１０-6／Ｋ）、Ｍｏ（５．０×１０-6／
Ｋ）等の金属や、Ａｌ2 Ｏ3 （６．７×１０-6／Ｋ），
ＳｉＣ（３．７×１０-6／Ｋ），ムライト（３．５×１
０-6／Ｋ）等のセラミックが用いられる。
り、この実施例ではシリコン回路基板１とプリント配線
基板４との間における熱応力の緩和効果を更に高めたも
のである。前記各実施例ではシリコン回路基板１をフレ
キシブル性の接着樹脂５によりプリント配線基板４に実
装していることで熱応力を緩和しているが、シリコン回
路基板１のサイズが大きくなった場合にはその緩和効果
が十分でない場合がある。そこで、この実施例では、シ
リコン回路基板１とプリント配線基板４との間に両者の
熱膨張係数の中間の熱膨張係数を有する応力緩和板１８
を介挿している。この応力緩和板１８としては、例えば
熱膨張係数が４．５×10-6／Ｋの窒化アルミニウムが用
いられる。その他、ＣｕＷ（６．５×１０-6／Ｋ）、コ
バー（５．２×１０-6／Ｋ）、Ｍｏ（５．０×１０-6／
Ｋ）等の金属や、Ａｌ2 Ｏ3 （６．７×１０-6／Ｋ），
ＳｉＣ（３．７×１０-6／Ｋ），ムライト（３．５×１
０-6／Ｋ）等のセラミックが用いられる。
【００３７】この応力緩和板１８の厚さやサイズを適宜
設定してシリコン回路基板１とプリント配線基板４との
間に介挿し、フレキシブル性の接着樹脂５により接着を
行うことで、シリコン回路基板１とプリント配線基板４
との間の温度変化に伴う膨張変化を緩和し、熱応力を緩
和することができる。
設定してシリコン回路基板１とプリント配線基板４との
間に介挿し、フレキシブル性の接着樹脂５により接着を
行うことで、シリコン回路基板１とプリント配線基板４
との間の温度変化に伴う膨張変化を緩和し、熱応力を緩
和することができる。
【００３８】また、図１２に示す第３実施例の第１変形
例では、応力緩和板１８をプリント配線基板４の反対側
の面に取着している。この応力緩和板１８はシリコン回
路基板１と同様にフレキシブル性の接着樹脂５により取
着している。このため、シリコン回路基板１とプリント
配線基板４との間に生じる膨張差が、プリント配線基板
４の裏面側においても応力緩和板１８とプリント配線基
板４との間に生じることになり、両面での膨張差が相殺
され、プリント配線基板４やシリコン回路基板１に対す
る熱応力の影響を緩和することが可能となる。また、こ
の応力緩和板１８は放熱板としても機能する。この実施
例では、応力緩和板１８としては、シリコン板を利用し
てもよい。
例では、応力緩和板１８をプリント配線基板４の反対側
の面に取着している。この応力緩和板１８はシリコン回
路基板１と同様にフレキシブル性の接着樹脂５により取
着している。このため、シリコン回路基板１とプリント
配線基板４との間に生じる膨張差が、プリント配線基板
４の裏面側においても応力緩和板１８とプリント配線基
板４との間に生じることになり、両面での膨張差が相殺
され、プリント配線基板４やシリコン回路基板１に対す
る熱応力の影響を緩和することが可能となる。また、こ
の応力緩和板１８は放熱板としても機能する。この実施
例では、応力緩和板１８としては、シリコン板を利用し
てもよい。
【００３９】図１３は前記第２実施例に前記第３実施例
の技術を適用した第３実施例の第２変形例を示してお
り、プリント配線基板４に凹部１６を設け、この凹部１
６内にシリコン回路基板１及びチップ２を内装する。シ
リコン回路基板１はフレキシブル性の接着樹脂５で取着
し、凹部１６内に封止樹脂７を充填する。また、個々の
チップ２の上面にはそれぞれ接着材料１２によりヒート
シンク１１を一体的に接着し、封止樹脂７の外部に突出
させる。一方、プリント配線基板４の下面には応力緩和
板１８をフレキシブル性の接着樹脂５で取着している。
この場合でも、応力緩和板に代えてシリコン板を使用し
てもよい。
の技術を適用した第３実施例の第２変形例を示してお
り、プリント配線基板４に凹部１６を設け、この凹部１
６内にシリコン回路基板１及びチップ２を内装する。シ
リコン回路基板１はフレキシブル性の接着樹脂５で取着
し、凹部１６内に封止樹脂７を充填する。また、個々の
チップ２の上面にはそれぞれ接着材料１２によりヒート
シンク１１を一体的に接着し、封止樹脂７の外部に突出
させる。一方、プリント配線基板４の下面には応力緩和
板１８をフレキシブル性の接着樹脂５で取着している。
この場合でも、応力緩和板に代えてシリコン板を使用し
てもよい。
【００４０】この実施例では、半導体装置の薄型化を図
ると共に、特にチップ２には個々にヒートシンク１１が
ぞれぞれ独立して設けられているために、各チップ２の
放熱性を高めることができる。また、シリコン回路基板
１とプリント配線基板４との間の熱応力を応力緩和板１
８によって緩和することができることは前記図１２の例
と同じである。
ると共に、特にチップ２には個々にヒートシンク１１が
ぞれぞれ独立して設けられているために、各チップ２の
放熱性を高めることができる。また、シリコン回路基板
１とプリント配線基板４との間の熱応力を応力緩和板１
８によって緩和することができることは前記図１２の例
と同じである。
【００４１】図１４は本発明の第４実施例を示してお
り、チップ２を半田バンプ３により搭載したシリコン回
路基板１をＴＡＢテープ１９によりプリント配線基板４
に実装した例である。即ち、シリコン回路基板１のパッ
ドメタル１ａとプリント配線基板４の回路パターン４ａ
とをＴＡＢテープ１９により電気接続するとともに、Ｔ
ＡＢテープ１９が有する若干の剛性によりＴＡＢテープ
１９でシリコン回路基板１をフローティング状態に支持
している。そして、金属キャップ８を被せてプリント配
線基板４に固定し、かつ金属キャップ８の上面には接着
材料１２によりヒートシンク１１を取着している。な
お、この実施例はシリコン回路基板１のフローティング
状態を安定化するために、チップ２の上面を接着材料１
０によって金属キャップ８の内面に接着している。
り、チップ２を半田バンプ３により搭載したシリコン回
路基板１をＴＡＢテープ１９によりプリント配線基板４
に実装した例である。即ち、シリコン回路基板１のパッ
ドメタル１ａとプリント配線基板４の回路パターン４ａ
とをＴＡＢテープ１９により電気接続するとともに、Ｔ
ＡＢテープ１９が有する若干の剛性によりＴＡＢテープ
１９でシリコン回路基板１をフローティング状態に支持
している。そして、金属キャップ８を被せてプリント配
線基板４に固定し、かつ金属キャップ８の上面には接着
材料１２によりヒートシンク１１を取着している。な
お、この実施例はシリコン回路基板１のフローティング
状態を安定化するために、チップ２の上面を接着材料１
０によって金属キャップ８の内面に接着している。
【００４２】この実施例では、シリコン回路基板１はプ
リント配線基板４に対して離間された状態で保持されて
いるため、両者間に熱膨張係数の差に伴う熱応力が発生
することはほとんど無く、熱応力の影響を防止すること
ができる。また、チップ２に発生した熱は金属キャップ
８及びヒートシンク１１を介して効果的に外部に放熱す
ることができる。
リント配線基板４に対して離間された状態で保持されて
いるため、両者間に熱膨張係数の差に伴う熱応力が発生
することはほとんど無く、熱応力の影響を防止すること
ができる。また、チップ２に発生した熱は金属キャップ
８及びヒートシンク１１を介して効果的に外部に放熱す
ることができる。
【００４３】図１５は本発明の第５実施例であり、プリ
ント配線基板４と同じ素材で形成されたプリント配線中
継板２０を多層の回路パターン２０ａを有する多層配線
構造に形成し、このプリント配線中継板２０の上にシリ
コン回路基板１をフレキシブル性の接着樹脂５により取
着している。シリコン回路基板１には前記各実施例と同
様にチップ２を半田バンプ３により搭載する。そして、
この実施例ではシリコン回路基板１とチップ２の上に、
ヒートシンクを兼用する金属キャップ２１を被せてプリ
ント配線中継板２０に固定し、かつチップ２の上面を伝
熱性の接着材料１０で金属キャップ２１の内面に接着し
ている。また、前記シリコン回路基板１とプリント配線
中継板２０とはボンディングワイヤ６で電気接続され、
かつ前記プリント配線中継板２０の下面には多数のパッ
ドメタル２０ｂが形成され、このパッドメタル２０ｂに
形成した半田バンプ２２を利用してプリント配線基板４
の回路パターン４ａに実装を行っている。
ント配線基板４と同じ素材で形成されたプリント配線中
継板２０を多層の回路パターン２０ａを有する多層配線
構造に形成し、このプリント配線中継板２０の上にシリ
コン回路基板１をフレキシブル性の接着樹脂５により取
着している。シリコン回路基板１には前記各実施例と同
様にチップ２を半田バンプ３により搭載する。そして、
この実施例ではシリコン回路基板１とチップ２の上に、
ヒートシンクを兼用する金属キャップ２１を被せてプリ
ント配線中継板２０に固定し、かつチップ２の上面を伝
熱性の接着材料１０で金属キャップ２１の内面に接着し
ている。また、前記シリコン回路基板１とプリント配線
中継板２０とはボンディングワイヤ６で電気接続され、
かつ前記プリント配線中継板２０の下面には多数のパッ
ドメタル２０ｂが形成され、このパッドメタル２０ｂに
形成した半田バンプ２２を利用してプリント配線基板４
の回路パターン４ａに実装を行っている。
【００４４】この構成では、チップ２とシリコン回路基
板１との間、プリント配線中継板２０とプリント配線基
板４との間は、それぞれの素材の熱膨張係数が同じであ
るために、これらの間に熱応力が生じることはない。ま
た、シリコン回路基板１とプリント配線中継板２０との
間もフレキシブル性の接着樹脂５で接着を行っているた
めに、両者間での熱応力を抑制することができる。
板１との間、プリント配線中継板２０とプリント配線基
板４との間は、それぞれの素材の熱膨張係数が同じであ
るために、これらの間に熱応力が生じることはない。ま
た、シリコン回路基板１とプリント配線中継板２０との
間もフレキシブル性の接着樹脂５で接着を行っているた
めに、両者間での熱応力を抑制することができる。
【００４５】図１６は前記第５実施例の第２変形例を示
しており、個々のチップ２をそれぞれ図１５の実施例と
同様なパッケージ２３として構成し、これらのパッケー
ジ２３をプリント配線基板４に半田バンプ２２により実
装した構成を示している。なお、この例では各パッケー
ジ２３ではヒートシンクを有していない金属キャップ８
を用いている。この実施例では、チップサイズと同程度
の小さい占有面積のパッケージとして構成できる。
しており、個々のチップ２をそれぞれ図１５の実施例と
同様なパッケージ２３として構成し、これらのパッケー
ジ２３をプリント配線基板４に半田バンプ２２により実
装した構成を示している。なお、この例では各パッケー
ジ２３ではヒートシンクを有していない金属キャップ８
を用いている。この実施例では、チップサイズと同程度
の小さい占有面積のパッケージとして構成できる。
【００４６】
【発明の効果】以上説明したように本発明の第１の発明
の半導体装置は、シリコン回路基板上にシリコンのＩＣ
チップを搭載し、このシリコン回路基板をフレキシブル
性の接着樹脂によりプリント配線基板に実装しているの
で、シリコン回路基板とプリント配線基板との間に生じ
る熱応力をフレキシブル性の接着樹脂により吸収し、或
いは緩和し、ＩＣチップやシリコン回路基板に熱応力が
影響することを防止する。
の半導体装置は、シリコン回路基板上にシリコンのＩＣ
チップを搭載し、このシリコン回路基板をフレキシブル
性の接着樹脂によりプリント配線基板に実装しているの
で、シリコン回路基板とプリント配線基板との間に生じ
る熱応力をフレキシブル性の接着樹脂により吸収し、或
いは緩和し、ＩＣチップやシリコン回路基板に熱応力が
影響することを防止する。
【００４７】また、この発明において、シリコン回路基
板とＩＣチップとを、プリント配線基板上に設けた封止
樹脂或いは金属キャップで封止することで、封止性を高
め、かつＩＣチップやシリコン回路基板の放熱性を高め
ることができる。更に、プリント配線基板の両面にそれ
ぞれＩＣチップを搭載したシリコン回路基板を対向する
ように実装することで、各シリコン回路基板に生じる熱
応力を両面で相殺し、熱応力の影響を更に低減すること
が可能となる。
板とＩＣチップとを、プリント配線基板上に設けた封止
樹脂或いは金属キャップで封止することで、封止性を高
め、かつＩＣチップやシリコン回路基板の放熱性を高め
ることができる。更に、プリント配線基板の両面にそれ
ぞれＩＣチップを搭載したシリコン回路基板を対向する
ように実装することで、各シリコン回路基板に生じる熱
応力を両面で相殺し、熱応力の影響を更に低減すること
が可能となる。
【００４８】本発明の第２の発明の半導体装置は、プリ
ント配線基板に設けた凹部内にＩＣチップを搭載したシ
リコン回路基板を内装し、かつフレキシブル性の接着樹
脂で実装しているので、熱応力を緩和できるとともに、
半導体装置の薄型化を図り、かつプリント配線基板への
電気接続を短くでき、高周波特性を改善することができ
る。
ント配線基板に設けた凹部内にＩＣチップを搭載したシ
リコン回路基板を内装し、かつフレキシブル性の接着樹
脂で実装しているので、熱応力を緩和できるとともに、
半導体装置の薄型化を図り、かつプリント配線基板への
電気接続を短くでき、高周波特性を改善することができ
る。
【００４９】本発明の第３の発明の半導体装置は、シリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を介してＩＣチップを搭載したシリコン回路基板を
フレキシブル性の接着樹脂により実装しているので、熱
応力を応力緩和板により緩和し、ＩＣチップやシリコン
回路基板に対する熱応力の影響を格段に低減させること
ができる。特に、シリコン回路基板を実装したプリント
配線基板の反対面にシリコン回路基板に対向するように
応力緩和板を搭載することで、シリコン回路基板に生じ
る熱応力を応力緩和板によって相殺することも可能であ
る。
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を介してＩＣチップを搭載したシリコン回路基板を
フレキシブル性の接着樹脂により実装しているので、熱
応力を応力緩和板により緩和し、ＩＣチップやシリコン
回路基板に対する熱応力の影響を格段に低減させること
ができる。特に、シリコン回路基板を実装したプリント
配線基板の反対面にシリコン回路基板に対向するように
応力緩和板を搭載することで、シリコン回路基板に生じ
る熱応力を応力緩和板によって相殺することも可能であ
る。
【００５０】本発明の第４の発明の半導体装置は、ＩＣ
チップを搭載したシリコン回路基板をＴＡＢテープを利
用してプリント配線基板に対してフローティングされた
状態で実装しているので、プリント配線基板との間の熱
応力が生じることを防止することができる。
チップを搭載したシリコン回路基板をＴＡＢテープを利
用してプリント配線基板に対してフローティングされた
状態で実装しているので、プリント配線基板との間の熱
応力が生じることを防止することができる。
【００５１】本発明の第５の発明の半導体装置は、ＩＣ
チップを搭載したシリコン回路基板をフレキシブル性の
接着樹脂によりプリント配線中継板に搭載し、かつこの
プリント配線中継板をプリント配線基板に実装している
ので、プリント配線中継板とシリコン回路基板との間の
熱応力をフレキシブル性の接着樹脂により吸収し、シリ
コン回路基板とプリント配線基板との間に熱応力が生じ
ることを防止することができる。
チップを搭載したシリコン回路基板をフレキシブル性の
接着樹脂によりプリント配線中継板に搭載し、かつこの
プリント配線中継板をプリント配線基板に実装している
ので、プリント配線中継板とシリコン回路基板との間の
熱応力をフレキシブル性の接着樹脂により吸収し、シリ
コン回路基板とプリント配線基板との間に熱応力が生じ
ることを防止することができる。
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第１実施例の第１変形例の断面図であ
る。
る。
【図３】本発明の第１実施例の第２変形例の断面図であ
る。
る。
【図４】本発明の第１実施例の第３変形例の断面図であ
る。
る。
【図５】本発明の第１実施例の第４変形例の断面図であ
る。
る。
【図６】本発明の第１実施例の第５変形例の断面図であ
る。
る。
【図７】本発明の第２実施例の断面図である。
【図８】本発明の第２実施例の第１変形例の断面図であ
る。
る。
【図９】本発明の第２実施例の第２変形例の断面図であ
る。
る。
【図１０】本発明の第２実施例の第３変形例の断面図で
ある。
ある。
【図１１】本発明の第３実施例の断面図である。
【図１２】本発明の第３実施例の第１変形例の断面図で
ある。
ある。
【図１３】本発明の第３実施例の第２変形例の断面図で
ある。
ある。
【図１４】本発明の第４実施例の断面図である。
【図１５】本発明の第５実施例の断面図である。
【図１６】本発明の第５実施例の第１変形例の断面図で
ある。
ある。
【図１７】本発明におけるフレキシブル性の接着樹脂を
塗布する状態を示す図である。
塗布する状態を示す図である。
【図１８】従来の半導体装置の一例の断面図である。
【図１９】従来の半導体装置の他の例の斜視図である。
【図２０】従来の半導体装置の更に他の例の断面図であ
る。
る。
【図２１】従来の半導体装置の更に異なる他の例の断面
図である。
図である。
１ シリコン回路基板 ２ チップ（ＩＣ素子チップ） ３ 半田バンプ ４ プリント配線基板 ５ フレキシブル性を有する接着樹脂 ６ ボンディングワイヤ ７ 封止樹脂 ８ 金属キャップ １１ ヒートシンク １５，１６ 凹部 １８ 応力緩和板 １９ 放熱ビア ２０ プリント配線中継板 ２２ 半田バンプ ２３ パッケージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｅ 6921−4Ｅ 25/04 25/18 Ｈ０５Ｋ 1/18 Ｌ 8718−4Ｅ Ｈ０１Ｌ 23/12 Ｎ 25/04 Ｚ (72)発明者 日下 輝雄 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (8)
- 【請求項１】 シリコン回路基板上にシリコンのＩＣチ
ップを搭載し、前記シリコン回路基板をフレキシブル性
の接着樹脂によりプリント配線基板に実装することを特
徴とする半導体装置。 - 【請求項２】 シリコン回路基板とＩＣチップとを、プ
リント配線基板上に設けた封止樹脂或いは金属キャップ
で封止する請求項１の半導体装置。 - 【請求項３】 プリント配線基板の両面にそれぞれＩＣ
チップを搭載したシリコン回路基板を対向するように実
装する請求項１または２の半導体装置。 - 【請求項４】 シリコン回路基板上にシリコンのＩＣチ
ップを搭載し、プリント配線基板に凹部を設け、この凹
部内に前記シリコン回路基板を内装し、かつフレキシブ
ル性の接着樹脂で実装することを特徴とする半導体装
置。 - 【請求項５】 シリコン回路基板上にシリコンのＩＣチ
ップを搭載し、シリコンとプリント配線基板との中間の
熱膨張係数の応力緩和板を介してフレキシブル性の接着
樹脂により前記シリコン回路基板をプリント配線基板に
実装することを特徴とする半導体装置。 - 【請求項６】 シリコン回路基板上にシリコンのＩＣチ
ップを搭載し、前記シリコン回路基板をフレキシブル性
の接着樹脂によりプリント配線基板に実装し、かつシリ
コンとプリント配線基板との中間の熱膨張係数の応力緩
和板を前記プリント配線基板の反対面に前記シリコン回
路基板に対向するようにフレキシブル性の接着樹脂によ
り実装することを特徴とする半導体装置。 - 【請求項７】 シリコン回路基板上にシリコンのＩＣチ
ップを搭載し、前記シリコン回路基板をＴＡＢテープを
利用してプリント配線基板に対してフローティングされ
た状態で実装することを特徴とする半導体装置。 - 【請求項８】 シリコン回路基板上にシリコンのＩＣチ
ップを搭載し、前記シリコン回路基板をフレキシブル性
の接着樹脂によりプリント配線中継板に搭載し、かつ前
記プリント配線中継板をプリント配線基板に実装するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282920A JP2591499B2 (ja) | 1994-10-21 | 1994-10-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282920A JP2591499B2 (ja) | 1994-10-21 | 1994-10-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124967A true JPH08124967A (ja) | 1996-05-17 |
| JP2591499B2 JP2591499B2 (ja) | 1997-03-19 |
Family
ID=17658828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6282920A Expired - Fee Related JP2591499B2 (ja) | 1994-10-21 | 1994-10-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591499B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261860A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | プリント配線板構造 |
| DE19810070C2 (de) * | 1997-03-10 | 2001-09-13 | Yazaki Corp | Vorrichtung und Verfahren zum Preßschweißen von Leitungsdraht |
| US6360436B1 (en) | 1996-11-22 | 2002-03-26 | Yazaki Corporation | Method of manufacturing wire harnesses |
| JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
| JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
| JP2008034570A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008244104A (ja) * | 2007-03-27 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2009124091A (ja) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | 半導体パッケージモジュール |
| US20090243079A1 (en) * | 2008-03-31 | 2009-10-01 | Lim Seung-Won | Semiconductor device package |
| US7667299B2 (en) | 2004-01-27 | 2010-02-23 | Panasonic Corporation | Circuit board and method for mounting chip component |
| JP2011515842A (ja) * | 2008-03-31 | 2011-05-19 | インテル・コーポレーション | 高密度インターコネクトのためのシリコンパッチ含有マイクロエレクトロニクスパッケージおよびその製造方法 |
| JP2015220291A (ja) * | 2014-05-15 | 2015-12-07 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
| JP2016105484A (ja) * | 2012-12-20 | 2016-06-09 | インテル・コーポレーション | 高密度有機ブリッジデバイスおよび方法 |
| JP2016154240A (ja) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
| JP2016213351A (ja) * | 2015-05-11 | 2016-12-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2018037465A (ja) * | 2016-08-29 | 2018-03-08 | ウシオ電機株式会社 | 半導体パッケージおよびその製造方法 |
| US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134747A (en) * | 1980-03-25 | 1981-10-21 | Mitsubishi Electric Corp | Semiconductor device |
| JPS62195137A (ja) * | 1986-02-21 | 1987-08-27 | Fuji Electric Co Ltd | 半導体装置 |
| JPS63255930A (ja) * | 1987-04-14 | 1988-10-24 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPS63167733U (ja) * | 1987-04-20 | 1988-11-01 | ||
| JPH01199439A (ja) * | 1988-02-04 | 1989-08-10 | Hitachi Ltd | 半導体実装構造体 |
| JPH01291438A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | フリップチップの実装方法 |
| JPH04356934A (ja) * | 1991-05-31 | 1992-12-10 | Sumitomo Bakelite Co Ltd | 絶縁樹脂ペースト |
| JPH05211380A (ja) * | 1991-07-12 | 1993-08-20 | Toshiba Corp | 電子部品の実装構造 |
| JPH05326625A (ja) * | 1992-04-06 | 1993-12-10 | Nec Corp | Ｌｓｉ実装構造 |
-
1994
- 1994-10-21 JP JP6282920A patent/JP2591499B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134747A (en) * | 1980-03-25 | 1981-10-21 | Mitsubishi Electric Corp | Semiconductor device |
| JPS62195137A (ja) * | 1986-02-21 | 1987-08-27 | Fuji Electric Co Ltd | 半導体装置 |
| JPS63255930A (ja) * | 1987-04-14 | 1988-10-24 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPS63167733U (ja) * | 1987-04-20 | 1988-11-01 | ||
| JPH01199439A (ja) * | 1988-02-04 | 1989-08-10 | Hitachi Ltd | 半導体実装構造体 |
| JPH01291438A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | フリップチップの実装方法 |
| JPH04356934A (ja) * | 1991-05-31 | 1992-12-10 | Sumitomo Bakelite Co Ltd | 絶縁樹脂ペースト |
| JPH05211380A (ja) * | 1991-07-12 | 1993-08-20 | Toshiba Corp | 電子部品の実装構造 |
| JPH05326625A (ja) * | 1992-04-06 | 1993-12-10 | Nec Corp | Ｌｓｉ実装構造 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6360436B1 (en) | 1996-11-22 | 2002-03-26 | Yazaki Corporation | Method of manufacturing wire harnesses |
| US6810581B2 (en) | 1996-11-22 | 2004-11-02 | Yazaki Corporation | Crimping apparatus for sub-harness production employing movable connector tables securable to frame members |
| DE19810070C2 (de) * | 1997-03-10 | 2001-09-13 | Yazaki Corp | Vorrichtung und Verfahren zum Preßschweißen von Leitungsdraht |
| JPH10261860A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | プリント配線板構造 |
| JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
| US7667299B2 (en) | 2004-01-27 | 2010-02-23 | Panasonic Corporation | Circuit board and method for mounting chip component |
| JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
| JP2008034570A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008244104A (ja) * | 2007-03-27 | 2008-10-09 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US8395245B2 (en) | 2007-11-09 | 2013-03-12 | Hynix Semiconductor Inc. | Semiconductor package module |
| JP2009124091A (ja) * | 2007-11-09 | 2009-06-04 | Hynix Semiconductor Inc | 半導体パッケージモジュール |
| US20090243079A1 (en) * | 2008-03-31 | 2009-10-01 | Lim Seung-Won | Semiconductor device package |
| JP2011515842A (ja) * | 2008-03-31 | 2011-05-19 | インテル・コーポレーション | 高密度インターコネクトのためのシリコンパッチ含有マイクロエレクトロニクスパッケージおよびその製造方法 |
| US8441809B2 (en) | 2008-03-31 | 2013-05-14 | Intel Corporation | Microelectronic package containing silicon connecting region for high density interconnects, and method of manufacturing same |
| DE112009005576B4 (de) * | 2008-03-31 | 2024-05-08 | Intel Corporation | Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages |
| DE112009005519B4 (de) | 2008-03-31 | 2021-08-19 | Intel Corporation | Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben |
| JP2016154240A (ja) * | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
| US10672718B2 (en) | 2010-03-03 | 2020-06-02 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
| US10672713B2 (en) | 2012-12-20 | 2020-06-02 | Intel Corporation | High density organic bridge device and method |
| US10103105B2 (en) | 2012-12-20 | 2018-10-16 | Intel Corporation | High density organic bridge device and method |
| US9548264B2 (en) | 2012-12-20 | 2017-01-17 | Intel Corporation | High density organic bridge device and method |
| JP2016105484A (ja) * | 2012-12-20 | 2016-06-09 | インテル・コーポレーション | 高密度有機ブリッジデバイスおよび方法 |
| US12002762B2 (en) | 2012-12-20 | 2024-06-04 | Intel Corporation | High density organic bridge device and method |
| JP2015220291A (ja) * | 2014-05-15 | 2015-12-07 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
| JP2016213351A (ja) * | 2015-05-11 | 2016-12-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2018037465A (ja) * | 2016-08-29 | 2018-03-08 | ウシオ電機株式会社 | 半導体パッケージおよびその製造方法 |
| US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591499B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP2591499B2 (ja) | 半導体装置 | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6075288A (en) | Semiconductor package having interlocking heat sinks and method of fabrication | |
| JP3061954B2 (ja) | 半導体装置 | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US5491362A (en) | Package structure having accessible chip | |
| JP2974552B2 (ja) | 半導体装置 | |
| JP2001156246A (ja) | 集積回路チップの実装構造および実装方法 | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| US5168345A (en) | Semiconductor device having a universal die size inner lead layout | |
| JP2958380B2 (ja) | 半導体装置 | |
| JPS63239826A (ja) | 半導体装置 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3141020B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP3238906B2 (ja) | 半導体装置 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |