JPH05327148A - プリント回路用積層板 - Google Patents

プリント回路用積層板

Info

Publication number
JPH05327148A
JPH05327148A JP15575892A JP15575892A JPH05327148A JP H05327148 A JPH05327148 A JP H05327148A JP 15575892 A JP15575892 A JP 15575892A JP 15575892 A JP15575892 A JP 15575892A JP H05327148 A JPH05327148 A JP H05327148A
Authority
JP
Japan
Prior art keywords
printed circuit
thermal expansion
insulating layer
coefficient
laminated plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15575892A
Other languages
English (en)
Inventor
Masaaki Ueki
正暁 上木
Tokuo Kurokawa
徳雄 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Corp filed Critical Toshiba Chemical Corp
Priority to JP15575892A priority Critical patent/JPH05327148A/ja
Publication of JPH05327148A publication Critical patent/JPH05327148A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)

Abstract

(57)【要約】 【構成】 本発明は、絶縁層と導電層からなるプリント
回路用積層板において、絶縁層としてパラ系芳香族ポリ
アミド繊維を50%以上含有する基材に、熱硬化性樹脂を
含浸・乾燥したプリプレグを用い、絶縁層の25〜125 ℃
の温度範囲における熱膨脹率が面方向で 9〜11 ppm/
K、厚さ方向で80〜120ppm/Kであることを特徴とする
プリント回路用積層板である。 【効果】 本発明のプリント回路用積層板は、熱膨脹率
が小さく、半田クラックの発生のない、スルーホール信
頼性に優れたもので、CLCC、TSOP等の半導体装
置の実装に最適なものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CLCC、TSOP等
の熱膨脹率の小さいパッケージ形態の半導体装置の実装
に適し、スルーホール信頼性に優れたプリント回路用積
層板に関する。
【0002】
【従来の技術】近年の技術革新は目覚ましく、電子機器
のダウンサイジングは止まるところを知らない。それ
は、実装技術の高密度化、半導体の高集積化及び半導体
パッケージの小形化技術によるものであり、CLCC
(ceramic leadless chip carrier)、TSOP(thin
small outline package)等の半導体チップサイズに比
してパッケージサイズの小さい半導体装置が多用され始
めている。ところが従来、産業用機器のプリント回路用
基板として用いられてきた銅張積層板の代表的なもの、
すなわち、ガラスクロス等の基材に、熱硬化性樹脂を含
浸・乾燥したプリプレグと銅箔を加熱加圧一体に成形し
てなる銅張積層板は、必ずしもCLCC、TSOP等の
半導体装置の実装に適したものとは言えない。
【0003】CLCCはパッケージ材質がセラミックス
であり、一般に用いられるガラス基材エポキシ積層板と
は熱膨脹率が大きく異なる上に、熱応力を吸収するリー
ドを持たない。TSOPはパッケージ材質がエポキシ樹
脂封止材であっても、シリコンチップに対しての樹脂封
止材の量が少なく、全体の熱膨脹率は従来のパッケージ
に比べて非常に小さくリードも大変短い。そのため両者
ともガラス基材エポキシ積層板上に実装した場合、熱膨
脹率不整合による半田クラック不良が多発する欠点があ
る。そこで面方向の熱膨脹率の小さい積層板として、ア
ラミド基材エポキシ積層板が使用されることがある。し
かし、アラミド布積層板は機械加工が非常に難しい上に
高価で実用に適さない。またアラミドペーパー積層板は
面方向の熱膨脹率が 6〜8ppm/Kと非常に低く抑えられ
ている反面、厚み方向の熱膨脹率が 130〜300ppm/Kと
非常に大きく、基板のスルーホール信頼性に問題があっ
た。
【0004】
【発明が解決しようとする課題】本発明は、上記の事情
に鑑みてなされたもので、熱膨脹率が小さく、半田クラ
ックの発生のない、スルーホール信頼性に優れたCLC
C、TSOP等の半導体装置の実装に最適な、プリント
回路用積層板を提供しようとするものである。
【0005】
【課題を解決するための手段】本発明者らは、上記の目
的を達成しようと鋭意研究を重ねた結果、パラ系芳香族
ポリアミド繊維を50%以上含有する基材を使用すること
によって、上記の目的を達成できることを見いだし、本
発明を完成したものである。
【0006】即ち、本発明は、絶縁層と導電層からなる
プリント回路用積層板であって、絶縁層が、パラ系芳香
族ポリアミド繊維を50%以上含有する基材に熱硬化性樹
脂を含浸・乾燥したプリプレグを、成形して硬化させた
層であり、絶縁層の25〜125 ℃の温度範囲における熱膨
脹率が、面方向で 9〜11 ppm/K、厚さ方向で80〜120p
pm/Kであることを特徴とするプリント回路用積層板で
ある。
【0007】以下、本発明を詳細に説明する。
【0008】本発明に用いる基材としては、パラ系芳香
族ポリアミド繊維を50%以上含有するクロス、紙、不織
布等が挙げられ、これらは単独または混合して使用する
ことができる。パラ系芳香族ポリアミド繊維以外の繊維
は、ガラスクロス、セルロース、合成樹脂からなる繊
維、金属繊維などからなる織布、不織布、ペーパー等を
組合わみせて使用することができる。基材のうちのパラ
系芳香族ポリアミド繊維の割合が50%未満では、25〜12
5 ℃の温度範囲における熱膨脹率が面方向で 9〜11 ppm
/k 、厚み方向で80〜120ppm/k の特性を保持すること
ができず好ましくない。
【0009】本発明に用いる熱硬化性樹脂としては、溶
媒を加えて基材に含浸しやすいように粘度調整を行った
ものを使用する。具体的な樹脂としてはエポキシ樹脂、
ポリイミド樹脂およびこれらの変性樹脂等が好ましく使
用されるが、特にこれらに限定されるものではない。熱
硬化性樹脂には溶媒を加えてワニスとするが、ワニスに
は本発明の目的に反しない範囲において、高熱伝導性あ
るいは低誘電率の充填剤を配合することができる。熱伝
導性の良い充填剤としては、水酸化アルミニウム、シリ
カ等が挙げられ、また低誘電率の充填剤として弗素樹脂
粉末、中空ガラスビーズ等が挙げられる。また、必要に
応じてタルク、炭酸カルシウム等を適宜配合することが
できる。こうして得たワニスを、上述の基材に含浸・乾
燥してプリプレグをつくり、このプリプレグを絶縁層と
して使用しプリント回路用積層板を製造することができ
る。
【0010】本発明のプリント回路用積層板を構成する
導電層は、金属箔、金属鍍金層、導電ペースト層等で回
路形成可能なものであれば特に限定するものではない。
特に銅箔等の金属箔を使用する場合は、上述したプリプ
レグ複数枚を重ねて、その少なくとも片面に金属箔を配
置し、ステンレス板間に挟み加熱プレスによって一体に
積層成形し、選択エッチングにより導電層を形成できる
ので、大量生産に適しており製造上の利点が有る。金属
鍍金層を用いる場合は接着剤付積層板をつくり、接着剤
の表面に必要部分のみ鍍金して導電層を形成させる。導
電ペースト層で回路形成する場合には、積層板の表面に
スクリーン印刷等によって導電層を形成することができ
る。
【0011】こうして製造したプリント回路用積層板
は、CLCC、TSOP等の面方向の熱膨脹率の小さい
半導体装置を実装する回路板として好適に使用できる。
【0012】
【作用】パラ系芳香族ポリアミド繊維は、紡糸方向に負
の熱膨脹率を示すが繊維の径方向の熱膨脹率は正であ
る。このため抄紙時に繊維配向が面方向に偏ると面方向
の熱膨脹率はマイナスで、厚み方向の熱膨脹率が大きい
基材となる。このタイプの基材に樹脂を含浸し成形した
積層板は、面方向の熱膨脹率は小さいが厚み方向の熱膨
脹率が大きいものとなる。これは基材の挙動に加えて、
面方向の熱膨脹が抑えられた積層板のマトリックス樹脂
の膨脹応力が厚み方向に集中した結果のものである。パ
ラ系芳香族ポリアミド繊維基材の厚み方向の熱膨脹率を
小さく抑えるには、各種の方法があるが、特に制限する
ものではなくいずれの方法でも使用でき、また組合せの
方法でもよい。基材の面方向と厚み方向の熱膨脹率のバ
ランスを調整することで、積層板の膨脹率のバランスを
調整することができたものである。本発明のプリント回
路用積層板は、25〜125 ℃の温度範囲における熱膨脹率
が面方向で 9〜11 ppm/k 、厚み方向で80〜120ppm/K
と調整したことによって、CLCC、TSOP等の半導
体装置と面方向の熱膨脹率を整合させ、かつスルーホー
ル信頼性を向上させることができた。
【0013】
【実施例】本発明を実施例によって具体的に説明する
が、本発明はこれらの実施例によって限定されるもので
はない。
【0014】実施例 繊維ランダム配向の 0.07mm 厚のパラ系芳香族ポリアミ
ドペーパー基材、サーマウント(デュポン社製、商品
名)に、耐熱エポキシ樹脂ワニスを含浸・乾燥してプリ
プレグをつくり、このプリプレグ11枚を重ね、その両面
に厚さ18μm の電解銅箔を配置してステンレス板間に挟
み、加熱プレスによって一体に積層成形し、厚さ 0.8mm
のプリント回路用積層板を製造した。
【0015】比較例1 繊維平面配向の 0.1mm厚のパラ系芳香族ポリアミドペー
パー基材、テクノーラ(帝人社製、商品名)に、耐熱エ
ポキシ樹脂ワニスを含浸・乾燥してプリプレグをつく
り、このプリプレグ 8枚を重ね、その両面に厚さ18μm
の電解銅箔を配置してステンレス板間に挟み、加熱プレ
スによって一体に積層成形し、厚さ 0.8mmのプリント回
路用積層板を製造した。
【0016】比較例2 厚さ 0.8mm汎用ガラス基材エポキシプリント回路用積層
板(FR−4グレード)を用意した。
【0017】実施例および比較例1〜2で製造したプリ
ント回路用積層板について、熱膨脹率、TSOPの接続
安定性、スルーホール信頼性を試験したのでその結果を
表1に示した。本発明はいずれの特性においても優れて
おり、本発明の効果が確認された。
【0018】
【表1】 *1 :熱膨脹率測定温度範囲 CTEα1 25〜125 ℃
。 *2 :試験条件 気中ヒートサイクル −40℃・1h〜15
0 ℃・1h 。
【0019】
【発明の効果】以上の説明および表1から明らかなよう
に、本発明のプリント回路用積層板は、熱膨脹率が小さ
く、半田クラックの発生のない、スルーホール信頼性に
優れたもので、CLCC、TSOP等の半導体装置の実
装に最適なものである。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // B32B 15/08 J

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層と導電層からなるプリント回路用
    積層板であって、絶縁層が、パラ系芳香族ポリアミド繊
    維を50%以上含有する基材に熱硬化性樹脂を含浸・乾燥
    したプリプレグを、成形して硬化させた層であり、絶縁
    層の25〜125℃の温度範囲における熱膨脹率が、面方向
    で 9〜11 ppm/K、厚さ方向で80〜120ppm/Kであるこ
    とを特徴とするプリント回路用積層板。
JP15575892A 1992-05-23 1992-05-23 プリント回路用積層板 Pending JPH05327148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15575892A JPH05327148A (ja) 1992-05-23 1992-05-23 プリント回路用積層板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15575892A JPH05327148A (ja) 1992-05-23 1992-05-23 プリント回路用積層板

Publications (1)

Publication Number Publication Date
JPH05327148A true JPH05327148A (ja) 1993-12-10

Family

ID=15612770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15575892A Pending JPH05327148A (ja) 1992-05-23 1992-05-23 プリント回路用積層板

Country Status (1)

Country Link
JP (1) JPH05327148A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768334A3 (en) * 1995-10-16 1997-06-04 Sumitomo Chemical Company Limited Prepreg, process for producing the same and printed circuit substrate using the same
US6642282B2 (en) 2001-03-30 2003-11-04 Sumitomo Chemical Company, Limited Porous para-oriented aromatic polyamide film, prepreg thereof, and base substrate for printed circuit board
EP1345241A4 (en) * 2000-11-27 2004-09-08 Daikin Ind Ltd ELECTRIC INSULATING PLATE, PRE-IMPREGNATED LAMINATE AND MANUFACTURING METHOD THEREOF

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768334A3 (en) * 1995-10-16 1997-06-04 Sumitomo Chemical Company Limited Prepreg, process for producing the same and printed circuit substrate using the same
US5851646A (en) * 1995-10-16 1998-12-22 Sumitomo Chemical Company, Limited Prepreg, process for producing the same and printed circuit substrate/board using the same
EP1345241A4 (en) * 2000-11-27 2004-09-08 Daikin Ind Ltd ELECTRIC INSULATING PLATE, PRE-IMPREGNATED LAMINATE AND MANUFACTURING METHOD THEREOF
US6642282B2 (en) 2001-03-30 2003-11-04 Sumitomo Chemical Company, Limited Porous para-oriented aromatic polyamide film, prepreg thereof, and base substrate for printed circuit board

Similar Documents

Publication Publication Date Title
US6849934B2 (en) Dielectric film for printed wiring board, multilayer printed board, and semiconductor device
JPH11315479A (ja) 繊維材料およびその製法
US6492008B1 (en) Multilayer printed wiring board and electronic equipment
WO2008099940A1 (ja) 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置
JP2010238907A (ja) 積層板、多層プリント配線板および半導体装置
JPH05327148A (ja) プリント回路用積層板
JP3596899B2 (ja) 低膨張金属箔およびプリント回路用積層板
JPH06188330A (ja) 低膨張金属箔およびプリント回路用積層板
JPH08111571A (ja) プリント回路用積層板
JPH0771840B2 (ja) 銅張積層板およびその製造法
JPH04208597A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP5077661B2 (ja) 複合基板およびそのプリント配線板
JP2770485B2 (ja) 回路基板
JPH05318640A (ja) 積層板
JPH06188531A (ja) 低膨張金属箔およびプリント回路用積層板
JPH05291711A (ja) 高周波回路用基板
JPH0521957A (ja) 多層銅張積層板
JP3211608B2 (ja) 銅張積層板の製法
JP3227874B2 (ja) 積層板の製造方法
JPH07142829A (ja) プリント回路用積層板およびプリプレグ
JPH11150366A (ja) 逐次多層配線板の製造方法
JP2001030279A (ja) 積層板の製造方法
JPH03127894A (ja) プリント回路用積層板
JPS60236279A (ja) 配線用板
JPH06188558A (ja) 低膨張率金属箔およびプリント回路用積層板