JPH05327514A - データ送信装置 - Google Patents

Abstract

(57)【要約】 【目的】 クロック信号に基づいてデータ信号を同期さ
せてデータ信号を正しく送信出力信号に変調して出力す
る。 【構成】 分周部２４は、クロック入力端子２１に入力
するクロック信号を分周した第１分周信号，第２分周信
号を出力する。信号開始検出部２５は、送信中入力端子
２３に入力する送信中信号及び入力端子２２に入力する
データ信号に基づいてデータ信号の変化開始点を示す開
始点信号を出力する。読込信号出力部２６は、開始点信
号の入力時におけるタイミングと異なるタイミングモー
ドの読込信号を出力する。同期データ信号生成部２７
は、読込信号の入力タイミングに応じて読込んだ同期デ
ータ信号を出力する。変調部２８は、同期データ信号及
び分周信号に基づいて送信出力信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２進数直列伝送形式で
あるＮＲＺ符号で示されるデータ信号を、そのデータ信
号の極性に対応するように変化するマンチェスタ符号で
示される送信出力信号に変換して出力するデータ送信装
置に関する。

【０００２】

【従来の技術】２進数で示されるデータ信号を直列伝送
する形式としては、ＮＲＺ（Non Return to Zero）符号
が知られている。このＮＲＺ符号とは、同一符号極性の
論理レベルが連続する間は、同一符号極性のパルス信号
を送出するもので、「１」が連続する場合は、「０」に
復帰しない符合化形式である。

【０００３】一方、ＮＲＺ符号以外の直列伝送形式とし
ては、マンチェスタ符合が知られている。このマンチェ
スタ符合とは、データの論理「０」に対して例えば負か
ら正に反転する符合を割当てると共に、論理「１」に対
して正から負に反転する符合を割当てるものである。

【０００４】図４はＮＲＺ符合で示されるデータ信号を
マンチェスタ符合で示される送信出力信号に変換して出
力するデータ送信装置の一例を示している。この図４に
おいて、１は入力端子、２はクロック入力端子である。
入力端子１は論理積回路３と接続され、クロック入力端
子２は第１のフリップフロップ回路４及び第２のフリッ
プフロップ回路５のクロック端子と接続されていると共
にインバータ回路６を介して第３のフリップフロップ回
路７のクロック端子と接続されている。

【０００５】第２のフリップフロップ回路５の反転出力
端子Ｑｂは自己のデータ端子Ｄと接続され、正転出力端
子Ｑａは排他的論理和回路８の入力端子と接続されてい
る。第３のフリップフロップ回路７の反転出力端子Ｑｂ
は自己のデータ端子Ｄと接続され、正転出力端子Ｑａは
論理積回路３の入力端子及び論理積回路９の反転入力端
子と接続されている。論理積回路３，９の出力端子は論
理和回路１０の入力端子と接続され、論理和回路１０の
出力端子は第１のフリップフロップ回路４のデータ端子
Ｄと接続されている。第１のフリップフロップ回路４の
正転出力端子Ｑａは論理積回路９及び排他的論理和回路
８の入力端子と接続されている。そして、排他的論理和
回路８の出力端子は出力端子１１と接続されている。

【０００６】上記構成のものによれば、入力端子１にＮ
ＲＺ符合で示されるデータ信号（図５（イ）参照）が入
力すると共に、クロック入力端子２にクロック信号（同
図（ロ）参照）が入力すると、第３のフリップフロップ
回路７にインバータ回路６により反転されたクロック信
号が入力する。これにより、第３のフリップフロップ回
路７においてクロック信号の反転信号が２分周されるの
で、第３のフリップフロップ回路７からクロック信号の
２倍の周期に設定された同期クロック信号（同図（ハ）
参照）が出力される。

【０００７】そして、論理積回路３，９及び論理和回路
１０の組合わせにより、同期クロック信号の出力期間
（ハイレベル期間）におけるデータ信号若しくは同期ク
ロック信号の非出力期間（ローレベル期間）における第
１のフリップフロップ回路４からの出力レベルが第１の
フリップフロップ回路４のデータ端子Ｄに入力されるの
で、第１のフリップフロップ回路４からはクロック信号
に同期した同期データ信号（図５（ニ）参照）が出力さ
れる。

【０００８】一方、第２のフリップフロップ回路５は、
クロック信号を２分周して送信クロック信号（図５
（ホ）参照）として出力する。そして、排他的論理和回
路８は、第１のフリップフロップ回路４からの同期デー
タ信号と第２のフリップフロップ回路５からの送信クロ
ック信号との排他的論理和を生成して出力する。この結
果、出力端子１１からは同期データ信号の論理レベルに
対応したマンチェスタ符合が変調されて送信出力信号
（同図（ヘ）参照）として出力される。

【０００９】ここで、同期クロック信号は、クロック信
号をインバータ回路６により反転した後に２分周してい
るので、クロック信号を直接２分周して得られる送信ク
ロック信号に対して９０°の位相遅れがある。従って、
送信クロック信号の出力タイミングをデータ信号の論理
レベルの変化点に一致させることにより、同期クロック
信号が出力された状態でのクロック信号の出力タイミン
グ、つまりデータ信号の読取タイミングをデータ信号の
論理レベルが安定した期間に設定することができる。こ
れにより、第１のフリップフロップ回路４におけるデー
タの取込みミスを防止して、同期データ信号から送信出
力信号を正しく変調して出力することができる。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来構成のものでは、データ信号の読込みを同期クロック
信号の出力期間（ハイレベル期間）に行うため、図６に
示すように、送信クロック信号の出力タイミングが本来
のタイミングからずれてしまったときは、それに伴って
同期クロック信号の出力タイミングがずれてしまうの
で、データ信号の開始点（論理レベルの変化開始点）に
一致若しくは接近した状態でデータ信号の読取りを行う
ことになる。このようにデータ信号の読込みタイミング
がデータ信号の論理レベルの変化点と重なった場合、常
に最悪の状態でデータ信号の変調を行うことになってデ
ータ信号に対する変調ミスが発生する虞がある。しか
も、クロック信号の周波数がデータ信号の伝送速度（基
準クロック）の２倍の周波数である２ｆであるにもかか
わらず、実際にはクロック信号を２分周している関係か
ら、ｆの周波数でデータ信号の変調を行うことになる。
このため、上述のように読込みタイミングがデータ信号
の変化点と重なる事態が一旦発生すると、データ信号の
変調ミスが連続して発生してしまうという問題点があ
る。

【００１１】本発明は上記事情に鑑みてなされたもの
で、その目的は、クロック信号に基づいてＮＲＺ符号で
示されるデータ信号を変調することによりマンチェスタ
符号で示される送信出力信号を出力するものにおいて、
クロック信号に基づいてデータ信号を正確に送信出力信
号に変調して出力することができるデータ送信装置を提
供するにある。

【００１２】

【課題を解決するための手段】本発明は、２進数直列伝
送形式であるＮＲＺ符号で示されるデータ信号を、その
データ信号の極性に対応するように変化するマンチェス
タ符号で示される送信出力信号に変換して出力するデー
タ送信装置において、前記データ信号生成用の基準クロ
ックの４倍以上の周波数に設定されたクロック信号を順
次分周すると共に、その分周により前記基準クロックの
１周期を複数に分割したタイミングモードを設定するた
めの分周信号を出力する分周部を設け、前記送信中信号
及び前記データ信号を入力すると共に、前記送信中信号
の入力状態における前記データ信号の変化開始点を示す
開始点信号をクロック信号に応じて出力する信号開始検
出部を設け、前記分周部からの分周信号及び前記信号開
始検出部からの開始点信号を入力すると共に、その開始
点信号の入力時におけるタイミングモードと異なるタイ
ミングモードの読込信号を前記クロック信号に応じて出
力する読込信号出力部を設け、前記分周部からの分周信
号及び前記読込信号出力部からの読込信号を入力すると
共に、前記データ信号を前記読込信号の入力タイミング
に応じて読込んだ同期データ信号を前記クロック信号に
応じて出力する同期データ信号生成部を設け、前記同期
データ信号及び前記分周部からの分周信号を入力すると
共に、前記同期データ信号及び前記分周信号に基づいて
生成される送信出力信号を前記クロック信号に応じて出
力する変調部を設けたものである。

【００１３】

【作用】分周部は、データ信号生成用の基準クロックの
４倍以上の周波数に設定されたクロック信号を順次分周
した分周信号を出力する。このとき、分周部から出力さ
れる分周信号の組合わせによりデータ信号生成用の基準
クロックの１周期を複数に分割したタイミングモードを
設定することができる。

【００１４】信号開始検出部は、送信中信号の入力状態
におけるデータ信号の入力開始点を示す開始点信号をク
ロック信号に応じて出力する。読込信号出力部は、開始
点信号の入力時におけるタイミングモードと異なるタイ
ミングモードの読込信号をクロック信号に応じて出力す
る。同期データ信号生成部は、前記データ信号を前記読
込信号の入力タイミングに応じて読込んだ同期データ信
号をクロック信号に応じて出力する。変調部は、同期デ
ータ信号及び分周信号に基づいて送信出力信号を生成す
ると共にその送信出力信号をクロック信号に応じて出力
する。

【００１５】従って、読込信号によるデータ信号の読込
みタイミングはデータ信号のレベル変化点と異なるの
で、データ信号を確実に読込んで送信出力信号を出力す
ることができる。

【００１６】

【実施例】以下、本発明の一実施例を図１乃至図３を参
照して説明する。図２は全体の構成を概略的に示してい
る。この図２において、クロック入力端子２１にはクロ
ック信号が入力し、入力端子２２にはＮＲＺ符号で示さ
れるデータ信号が入力し、送信中入力端子２３には送信
中信号が入力する。ここで、データ信号及び送信中信号
は基準クロックに基づいて生成されるもので、送信中信
号はデータ信号の開始点（論理レベルの変化開始点）に
対応して入力するようになっているものの、その開始点
は一致していない。また、データ信号生成用の基準クロ
ックはクロック入力端子２１に入力するクロック信号と
非同期である。

【００１７】データ送信装置は、分周部２４，信号開始
検出部２５，読込信号出力部２６，同期データ信号生成
部２７及び変調部２８から構成されている。

【００１８】分周部２４は、クロック入力端子２１から
のクロック信号を１回分周した第１分周信号を出力する
と共に、その第１分周信号をさらに分周した第２分周信
号を出力する。

【００１９】信号開始検出部２５は、分周部２４からの
第１，第２分周信号，送信中入力端子２３からの送信中
信号に基づいて同期送信中信号を生成してクロック入力
端子２１からのクロック信号変調部２８に応じて出力す
ると共に開始点信号を生成してクロック信号に応じて読
込信号出力部２６及び同期データ信号生成部２７に出力
する。

【００２０】読込信号出力部２６は、分周部２４からの
第１分周信号，信号開始検出部２５からの開始点信号に
基づいて読込信号を生成してクロック入力端子２１から
のクロック信号に応じて同期データ信号生成部２７に出
力する。

【００２１】同期データ信号生成部２７は、分周部２４
からの第１，第２分周信号，読込信号出力部２６からの
読込信号，データ入力端子２２からのデータ信号，信号
開始検出部２５からの開始点信号に基づいて同期データ
信号を生成してクロック入力端子２１からのクロック信
号に応じて変調部２８に出力する。

【００２２】変調部２８は、分周部２４からの第２分周
信号，同期データ信号生成部２７からの同期データ信
号，信号開始検出部２５からの同期送信中信号に基づい
て送信出力信号を生成してクロック入力端子２１からの
クロック信号に応じて出力端子２９に出力する。

【００２３】以下、各回路の具体的構成を説明する。図
１は全体の論理回路図である。尚、本実施例において
は、クロック入力端子２１に入力するクロック信号とし
ては、データ信号生成用の基準クロックの４倍の周波数
を用いた例を示す。

【００２４】分周部２４は複数の分周カウンタを組合わ
せて成り、これは、クロック入力端子２１からクロック
信号を入力することにより、そのクロック信号を分周し
た第１分周信号を生成して出力すると共に、その第１分
周信号をさらに分周した第２分周信号を生成して出力す
る。

【００２５】信号開始検出部２５において、論理積回路
３０の入力端子は分周部２４からの第１，第２分周信号
を受けるように接続されている。論理積回路３１の入力
端子の一方は論理積回路３０の出力端子と接続され、他
方はインバータ回路３２を介して送信中入力端子２３と
接続されている。論理積回路３３の入力端子の一方は、
インバータ回路３４を介して論理積回路３０の出力端子
と接続され、他方は第１のフリップフロップ回路３５の
正転出力端子Ｑと接続されている。論理和回路３６の入
力端子は論理積回路３１，３３の出力端子と接続されて
いる。第１のフリップフロップ回路３５のデータ端子Ｄ
は論理和回路３６の出力端子と接続され、クロック端子
はクロック入力端子２１と接続されている。

【００２６】論理和回路３７の入力端子の一方はインバ
ータ回路３８を介してデータ入力端子２２と接続され、
他方は第２のフリップフロップ回路３９の正転出力端子
Ｑと接続されている。論理積回路４０の入力端子の一方
はインバータ回路４１を介して送信中入力端子２３と接
続され、他方は論理和回路３７の出力端子と接続されて
いる。

【００２７】読込信号出力部２６において、論理積回路
４２の入力端子の一方はインバータ回路４３を介して分
周部２４からの第１分周信号を入力するように接続さ
れ、他方は第３のフリップフロップ回路４４の正転出力
端子Ｑと接続されている。論理積回路４５の入力端子の
一方は分周部２４の第１分周信号を入力するように接続
され、他方はインバータ回路４６を介して第３のフリッ
プフロップ回路４４の正転出力端子Ｑと接続されてい
る。論理和回路４７の入力端子は論理積回路４２，４５
の出力端子と接続されている。論理積回路４８の入力端
子の一方は論理和回路４７の出力端子と接続され、他方
は信号開始検出部２５における第２のフリップフロップ
回路３９の正転出力端子Ｑと接続されている。

【００２８】同期データ信号生成部２７において、論理
積回路４９の入力端子の一方はインバータ回路５０を介
して読込信号出力部２６における論理積回路４５の出力
端子と接続され、他方は第４のフリップフロップ回路５
１の出力端子Ｑと接続されている。論理積回路５２の入
力端子の一方はデータ入力端子２２と接続され、他方は
読込信号出力部２６における論理積回路４５の出力端子
と接続されている。論理和回路５３の入力端子は論理積
回路４９，５３の出力端子と接続されている。論理和回
路５４の入力端子の一方は論理和回路５３の出力端子と
接続され、他方はインバータ回路５５を介して信号開始
検出部２５における第２のフリップフロップ回路３９の
正転出力端子Ｑと接続されている。第４のフリップフロ
ップ回路５１のデータ端子Ｄは論理和回路５４の出力端
子と接続され、クロック端子はクロック入力端子２１と
接続されている。

【００２９】論理積回路５６の入力端子は分周部２４か
らの第１，第２分周信号を入力するように接続されてい
る。論理積回路５７の入力端子の一方はインバータ回路
５８を介して論理積回路５６の出力端子と接続され、他
方は第５のフリップフロップ回路５９の正転出力端子Ｑ
と接続されている。論理積回路６０の入力端子は論理積
回路５６の出力端子と接続され、他方は第４のフリップ
フロップ回路５１の正転出力端子Ｑと接続されている。
論理和回路６１の入力端子は論理積回路５７，６０の出
力端子と接続されている。第５のフリップフロップ回路
５９のデータ端子Ｄは論理和回路６１の出力端子と接続
され、クロック端子はクロック入力端子２１と接続され
ている。

【００３０】変調部２８において、論理積回路６２の入
力端子の一方は分周部２４からの第２分周信号を入力す
るように接続され、他方はインバータ回路６３を介して
同期データ信号生成部２７における第５のフリップフロ
ップ回路５９の正転出力端子Ｑと接続されている。論理
積回路６４の入力端子の一方はインバータ回路６５を介
して分周部２４からの第２分周信号を入力するように接
続され、他方は同期データ信号生成部２７における第５
のフリップフロップ回路５９の正転出力端子Ｑと接続さ
れている。論理和回路６６の入力端子は論理積回路６
２，６４の出力端子と接続されている。論理積回路６７
の入力端子の一方は論理和回路６６の出力端子と接続さ
れ、他方は信号開始検出部２５における第１のフリップ
フロップ回路３５の正転出力端子Ｑと接続されている。
第６のフリップフロップ回路６８のデータ端子Ｄは論理
積回路６７の出力端子と接続され、クロック端子はクロ
ック入力端子２１と接続され、出力端子Ｑは出力端子２
９と接続されている。

【００３１】次に上記構成の作用について説明する。分
周部２４はクロック入力端子２１からのクロック信号
（図３（ロ）参照）の入力に応じてクロック信号を分周
した第１分周信号（同図（チ）参照）を出力すると共
に、その第１分周信号を分周した第２分周信号（同図
（ハ）参照）を出力している。従って、クロック信号の
出力タイミングにおける第１分周信号，第２分周信号の
出力組合わせは、図３に示すようにａ点におけるタイミ
ングモード０（両方の分周信号が「Ｌ」）、ｂ点におけ
るタイミングモード１（第１分周信号が「Ｈ」，第２分
周信号が「Ｌ」）、ｃ点におけるタイミングモード２
（第１分周信号が「Ｌ」，第２分周信号が「Ｈ」）、ｄ
点におけるタイミングモード３（両方の分周信号が
「Ｈ」）の４通りのタイミングモードを取り得る。そし
て、信号開始検出部２５，読込信号出力部２６，同期デ
ータ信号生成部２７，変調部２８は分周部２４からの第
１，第２分周信号及びクロック信号の入力に応じて動作
するようになっている。

【００３２】つまり、送信中信号（図３（ト）参照）が
入力すると、それに続いてＮＲＺ符号で示されるデータ
信号（同図（イ）参照）が入力端子２３に入力する。す
ると、信号開始検出部２５においては、送信中信号の入
力状態で第１，第２分周信号及びクロック信の入力状態
となることによりタイミングモード３（αタイミング）
となると、第１のフリップフロップ３６から同期送信中
信号（同図（ヌ）参照）が出力される。

【００３３】一方、送信中信号の入力状態でデータ信号
が入力すると、第２のフリップフロップ回路３９からク
ロック信号に応じて開始点信号（同図（ル）参照）が出
力される。

【００３４】読込信号出力部２６においては、信号開始
検出部２５からの開始点信号の入力状態で分周部２４か
ら第１分周信号を入力すると、その第１分周信号と第３
のフリップフロップ回路４４自身の出力との排他的論理
和に基づいて第３のフリップフロップ回路４４からクロ
ック信号に応じて同期クロック信号（同図（ハ）参照）
を出力する。そして、第３のフリップフロップ回路４４
からの同期クロック信号の反転信号と第１分周信号の論
理積に基づいて論理積回路４５からクロック信号に応じ
て読込信号（同図（ヲ）参照）が出力される。

【００３５】同期データ信号生成部２７において、デー
タ入力端子２２からのデータ信号，信号開始検出部２５
からの開始点信号に基づいて第４のフリップフロップ５
１からクロック信号に応じて読込データ信号を出力す
る。

【００３６】このとき、データ信号の読込タイミング
は、データ信号のレベル変化点から最初に入力するクロ
ック信号に続いて最初に入力する第１分周信号の入力状
態においてクロック信号が入力したタイミングであるの
で、そのタイミングはデータの入力タイミングモードか
ら１タイミングモード若しくは２タイミングモード遅れ
る。つまり、本実施例では、データ信号の入力開始直後
に入力するクロック信号が図３においてタイミングβで
あったので、次に入力する第１分周信号の入力状態で入
力するクロック信号はタイミングγに入力するクロック
信号ではなくてタイミングδに入力するクロック信号と
なり、この場合、データ信号の読込タイミングはデータ
の入力タイミングであるタイミングモード０から２タイ
ミングモード遅れたタイミングモード３となる。

【００３７】尚、データ信号のレベル変化直後にタイミ
ングγでクロック信号が入力したときは、次に入力する
第１分周信号の入力状態で入力するクロック信号はタイ
ミングδで入力するクロック信号となる。従って、この
場合には、データ信号の読込タイミングはデータ信号の
レベル変化点から１タイミングモードだけ遅れることに
なる。

【００３８】一方、同期データ信号生成部２７におい
て、第４のフリップフロップ回路５１からの読込データ
信号の出力状態で分周部２４から第１，第２分周信号が
入力すると共にクロック信号が入力することによりタイ
ミングモード３となると、第５のフリップフロップ回路
５９から同期データ信号（図３（ニ）参照）が生成され
て出力される。

【００３９】変調部２８において、信号開始検出部２５
からの同期送信中信号の入力状態で分周部２４から第２
分周信号と同期データ信号生成部２７との排他的論理和
に基づいて第６のフリップフロップ回路６８からクロッ
ク信号に応じて送信出力信号（図３（ヘ）参照）が生成
されて出力端子２９から出力される。

【００４０】上記構成のものによれば、データ信号の読
込タイミングを、そのデータ信号のレベル変化点から１
タイミングモード若しくは２タイミングモード遅らせる
ようにしたので、データ信号の読込タイミングがデータ
信号のレベル変化点と重なることはない。従って、デー
タ信号の読込タイミングがデータ信号のレベル変化点と
重なると常に最悪の状態でデータの取込みを行う虞があ
る従来例と違って、データの取込みミスが発生すること
はない。

【００４１】また、上記実施例の場合、分周部２４にお
いて、クロック信号に基づいて第１分周信号，第２分周
信号を生成し、それらの第１，第２分周信号及びクロッ
ク信号に基づいて各種信号を生成するようにしたので、
データ信号生成用の基準クロックとクロック信号の位相
がずれていた場合であっても、それらの位相のずれの影
響を受けることなく確実にデータ信号から送信出力信号
を生成して出力することができる。

【００４２】さらに、信号開始検出部２５からの同期送
信中信号及び同期データ信号生成部２７からの同期デー
タ信号を夫々タイミングモード３で出力するようにした
ので、送信中信号及びデータ信号の位相がずれていた場
合であっても、それらの位相のずれの影響を防止するこ
とができる。

【００４３】尚、上記実施例では、クロック信号がデー
タ信号生成用の基本クロックの４倍の周期に設定した例
を示したが、クロック信号の周期をデータ信号生成用の
基本クロック信号の周期の６，８，…倍に設定するよう
にしてもよい。

【００４４】

【発明の効果】以上の説明から明らかなように、本発明
のデータ送信装置によれば、データ信号の読込タイミン
グを、そのデータ信号のレベル変化点におけるタイミン
グモードから異なるタイミングモードで読込むようにし
たので、クロック信号に基づいてＮＲＺ符号で示される
データ信号を変調することによりマンチェスタ符号で示
される送信出力信号を出力するものにおいて、クロック
信号に基づいてデータ信号を正確に送信出力信号に変調
して出力することができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す全体の論理回路図

【図２】全体の構成を示す概略図

【図３】各信号の出力波形図

【図４】従来例を示す図１相当図

【図５】図３相当図

【図６】異常状態で示す図３相当図

【符号の説明】

２１はクロック入力端子、２２は入力端子、２３は送信
中入力端子、２５は信号開始検出部、２６は読込信号出
力部、２７は同期データ信号生成部、２９は変調部、２
９は出力端子である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年７月３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】論理和回路３７の入力端子の一方はインバ
ータ回路３８を介してデータ入力端子２２と接続され、
他方は第２のフリップフロップ回路３９の正転出力端子
Ｑと接続されている。論理積回路４０の入力端子の一方
はインバータ回路４１を介して送信中入力端子２３と接
続され、他方は論理和回路３７の出力端子と接続されて
いる。第２のフリップフロップ回路３９のデータ端子Ｄ
は論理積回路４０の出力端子と接続され、クロック端子
はクロック入力端子２１と接続されている。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】読込信号出力部２６において、論理積回路
４２の入力端子の一方はインバータ回路４３を介して分
周部２４からの第１分周信号を入力するように接続さ
れ、他方は第３のフリップフロップ回路４４の正転出力
端子Ｑと接続されている。論理積回路４５の入力端子の
一方は分周部２４の第１分周信号を入力するように接続
され、他方はインバータ回路４６を介して第３のフリッ
プフロップ回路４４の正転出力端子Ｑと接続されてい
る。論理和回路４７の入力端子は論理積回路４２，４５
の出力端子と接続されている。論理積回路４８の入力端
子の一方は論理和回路４７の出力端子と接続され、他方
は信号開始検出部２５における第２のフリップフロップ
回路３９の正転出力端子Ｑと接続されている。第３のフ
リップフロップ回路４４のデータ端子Ｄは論理積回路４
８の出力端子と接続され、クロック端子はクロック入力
端子２１と接続されている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】同期データ信号生成部２７において、論理
積回路４９の入力端子の一方はインバータ回路５０を介
して読込信号出力部２６における論理積回路４５の出力
端子と接続され、他方は第４のフリップフロップ回路５
１の出力端子Ｑと接続されている。論理積回路５２の入
力端子の一方はデータ入力端子２２と接続され、他方は
読込信号出力部２６における論理積回路４５の出力端子
と接続されている。論理和回路５３の入力端子は論理積
回路４９，５２の出力端子と接続されている。論理和回
路５４の入力端子の一方は論理和回路５３の出力端子と
接続され、他方はインバータ回路５５を介して信号開始
検出部２５における第２のフリップフロップ回路３９の
正転出力端子Ｑと接続されている。第４のフリップフロ
ップ回路５１のデータ端子Ｄは論理和回路５４の出力端
子と接続され、クロック端子はクロック入力端子２１と
接続されている。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】次に上記構成の作用について説明する。分
周部２４はクロック入力端子２１からのクロック信号
（図３（ロ）参照）の入力に応じてクロック信号を分周
した第１分周信号（同図（チ）参照）を出力すると共
に、その第１分周信号を分周した第２分周信号（同図
（リ）参照）を出力している。従って、クロック信号の
出力タイミングにおける第１分周信号，第２分周信号の
出力組合わせは、図３に示すようにａ点におけるタイミ
ングモード０（両方の分周信号が「Ｌ」）、ｂ点におけ
るタイミングモード１（第１分周信号が「Ｈ」，第２分
周信号が「Ｌ」）、ｃ点におけるタイミングモード２
（第１分周信号が「Ｌ」，第２分周信号が「Ｈ」）、ｄ
点におけるタイミングモード３（両方の分周信号が
「Ｈ」）の４通りのタイミングモードを取り得る。そし
て、信号開始検出部２５，読込信号出力部２６，同期デ
ータ信号生成部２７，変調部２８は分周部２４からの第
１，第２分周信号及びクロック信号の入力に応じて動作
するようになっている。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ２進数直列伝送形式であるＮＲＺ符号で
   示されるデータ信号を、そのデータ信号の極性に対応す
   るように変化するマンチェスタ符号で示される送信出力
   信号に変換して出力するデータ送信装置において、 前記データ信号生成用の基準クロックの４倍以上の周波
   数に設定されたクロック信号を順次分周するように設け
   られ、その分周により前記基準クロックの１周期を複数
   に分割したタイミングモードを設定するための分周信号
   を出力する分周部と、 前記送信中信号及び前記データ信号を入力するように設
   けられ、前記送信中信号の入力状態における前記データ
   信号の変化開始点を示す開始点信号をクロック信号に応
   じて出力する信号開始検出部と、 前記分周部からの分周信号及び前記信号開始検出部から
   の開始点信号を入力するように設けられ、その開始点信
   号の入力時におけるタイミングモードと異なるタイミン
   グモードの読込信号を前記クロック信号に応じて出力す
   る読込信号出力部と、 前記分周部からの分周信号及び前記読込信号出力部から
   の読込信号を入力するように設けられ、前記データ信号
   を前記読込信号の入力タイミングに応じて読込んだ同期
   データ信号を前記クロック信号に応じて出力する同期デ
   ータ信号生成部と、 前記同期データ信号及び前記分周部からの分周信号を入
   力するように設けられ、前記同期データ信号及び前記分
   周信号に基づいて生成される送信出力信号を前記クロッ
   ク信号に応じて出力する変調部とを備えたことをことを
   特徴とするデータ送信装置。