JPH05334568A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH05334568A JPH05334568A JP4194956A JP19495692A JPH05334568A JP H05334568 A JPH05334568 A JP H05334568A JP 4194956 A JP4194956 A JP 4194956A JP 19495692 A JP19495692 A JP 19495692A JP H05334568 A JPH05334568 A JP H05334568A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- data transmission
- control unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Cash Registers Or Receiving Machines (AREA)
Abstract
(57)【要約】
【目的】 電子機器が接続された複数のデータ伝送ライ
ンの間において、各伝送ラインの状態に応じてデータの
伝送制御ができるようにする。 【構成】 制御部１１には複数のデータ伝送ライン６が
接続され、さらに、各データ伝送ライン６には複数の電
子式キャッシュレジスタが接続されている。そして、制
御部１１には電子式キャッシュレジスタより受信したデ
ータに基づき伝送制御を行なうプログラムが記憶されＲ
ＯＭが設けられ、このＲＯＭに記憶されたプログラムに
基づき、受信したデータに応じた伝送制御部がＣＰＵに
よって実行され、上記各データ伝送ライン間のデータ伝
送が行なわれる。このように、伝送されるデータに応じ
て電子式キャッシュレジスタ間におけるデータの伝送を
制御することでデータ伝送が円滑にできる。
ンの間において、各伝送ラインの状態に応じてデータの
伝送制御ができるようにする。 【構成】 制御部１１には複数のデータ伝送ライン６が
接続され、さらに、各データ伝送ライン６には複数の電
子式キャッシュレジスタが接続されている。そして、制
御部１１には電子式キャッシュレジスタより受信したデ
ータに基づき伝送制御を行なうプログラムが記憶されＲ
ＯＭが設けられ、このＲＯＭに記憶されたプログラムに
基づき、受信したデータに応じた伝送制御部がＣＰＵに
よって実行され、上記各データ伝送ライン間のデータ伝
送が行なわれる。このように、伝送されるデータに応じ
て電子式キャッシュレジスタ間におけるデータの伝送を
制御することでデータ伝送が円滑にできる。
Description
【０００１】
【産業上の利用分野】本発明は複数の電子機器、例え
ば、電子式キャッシュレジスタからのデータを収集する
データ伝送装置に関するものである。
ば、電子式キャッシュレジスタからのデータを収集する
データ伝送装置に関するものである。
【０００２】
【従来の技術】従来、このようなデータ伝送装置として
は、ＰＯＳ（販売時点情報管理装置）のインラインシス
テム等があるが、このようなものは同一ライン上に多数
のＰＯＳ端末が接続されている。そして、各ＰＯＳ端末
は、例えば、食料品売場と衣料品売場等のように違う売
場で用いられる場合がある。
は、ＰＯＳ（販売時点情報管理装置）のインラインシス
テム等があるが、このようなものは同一ライン上に多数
のＰＯＳ端末が接続されている。そして、各ＰＯＳ端末
は、例えば、食料品売場と衣料品売場等のように違う売
場で用いられる場合がある。
【０００３】
【発明が解決しようとする課題】しかしながらこのよう
なものでは、同一のラインを用いているため、衣料品売
場は例えば単品収集、食料品売場は例えばスキャニング
を夫々行なう場合には、インライン上のトラフィック量
はかなり多く、時にはＰＯＳ端末がインライン上にデー
タを出せないため一時的にとまってしまうという問題点
があった。この場合、各売場のラインを別々にすればよ
いのだが、そうすると、各ＰＯＳ端末の精算データをデ
ータ収集装置等の特定の一つの機器に一括して収集する
ことができず、データ収集を円滑に行なうことができな
いという問題を生じてしまう。そこで、ＰＯＳ端末等の
電子機器が接続された複数のデータ伝送ラインの間にお
いて、各売場間の電子機器でデータの伝送を行なう場合
と、売場内の電子機器だけでデータ伝送する場合等のデ
ータの伝送を考慮してデータ伝送制御を行なうことが望
まれている。この発明の課題は、伝送されるデータに応
じて電子機器間におけるデータの伝送を制御することで
ある。
なものでは、同一のラインを用いているため、衣料品売
場は例えば単品収集、食料品売場は例えばスキャニング
を夫々行なう場合には、インライン上のトラフィック量
はかなり多く、時にはＰＯＳ端末がインライン上にデー
タを出せないため一時的にとまってしまうという問題点
があった。この場合、各売場のラインを別々にすればよ
いのだが、そうすると、各ＰＯＳ端末の精算データをデ
ータ収集装置等の特定の一つの機器に一括して収集する
ことができず、データ収集を円滑に行なうことができな
いという問題を生じてしまう。そこで、ＰＯＳ端末等の
電子機器が接続された複数のデータ伝送ラインの間にお
いて、各売場間の電子機器でデータの伝送を行なう場合
と、売場内の電子機器だけでデータ伝送する場合等のデ
ータの伝送を考慮してデータ伝送制御を行なうことが望
まれている。この発明の課題は、伝送されるデータに応
じて電子機器間におけるデータの伝送を制御することで
ある。
【０００４】
【課題を解決するための手段】この発明の手段は次の通
りである。電子機器が接続された第１及び第２のデータ
伝送ラインの間に伝送制御装置（制御部１１等）、この
伝送制御装置には受信したデータに基づく伝送制御を行
なうプログラムが記憶されるプログラム記憶手段（ＲＯ
Ｍ２８等）、このプログラム記憶手段に記憶されたプロ
グラムに基づき受信したデータに応じた伝送制御を実行
する制御処理手段（ＣＰＵ１４等）、この制御処理手段
の伝送制御に基づいて上記各データ伝送ライン間のデー
タ伝送を行なう伝送手段（ＣＰＵ１４、伝送制御部１
２、１３等）とを備えるものである。なお、括弧内は上
記各手段が実施例においてはどのように具体化されたか
を明瞭にするために参考に付加したものである。
りである。電子機器が接続された第１及び第２のデータ
伝送ラインの間に伝送制御装置（制御部１１等）、この
伝送制御装置には受信したデータに基づく伝送制御を行
なうプログラムが記憶されるプログラム記憶手段（ＲＯ
Ｍ２８等）、このプログラム記憶手段に記憶されたプロ
グラムに基づき受信したデータに応じた伝送制御を実行
する制御処理手段（ＣＰＵ１４等）、この制御処理手段
の伝送制御に基づいて上記各データ伝送ライン間のデー
タ伝送を行なう伝送手段（ＣＰＵ１４、伝送制御部１
２、１３等）とを備えるものである。なお、括弧内は上
記各手段が実施例においてはどのように具体化されたか
を明瞭にするために参考に付加したものである。
【０００５】
【作用】この発明の手段の作用は次の通りである。電子
機器が接続された第１及び第２のデータ伝送ラインの間
に設けられた伝送制御装置には受信したデータに基づく
伝送制御を行なうプログラムが記憶されるプログラム記
憶手段が備えられ、そして、このプログラム記憶手段に
記憶されたプログラムに基づき受信したデータに応じた
伝送制御を制御処理手段は実行し、この制御手段の伝送
制御に基づいて伝送手段は、上記各データ伝送ライン間
のデータ伝送を行なう。
機器が接続された第１及び第２のデータ伝送ラインの間
に設けられた伝送制御装置には受信したデータに基づく
伝送制御を行なうプログラムが記憶されるプログラム記
憶手段が備えられ、そして、このプログラム記憶手段に
記憶されたプログラムに基づき受信したデータに応じた
伝送制御を制御処理手段は実行し、この制御手段の伝送
制御に基づいて伝送手段は、上記各データ伝送ライン間
のデータ伝送を行なう。
【０００６】
【第一実施例の構成】以下本発明の第一実施例について
説明する。図１はデータ伝送装置の全体構成を示すもの
で、図中１はハンドスキャナ２……を有するＥＣＲ（電
子式キャッシュレジスタ）であり、このＥＣＲ１……は
データ伝送ライン６を通じて相互に接続され、他のＥＣ
Ｒ１からのデータを収集して集計する１つのマスタＥＣ
Ｒ３と、データをこのマスタＥＣＲ３に送る複数のスレ
ーブＥＣＲ４……とからなっており、マスタＥＣＲ３に
は収集したデータを記憶しておくフロッピーディスク装
置５が接続されている。また、ＥＣＲには上記ハンドス
キャナ２を有するもののほか定置式スキャナ７……を有
するＥＣＲ８もあり、このＥＣＲ８……もデータ伝送ラ
イン６を通じて相互に接続され、他のＥＣＲ８からのデ
ータを収集して集計する１つのマスタＥＣＲ９とこのデ
ータをこのマスタに送る複数のスレーブＥＣＲ１０……
とからなっている。
説明する。図１はデータ伝送装置の全体構成を示すもの
で、図中１はハンドスキャナ２……を有するＥＣＲ（電
子式キャッシュレジスタ）であり、このＥＣＲ１……は
データ伝送ライン６を通じて相互に接続され、他のＥＣ
Ｒ１からのデータを収集して集計する１つのマスタＥＣ
Ｒ３と、データをこのマスタＥＣＲ３に送る複数のスレ
ーブＥＣＲ４……とからなっており、マスタＥＣＲ３に
は収集したデータを記憶しておくフロッピーディスク装
置５が接続されている。また、ＥＣＲには上記ハンドス
キャナ２を有するもののほか定置式スキャナ７……を有
するＥＣＲ８もあり、このＥＣＲ８……もデータ伝送ラ
イン６を通じて相互に接続され、他のＥＣＲ８からのデ
ータを収集して集計する１つのマスタＥＣＲ９とこのデ
ータをこのマスタに送る複数のスレーブＥＣＲ１０……
とからなっている。
【０００７】上記データ伝送ライン６上には制御部１１
が設けられ、上記ＥＣＲはハンドスキャナ２……を有す
るデータ伝送装置１……と、定置式スキャナ７……を有
するＥＣＲ８……とに分割され、それぞれＡブロックと
Ｂブロックが形成されている。
が設けられ、上記ＥＣＲはハンドスキャナ２……を有す
るデータ伝送装置１……と、定置式スキャナ７……を有
するＥＣＲ８……とに分割され、それぞれＡブロックと
Ｂブロックが形成されている。
【０００８】上記制御部１１は図２に示すように構成さ
れ、Ａブロックからのデータは伝送制御部１２を介して
ＣＰＵ１４に与えられ、このＣＰＵ１４によってＲＡＭ
１５に書き込まれ、このデータがＢブロックへ伝送すべ
きデータであればＣＰＵ１４によってよみ出され伝送制
御部１３を介してＢブロックに伝送される。上記伝送制
御部１２、１３は全く同じ構成で、各ブロックとの間で
授受されるデータバッファ１６、バッファ１７を介して
シフトレジスタ１８、１９にプリセットされ、各プリセ
ットは夫々制御信号ＩＮＴ１〜４に基づき、コントロー
ラ２０、２１によって制御される。
れ、Ａブロックからのデータは伝送制御部１２を介して
ＣＰＵ１４に与えられ、このＣＰＵ１４によってＲＡＭ
１５に書き込まれ、このデータがＢブロックへ伝送すべ
きデータであればＣＰＵ１４によってよみ出され伝送制
御部１３を介してＢブロックに伝送される。上記伝送制
御部１２、１３は全く同じ構成で、各ブロックとの間で
授受されるデータバッファ１６、バッファ１７を介して
シフトレジスタ１８、１９にプリセットされ、各プリセ
ットは夫々制御信号ＩＮＴ１〜４に基づき、コントロー
ラ２０、２１によって制御される。
【０００９】この伝送されるデータのフォーマットは図
３に示すように、頭コードとエンドコードの間に行き先
ブロックナンバー、行き先ＥＣＲナンバー、送り元ブロ
ックナンバー、送り元ＥＣＲナンバー、伝送データ内容
が形成されている。このデータは順番にＣＰＵ１４内の
Ｂレジスタ２２にプリセットされ、頭コードがこのＢレ
ジスタ２２にプリセットされるとＣレジスタ２３にフラ
グが立てられ、行き先ブロックナンバーがＢレジスタ２
２にプリセットされるとこの行き先ブロックナンバーは
Ｄレジスタ２４にプリセットされ、送り元ブロックナン
バーがＢレジスタ２２にプリセットされるとこの送り元
ブロックナンバーはＥレジスタ２５にプリセットされ
る。このＣＰＵ１４には他に、演算処理、各種制御処理
を行うための演算部２６、制御部２７が設けられ、制御
部１１内には各種伝送処理を行うためのプログラムが記
憶されるＲＯＭ２８が設けられている。
３に示すように、頭コードとエンドコードの間に行き先
ブロックナンバー、行き先ＥＣＲナンバー、送り元ブロ
ックナンバー、送り元ＥＣＲナンバー、伝送データ内容
が形成されている。このデータは順番にＣＰＵ１４内の
Ｂレジスタ２２にプリセットされ、頭コードがこのＢレ
ジスタ２２にプリセットされるとＣレジスタ２３にフラ
グが立てられ、行き先ブロックナンバーがＢレジスタ２
２にプリセットされるとこの行き先ブロックナンバーは
Ｄレジスタ２４にプリセットされ、送り元ブロックナン
バーがＢレジスタ２２にプリセットされるとこの送り元
ブロックナンバーはＥレジスタ２５にプリセットされ
る。このＣＰＵ１４には他に、演算処理、各種制御処理
を行うための演算部２６、制御部２７が設けられ、制御
部１１内には各種伝送処理を行うためのプログラムが記
憶されるＲＯＭ２８が設けられている。
【００１０】上記ＥＣＲ８は図４に示すように構成さ
れ、上記定置式スキャナ７より入力されたデータや、キ
ーボード２９より入力されたデータは夫々スキャナｉ／
Ｆ３０、キーｉ／Ｆ３１を介し、ＣＰＵ３２によってＲ
ＡＭ３３に書き込まれるほか、表示ｉ／Ｆ３４を介し
て、表示部３５に表示されたり、プリンタｉ／Ｆ３６を
介してプリンタ３７にＲ／Ｊ印字される。上記ＲＡＭ３
３内のデータはＣＰＵ３２によって読み出され上記デー
タ伝送ライン６を通じて他のＥＣＲ８や制御部１１に出
力され、また他のＥＣＲ８や制御部１１からのデータは
ＣＰＵ３２によってＲＡＭ３３に書き込まれる。ＲＯＭ
３８にはＣＰＵ３２が各種伝送処理を行うのに必要なプ
ログラム記憶されている。上記のＥＣＲ１もハンドスキ
ャナ２の点を除いてはこれらＥＣＲ８と同じ構成となっ
ている。
れ、上記定置式スキャナ７より入力されたデータや、キ
ーボード２９より入力されたデータは夫々スキャナｉ／
Ｆ３０、キーｉ／Ｆ３１を介し、ＣＰＵ３２によってＲ
ＡＭ３３に書き込まれるほか、表示ｉ／Ｆ３４を介し
て、表示部３５に表示されたり、プリンタｉ／Ｆ３６を
介してプリンタ３７にＲ／Ｊ印字される。上記ＲＡＭ３
３内のデータはＣＰＵ３２によって読み出され上記デー
タ伝送ライン６を通じて他のＥＣＲ８や制御部１１に出
力され、また他のＥＣＲ８や制御部１１からのデータは
ＣＰＵ３２によってＲＡＭ３３に書き込まれる。ＲＯＭ
３８にはＣＰＵ３２が各種伝送処理を行うのに必要なプ
ログラム記憶されている。上記のＥＣＲ１もハンドスキ
ャナ２の点を除いてはこれらＥＣＲ８と同じ構成となっ
ている。
【００１１】
【第一実施例の動作】次に本実施例の動作について述べ
る。制御部１１の電源を投入すると、制御部１１のＣＰ
Ｕ１４は図５に示すフロー処理を開始する。すなわち、
ＣＰＵ１４はレジスタ２２〜２５、ＲＡＭ１５をイニシ
ャライズして（ステップＡ１）、伝送制御部１２、１３
を受信可能状態とする（ステップＡ２、Ａ３）。これに
より、伝送制御部１２、１３のシフトレジスタ１８、１
９に各ブロックからのデータがプリセット可能となる。
る。制御部１１の電源を投入すると、制御部１１のＣＰ
Ｕ１４は図５に示すフロー処理を開始する。すなわち、
ＣＰＵ１４はレジスタ２２〜２５、ＲＡＭ１５をイニシ
ャライズして（ステップＡ１）、伝送制御部１２、１３
を受信可能状態とする（ステップＡ２、Ａ３）。これに
より、伝送制御部１２、１３のシフトレジスタ１８、１
９に各ブロックからのデータがプリセット可能となる。
【００１２】いまＢブロックのマスタＥＣＲ９（ＥＣＲ
ナンバー１０）から、ＡブロックのマスタＥＣＲ３（Ｅ
ＣＲナンバー１５）へデータが発信されたとすると、こ
のデータは行き先ブロックナンバー「Ａ」、行き先ＥＣ
Ｒナンバー「１５」、送り元ブロックナンバー「Ｂ」、
送り元ＥＣＲナンバー「１０」となり、Ｂブロックを受
け持つ伝送制御部１３のシフトレジスタ１９にプリセッ
トされる。すると、コントローラ２１はＣＰＵ１４に制
御信号ＩＮＴ３を出力し、これによりＣＰＵ１４は図６
に記すフロー処理を開始する。
ナンバー１０）から、ＡブロックのマスタＥＣＲ３（Ｅ
ＣＲナンバー１５）へデータが発信されたとすると、こ
のデータは行き先ブロックナンバー「Ａ」、行き先ＥＣ
Ｒナンバー「１５」、送り元ブロックナンバー「Ｂ」、
送り元ＥＣＲナンバー「１０」となり、Ｂブロックを受
け持つ伝送制御部１３のシフトレジスタ１９にプリセッ
トされる。すると、コントローラ２１はＣＰＵ１４に制
御信号ＩＮＴ３を出力し、これによりＣＰＵ１４は図６
に記すフロー処理を開始する。
【００１３】すなわちＣＰＵ１４は伝送制御部１２の駆
動を停止してＡブロックからの受信を受け付けないよう
にし（ステップＢ１）、シフトレジスタ１９内の伝送デ
ータをＢレジスタ２２にプリセットしていく（ステップ
Ｂ２）。そして、Ｃレジスタ２３にフラグが立っていな
ければ頭コードが得られた段階でＣＰＵ１４はＣレジス
タ２３にフラグを立て（ステップＢ３、Ｂ４）、次に
「Ａ」の行き先ブロックナンバーが得られれば、ＣＰＵ
１４はこの「Ａ」のナンバーをＤレジスタ２４にプリセ
ットし（ステップＢ５、Ｂ６）、「Ｂ」の送り元ブロッ
クナンバーが得られれば、ＣＰＵ１４はこの「Ｂ」のナ
ンバーをＥレジスタ２５にプリセットする（ステップＢ
７、Ｂ８）。
動を停止してＡブロックからの受信を受け付けないよう
にし（ステップＢ１）、シフトレジスタ１９内の伝送デ
ータをＢレジスタ２２にプリセットしていく（ステップ
Ｂ２）。そして、Ｃレジスタ２３にフラグが立っていな
ければ頭コードが得られた段階でＣＰＵ１４はＣレジス
タ２３にフラグを立て（ステップＢ３、Ｂ４）、次に
「Ａ」の行き先ブロックナンバーが得られれば、ＣＰＵ
１４はこの「Ａ」のナンバーをＤレジスタ２４にプリセ
ットし（ステップＢ５、Ｂ６）、「Ｂ」の送り元ブロッ
クナンバーが得られれば、ＣＰＵ１４はこの「Ｂ」のナ
ンバーをＥレジスタ２５にプリセットする（ステップＢ
７、Ｂ８）。
【００１４】次いで、ＣＰＵ１４は受信データをＲＡＭ
１５にプリセットし、エンドコードが得られなければ、
Ｄレジスタ２４の行き先ブロックナンバーとＥレジスタ
２５の送り元ブロックナンバーとを比較する（ステップ
Ｂ９〜Ｂ１１）。いま、行き先ブロックナンバーは
「Ａ」、送り先ブロックナンバーは「Ｂ」であるから、
ＣＰＵ１４は制御部１１を介してデータ伝送を行う必要
のあることを判別し、伝送制御部１３の駆動を停止して
伝送制御部１２を送信状態に設定し（ステップＢ１
２）、制御信号ＩＮＴ４を伝送制御部１２に出力して、
後述するＡブロックのマスタＥＣＲ３への送信処理を行
う。
１５にプリセットし、エンドコードが得られなければ、
Ｄレジスタ２４の行き先ブロックナンバーとＥレジスタ
２５の送り元ブロックナンバーとを比較する（ステップ
Ｂ９〜Ｂ１１）。いま、行き先ブロックナンバーは
「Ａ」、送り先ブロックナンバーは「Ｂ」であるから、
ＣＰＵ１４は制御部１１を介してデータ伝送を行う必要
のあることを判別し、伝送制御部１３の駆動を停止して
伝送制御部１２を送信状態に設定し（ステップＢ１
２）、制御信号ＩＮＴ４を伝送制御部１２に出力して、
後述するＡブロックのマスタＥＣＲ３への送信処理を行
う。
【００１５】この場合、行き先ブロックナンバーと送り
元ブロックナンバーが同じであれば、ＣＰＵ１４は制御
部１１を介してデータ伝送を行う必要のないことを判別
し、レジスタ２２〜２５をイニシャライズして（ステッ
プＢ１３）、送信処理は行わない。このため、同一ブロ
ック内でのデータ伝送は制御部１１を介さず行われ、デ
ータ伝送ライン６は制御部１１によって遮断された形と
なる。
元ブロックナンバーが同じであれば、ＣＰＵ１４は制御
部１１を介してデータ伝送を行う必要のないことを判別
し、レジスタ２２〜２５をイニシャライズして（ステッ
プＢ１３）、送信処理は行わない。このため、同一ブロ
ック内でのデータ伝送は制御部１１を介さず行われ、デ
ータ伝送ライン６は制御部１１によって遮断された形と
なる。
【００１６】こうして、各ブロックごとにデータ伝送ラ
イン６を使用することができ、データ伝送を効率良く行
うことができる。また上述したように、ＣＰＵ１４は制
御信号ＩＮＴ４を伝送制御部１２に与えた後、図７に示
す送信処理を開始する。すなわち、ＣＰＵ１４はＡブロ
ックのデータ伝送ライン６上のデータをバッファ１６に
取り入れさせ、データ伝送ライン６上にデータが伝送中
であるか否かを判別する（ステップＣ１、Ｃ２）。ここ
で、図８を基に制御部１１からの伝送タイミングを説明
する。まず、図８（ａ）、（ｂ）、（ｃ）はＡブロック
のマスタＥＣＲ３とスレーブＥＣＲ４とのデータ送受信
タイミングを示す図であり、通常マスタＥＣＲ３はスレ
ーブＥＣＲ４の夫々に対して、順次送信データが有るか
否かを一定期間毎に問合せる処理を行なっている。この
場合、マスタＥＣＲ３からはスタートコード、問合せ先
マシンナンバー（１１）、エンドコードが伝送される。
そして、このデータを受信したスレーブＥＣＲ４で伝送
データが有る場合にはスタートコード、伝送有データを
含むマシンナンバー（１１）が伝送されてマスタＥＣＲ
３とスレーブＥＣＲ４が接続されデータの送受信が行な
われる。また、図８（ｄ）、（ｅ）は制御部１１とマス
タＥＣＲ３とのデータ送受信タイミングを示す図であ
り、制御部１１は上記マスタ、スレーブＥＣＲ間の伝送
データ有無問合せ時のスレーブＥＣＲ４からの送信有デ
ータ伝送タイミングより少しずれたタイミングで、しか
も、ライン上にデータが無いと判断（制御部１１は上記
少しずれたタイミングで送信有データを一定期間毎に見
ている為、ライン上に接続されている時にはデータが有
る。）された場合、マスタＥＣＲ３に対しデータ伝送要
求の問合せを行い（マスタＥＣＲ３は制御部１１よりの
問合せにより次よりのスレーブＥＣＲへの問合せを停止
する。）この時、マスタＥＣＲ３が空状態であれば制御
部１１はマスタＥＣＲ３へのデータ伝送を開始する。即
ち、図８左部に示すようにＡブロックの中でデータ伝送
中であれば、送信処理を行わない。もし、図８右部に示
すようにデータ伝送が終了して行われていなければ、送
り先のＡブロックのナンバー１５の行き先マスタＥＣＲ
３に対し、データ送出の問合せを行い、マスタＥＣＲ３
より応答があれば、ＥＮＤコードが得られるまでＲＡＭ
１５の内容をシフトレジスタ１８にプリセットして、デ
ータ伝送ライン６上に伝送させていく（ステップＣ３〜
Ｃ６）。
イン６を使用することができ、データ伝送を効率良く行
うことができる。また上述したように、ＣＰＵ１４は制
御信号ＩＮＴ４を伝送制御部１２に与えた後、図７に示
す送信処理を開始する。すなわち、ＣＰＵ１４はＡブロ
ックのデータ伝送ライン６上のデータをバッファ１６に
取り入れさせ、データ伝送ライン６上にデータが伝送中
であるか否かを判別する（ステップＣ１、Ｃ２）。ここ
で、図８を基に制御部１１からの伝送タイミングを説明
する。まず、図８（ａ）、（ｂ）、（ｃ）はＡブロック
のマスタＥＣＲ３とスレーブＥＣＲ４とのデータ送受信
タイミングを示す図であり、通常マスタＥＣＲ３はスレ
ーブＥＣＲ４の夫々に対して、順次送信データが有るか
否かを一定期間毎に問合せる処理を行なっている。この
場合、マスタＥＣＲ３からはスタートコード、問合せ先
マシンナンバー（１１）、エンドコードが伝送される。
そして、このデータを受信したスレーブＥＣＲ４で伝送
データが有る場合にはスタートコード、伝送有データを
含むマシンナンバー（１１）が伝送されてマスタＥＣＲ
３とスレーブＥＣＲ４が接続されデータの送受信が行な
われる。また、図８（ｄ）、（ｅ）は制御部１１とマス
タＥＣＲ３とのデータ送受信タイミングを示す図であ
り、制御部１１は上記マスタ、スレーブＥＣＲ間の伝送
データ有無問合せ時のスレーブＥＣＲ４からの送信有デ
ータ伝送タイミングより少しずれたタイミングで、しか
も、ライン上にデータが無いと判断（制御部１１は上記
少しずれたタイミングで送信有データを一定期間毎に見
ている為、ライン上に接続されている時にはデータが有
る。）された場合、マスタＥＣＲ３に対しデータ伝送要
求の問合せを行い（マスタＥＣＲ３は制御部１１よりの
問合せにより次よりのスレーブＥＣＲへの問合せを停止
する。）この時、マスタＥＣＲ３が空状態であれば制御
部１１はマスタＥＣＲ３へのデータ伝送を開始する。即
ち、図８左部に示すようにＡブロックの中でデータ伝送
中であれば、送信処理を行わない。もし、図８右部に示
すようにデータ伝送が終了して行われていなければ、送
り先のＡブロックのナンバー１５の行き先マスタＥＣＲ
３に対し、データ送出の問合せを行い、マスタＥＣＲ３
より応答があれば、ＥＮＤコードが得られるまでＲＡＭ
１５の内容をシフトレジスタ１８にプリセットして、デ
ータ伝送ライン６上に伝送させていく（ステップＣ３〜
Ｃ６）。
【００１７】次いで、ＣＰＵ１４はＲＡＭ１５、バッフ
ァ１６、シフトレジスタ１８をイニシャライズし、制御
信号ＩＮＴ４の出力を停止して、伝送制御部１２、１３
を受信可能状態とする（ステップＣ７、Ｃ８）。
ァ１６、シフトレジスタ１８をイニシャライズし、制御
信号ＩＮＴ４の出力を停止して、伝送制御部１２、１３
を受信可能状態とする（ステップＣ７、Ｃ８）。
【００１８】こうして、異なるブロック間で伝送される
データは制御部１１を介して伝送され、データ伝送処理
を円滑に行うことができるとともに、データをマスタＥ
ＣＲ３に一括して集めることができる。なお、以上述べ
た伝送処理は、図３の１６バイトの伝送データを４分割
して、４バイトごとに行われる。
データは制御部１１を介して伝送され、データ伝送処理
を円滑に行うことができるとともに、データをマスタＥ
ＣＲ３に一括して集めることができる。なお、以上述べ
た伝送処理は、図３の１６バイトの伝送データを４分割
して、４バイトごとに行われる。
【００１９】また、ＡブロックからＢブロックへの伝送
においても、同様の処理が行われる。この場合、上記ス
テップＢ１では伝送制御部１３の駆動停止が行われ、ス
テップＢ１２では伝送制御部１２の駆動停止が行われ、
伝送制御部１３が送信状態に設定されて制御信号ＩＮＴ
２が出力されるほか、ステップＣ７では制御信号ＩＮＴ
４ではなく制御信号ＩＮＴ２の出力が停止される。
においても、同様の処理が行われる。この場合、上記ス
テップＢ１では伝送制御部１３の駆動停止が行われ、ス
テップＢ１２では伝送制御部１２の駆動停止が行われ、
伝送制御部１３が送信状態に設定されて制御信号ＩＮＴ
２が出力されるほか、ステップＣ７では制御信号ＩＮＴ
４ではなく制御信号ＩＮＴ２の出力が停止される。
【００２０】
【第二実施例】図９は第二実施例を示すものである。本
実施例では、各ＥＣＲをＡ、Ｂ、Ｃの３つのブロックに
分け、各ブロック間に制御部１１を２つ設けたものであ
る。
実施例では、各ＥＣＲをＡ、Ｂ、Ｃの３つのブロックに
分け、各ブロック間に制御部１１を２つ設けたものであ
る。
【００２１】本実施例では３つのブロックの間でデータ
伝送を行うことができる。ブロック数を増やす時は、そ
れに応じて制御部１１も増やせばよい。
伝送を行うことができる。ブロック数を増やす時は、そ
れに応じて制御部１１も増やせばよい。
【００２２】
【第三実施例】図１０は第三実施例を示すものである。
本実施例では、Ａブロックを他のスレーブＥＣＲ４から
データを収集するマスタＥＣＲ３を１台のみとしたもの
で各スレーブＥＣＲ４……からのデータが制御部１１を
介してマスタＥＣＲ３にプリセットされるとともに、マ
スタＥＣＲ３自身のデータもいったん制御部１１に送っ
た後、マスタＥＣＲ３に伝送されてプリセットされる。
本実施例では、Ａブロックを他のスレーブＥＣＲ４から
データを収集するマスタＥＣＲ３を１台のみとしたもの
で各スレーブＥＣＲ４……からのデータが制御部１１を
介してマスタＥＣＲ３にプリセットされるとともに、マ
スタＥＣＲ３自身のデータもいったん制御部１１に送っ
た後、マスタＥＣＲ３に伝送されてプリセットされる。
【００２３】このため、マスタＥＣＲ３自身の登録デー
タも他のスレーブＥＣＲ４の登録データと同じように処
理することができ、いちいちデータをマスタＥＣＲ３自
身のものか、他からのものかを判別して異なる処理をす
る必要がなくなり、処理プログラムがそれだけ簡単とな
る。
タも他のスレーブＥＣＲ４の登録データと同じように処
理することができ、いちいちデータをマスタＥＣＲ３自
身のものか、他からのものかを判別して異なる処理をす
る必要がなくなり、処理プログラムがそれだけ簡単とな
る。
【００２４】
【第四実施例】図１１、図１２は第四実施例を示すもの
である。本実施例では、各スレーブＥＣＲ４、１０のデ
ータをそれぞれマスタＥＣＲ３、９に収集して、マスタ
ＥＣＲ３とマスタＥＣＲ９の間でデータ伝送を行うよう
にしたものである。この場合の伝送データフォーマット
は図１２に示すように、行き先ＥＣＲナンバーと送り元
先ＥＣＲナンバーのほか通過コードのみで、行き先ブロ
ックナンバー、送り先ブロックナンバーはない。この通
過コードは一方のブロックから他のブロックへの転送の
時のみセットされ、これにより制御部１１の通過コード
判断部３９で制御部１１の通過の必要なことが判別さ
れ、上記通過コードは通過コード記憶部４０にプリセッ
トされるとともに、その通過の方向すなわちマスタＥＣ
Ｒ３からスレーブＥＣＲ４又はスレーブＥＣＲ４からマ
スタＥＣＲ３の種別が通過方向記憶部４１にプリセット
される。そしてデータ伝送ライン６が空いた時にデータ
伝送が行われる。
である。本実施例では、各スレーブＥＣＲ４、１０のデ
ータをそれぞれマスタＥＣＲ３、９に収集して、マスタ
ＥＣＲ３とマスタＥＣＲ９の間でデータ伝送を行うよう
にしたものである。この場合の伝送データフォーマット
は図１２に示すように、行き先ＥＣＲナンバーと送り元
先ＥＣＲナンバーのほか通過コードのみで、行き先ブロ
ックナンバー、送り先ブロックナンバーはない。この通
過コードは一方のブロックから他のブロックへの転送の
時のみセットされ、これにより制御部１１の通過コード
判断部３９で制御部１１の通過の必要なことが判別さ
れ、上記通過コードは通過コード記憶部４０にプリセッ
トされるとともに、その通過の方向すなわちマスタＥＣ
Ｒ３からスレーブＥＣＲ４又はスレーブＥＣＲ４からマ
スタＥＣＲ３の種別が通過方向記憶部４１にプリセット
される。そしてデータ伝送ライン６が空いた時にデータ
伝送が行われる。
【００２５】本実施例では制御部１１をデータが通過す
るとき、マスタＥＣＲ３とマスタＥＣＲ９の間でデータ
伝送が行われ、他のＥＣＲ間での伝送はありえず、その
分データ処理が簡単に済み、また行き先ブロックナンバ
ー、送り元ブロックナンバーも不要となって、単に通過
が必要か否かを示す通過コードで十分となる。
るとき、マスタＥＣＲ３とマスタＥＣＲ９の間でデータ
伝送が行われ、他のＥＣＲ間での伝送はありえず、その
分データ処理が簡単に済み、また行き先ブロックナンバ
ー、送り元ブロックナンバーも不要となって、単に通過
が必要か否かを示す通過コードで十分となる。
【００２６】
【第五実施例】図１３、図１４は第五実施例を示すもの
である。本実施例では、各ＥＣＲをＡ、Ｂ、Ｃの３つの
ブロックに分け、各ブロックの中心に制御部１１を１台
設けたものであり、これに応じ制御部１１にはＡブロッ
ク用の伝送制御部１２、Ｂブロック用の伝送制御部１３
のほか、Ｃブロック用の伝送制御部４２も設けられてい
る。
である。本実施例では、各ＥＣＲをＡ、Ｂ、Ｃの３つの
ブロックに分け、各ブロックの中心に制御部１１を１台
設けたものであり、これに応じ制御部１１にはＡブロッ
ク用の伝送制御部１２、Ｂブロック用の伝送制御部１３
のほか、Ｃブロック用の伝送制御部４２も設けられてい
る。
【００２７】本実施例では、１台の制御部１１で３つの
ブロクの間でデータ伝送を行うことができる。ブロック
数を増やす時は、それに応じて伝送制御部を増やせばよ
い。
ブロクの間でデータ伝送を行うことができる。ブロック
数を増やす時は、それに応じて伝送制御部を増やせばよ
い。
【００２８】なお、上記実施例では電子式キャッシュレ
ジスタのデータ伝送に装置を適用したが、これに限られ
ることはなく他の電子機器に適用してもよい。
ジスタのデータ伝送に装置を適用したが、これに限られ
ることはなく他の電子機器に適用してもよい。
【００２９】
【発明の効果】本発明によれば、伝送ライン上に制御部
を設け、この制御部で、伝送されるデータに応じて電子
機器におけるデータの伝送を制御することができるた
め、、例えば、各売場間においてデータの伝送を行なう
場合と、売場内だけでデータ伝送をする場合等が夫々あ
れば、電子機器間で伝送されるデータに応じて電子機器
間におけるデータ伝送が行なえ、上記夫々の場合のデー
タ伝送が円滑にできる。
を設け、この制御部で、伝送されるデータに応じて電子
機器におけるデータの伝送を制御することができるた
め、、例えば、各売場間においてデータの伝送を行なう
場合と、売場内だけでデータ伝送をする場合等が夫々あ
れば、電子機器間で伝送されるデータに応じて電子機器
間におけるデータ伝送が行なえ、上記夫々の場合のデー
タ伝送が円滑にできる。
【図１】第一実施例の全体構成図。
【図２】制御部１１の回路図。
【図３】伝送データフォーマット図。
【図４】ＥＣＲ８の回路図。
【図５】制御部１１でのデータ送受信処理のフローチャ
ートの図。
ートの図。
【図６】制御部１１でのデータ送受信処理のフローチャ
ートの図。
ートの図。
【図７】制御部１１でのデータ送受信処理のフローチャ
ートの図。
ートの図。
【図８】データ伝送のタイムチャートの図。
【図９】第二実施例の全体構成図。
【図１０】第三実施例の全体構成図。
【図１１】伝送データフォーマット図。
【図１２】伝送データフォーマット図。
【図１３】制御部１１の回路図。
【図１４】制御部１１の回路図。
１、８ ＥＣＲ ３、９ マスタＥＣＲ ４、１０ スレーブＥＣＲ ５ フロッピーディスク装置 ６ データ伝送ライン １１ 制御部 １２、１３、４２ 伝送制御部 １４ ＣＰＵ １５ ＲＡＭ ３９ 通過コード判断部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 13/08 8020−5Ｋ
Claims (3)
- 【請求項１】電子機器が接続された第１及び第２のデー
タ伝送ラインの間に伝送制御装置を設け、 この伝送制御装置には受信したデータに基づく伝送制御
を行なうプログラムが記憶されるプログラム記憶手段
と、 このプログラム記憶手段に記憶されたプログラムに基づ
き受信したデータに応じた伝送制御を実行する制御処理
手段と、 この制御処理手段の伝送制御に基づいて上記各データ伝
送ライン間のデータ伝送を行なう伝送手段とを具備して
なることを特徴とするデータ伝送装置。 - 【請求項２】プログラム記憶手段のプログラムに基づき
伝送処理手段で伝送制御される制御内容は、データ伝送
ラインへのデータ送受信制御であることを特徴とする特
許請求の範囲第１項記載のデータ伝送装置。 - 【請求項３】プログラム記憶手段のプログラムに基づき
伝送処理手段で伝送制御される制御内容は、受信したデ
ータを記憶し、その記憶データを、伝送すべきデータ伝
送ラインへ伝送するデータ送受信制御であることを特徴
とする特許請求の範囲第１項記載のデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4194956A JPH05334568A (ja) | 1992-06-29 | 1992-06-29 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4194956A JPH05334568A (ja) | 1992-06-29 | 1992-06-29 | データ伝送装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13889885A Division JPS621096A (ja) | 1985-06-27 | 1985-06-27 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334568A true JPH05334568A (ja) | 1993-12-17 |
Family
ID=16333131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4194956A Pending JPH05334568A (ja) | 1992-06-29 | 1992-06-29 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334568A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2481824A1 (fr) * | 1980-04-30 | 1981-11-06 | Ebauches Electroniques Sa | Mouvement de piece d'horlogerie electronique |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454549A (en) * | 1977-10-08 | 1979-04-28 | Omron Tateisi Electronics Co | Processing system for data collection miss |
| JPS57105076A (en) * | 1980-12-22 | 1982-06-30 | Tokyo Electric Co Ltd | Remote display device |
| JPS5814271A (ja) * | 1981-07-17 | 1983-01-27 | Omron Tateisi Electronics Co | キヤツシユレジスタ・システム |
| JPS5860372A (ja) * | 1981-10-06 | 1983-04-09 | Fujitsu Ltd | 売上情報照会方式 |
-
1992
- 1992-06-29 JP JP4194956A patent/JPH05334568A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454549A (en) * | 1977-10-08 | 1979-04-28 | Omron Tateisi Electronics Co | Processing system for data collection miss |
| JPS57105076A (en) * | 1980-12-22 | 1982-06-30 | Tokyo Electric Co Ltd | Remote display device |
| JPS5814271A (ja) * | 1981-07-17 | 1983-01-27 | Omron Tateisi Electronics Co | キヤツシユレジスタ・システム |
| JPS5860372A (ja) * | 1981-10-06 | 1983-04-09 | Fujitsu Ltd | 売上情報照会方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2481824A1 (fr) * | 1980-04-30 | 1981-11-06 | Ebauches Electroniques Sa | Mouvement de piece d'horlogerie electronique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0751649A3 (en) | Method and device for transmitting a message to a LAN administrator | |
| JPH05334568A (ja) | データ伝送装置 | |
| JP2513391B2 (ja) | デ―タ伝送システム | |
| JPH09163032A (ja) | データ伝送方法及び表示装置 | |
| JPH0635818A (ja) | データ処理システム | |
| JPS61190626A (ja) | プロセス表示装置 | |
| JPH0682433B2 (ja) | カ−ド認証端末群管理装置 | |
| JPH09233152A (ja) | データ処理システムにおけるシリアル通信方法 | |
| JPS61221855A (ja) | 伝送エラ−時のコントロ−ル方式 | |
| JPS621096A (ja) | デ−タ伝送装置 | |
| JPH0511350B2 (ja) | ||
| JPS6153748B2 (ja) | ||
| JPH04127398A (ja) | Ｐｏｓシステム | |
| JPH0765078A (ja) | 商品販売データ処理装置 | |
| JPS63142409A (ja) | 端末装置の時刻設定方式 | |
| JP2900388B2 (ja) | データ処理システム | |
| JPH03216039A (ja) | 複数端末装置における通信システム | |
| JPH02144797A (ja) | Ｐｏｓシステム | |
| JPH0748758B2 (ja) | デ−タ処理装置 | |
| JPS63318660A (ja) | 複数ホストコンピュ−タの更新方式 | |
| JPS62217351A (ja) | 他系システム上の実行ジヨブ監視制御方式 | |
| JPH05122770A (ja) | 集中監視システム | |
| JPH05165749A (ja) | データ処理システム | |
| JPH0738563A (ja) | 情報表示ボード用データ集配信システム | |
| JPH02231668A (ja) | 分散システムのジョブ発生方式 |