JPS6178212A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS6178212A JPS6178212A JP59200773A JP20077384A JPS6178212A JP S6178212 A JPS6178212 A JP S6178212A JP 59200773 A JP59200773 A JP 59200773A JP 20077384 A JP20077384 A JP 20077384A JP S6178212 A JPS6178212 A JP S6178212A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- interstage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3093—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising a differential amplifier as phase-splitting element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、増幅器に関するもので、特ｔｒアイドリンク
電流を正確に設定出来、かつ集積回路（ＩＣ）化に適し
た増幅器に関する。
電流を正確に設定出来、かつ集積回路（ＩＣ）化に適し
た増幅器に関する。
（ロ）従来の技術
最大出力電流を大とすることが出来、しかもアイドリン
グ′醒流が小さい増幅器が特開昭５９−９９８０８号公
報に開示されている。前記増幅器は、第２図に示される
如く、エミッタが共通接続さｊた第１乃至第４トランジ
スタ（１１乃至（４）と、該第１及び第３トランジスタ
（１）及び（３）のコレクタ間に接続された第１電流反
転回路屯）と、前記第２及び第４トランジスタ（２）及
び（４）のコレクタ間に接続された第２這流反転回路（
６）と、ベースが前記第２トランジスタ（２）のコレク
タに接続された第１出力トランジスタ（７）と、ベース
が前記第３トランジスタ（３）のコレクタに接続された
第２出力トランジスタ（８）と、該第２出力トランジス
タ（８）のコレクタ電流を反転する第３電流反転回路（
９１とから成り、入力端子（ｌＩに印加さｔする人力信
号を第１乃至第４トランジスタ（１）乃至（４）で差動
増幅するとともに、第１及び第２出力トランジスタ（７
）及び（８）で増幅し、増幅された出力信号な前記第１
出力トランジスタ（７）と前記第３電流反転回路（９）
からブノ／−プルの関係で負荷圓に供給するものである
。
グ′醒流が小さい増幅器が特開昭５９−９９８０８号公
報に開示されている。前記増幅器は、第２図に示される
如く、エミッタが共通接続さｊた第１乃至第４トランジ
スタ（１１乃至（４）と、該第１及び第３トランジスタ
（１）及び（３）のコレクタ間に接続された第１電流反
転回路屯）と、前記第２及び第４トランジスタ（２）及
び（４）のコレクタ間に接続された第２這流反転回路（
６）と、ベースが前記第２トランジスタ（２）のコレク
タに接続された第１出力トランジスタ（７）と、ベース
が前記第３トランジスタ（３）のコレクタに接続された
第２出力トランジスタ（８）と、該第２出力トランジス
タ（８）のコレクタ電流を反転する第３電流反転回路（
９１とから成り、入力端子（ｌＩに印加さｔする人力信
号を第１乃至第４トランジスタ（１）乃至（４）で差動
増幅するとともに、第１及び第２出力トランジスタ（７
）及び（８）で増幅し、増幅された出力信号な前記第１
出力トランジスタ（７）と前記第３電流反転回路（９）
からブノ／−プルの関係で負荷圓に供給するものである
。
しかして、第２図において、第１乃至第４トランジスタ
ｆｉｌ乃至（４）の共通エミッタに接続される定電流ト
ランジスタｆｌＺＫ流れる直流をＩ。とすれば、第１出
力トランジスタ（力に流ねるアイドリンク電流は、略−
ｂ となり、安定でかつ適切な値のアイドリンク電流を
得ることが出来るので、クロスオーバー企の低減を計る
ことｈ″−出来る。
ｆｉｌ乃至（４）の共通エミッタに接続される定電流ト
ランジスタｆｌＺＫ流れる直流をＩ。とすれば、第１出
力トランジスタ（力に流ねるアイドリンク電流は、略−
ｂ となり、安定でかつ適切な値のアイドリンク電流を
得ることが出来るので、クロスオーバー企の低減を計る
ことｈ″−出来る。
（ハ） 発明が解決しようとする問題点しかしながら、
第２図の増幅器の場合、出力トランジスタがｌ） Ｎ
Ｐ型のトランジスタによって構成されており増幅率が低
い為に、最大出力電流を十分大にすることが出来ないと
いう欠点を有する。
第２図の増幅器の場合、出力トランジスタがｌ） Ｎ
Ｐ型のトランジスタによって構成されており増幅率が低
い為に、最大出力電流を十分大にすることが出来ないと
いう欠点を有する。
例えば、第１出力トランジスタ（７）の最大出力電流■
舅ムＸは・ （ただし、ｈ□、は第１出力トランジスタ（７）の電流
増幅率） と表わせるが、ＰＮＰ型トランジスタの゛電流増幅率ｈ
２工は、ＮＰＮ型トランジスタの電流増幅率ｈ２□ に
比べ小である為、十分大なる出力電流を得ることが出来
ない。第（１）式において、定電流トランジスタ（Ｉ７
Ｊに流れる電流Ｔ。を大にすると、最大出力電流を大に
することが出来るが、アイドリンク電流も大となるので
好ましくない。
舅ムＸは・ （ただし、ｈ□、は第１出力トランジスタ（７）の電流
増幅率） と表わせるが、ＰＮＰ型トランジスタの゛電流増幅率ｈ
２工は、ＮＰＮ型トランジスタの電流増幅率ｈ２□ に
比べ小である為、十分大なる出力電流を得ることが出来
ない。第（１）式において、定電流トランジスタ（Ｉ７
Ｊに流れる電流Ｔ。を大にすると、最大出力電流を大に
することが出来るが、アイドリンク電流も大となるので
好ましくない。
また、最終段出力トランジスタをＰＮＰ型トランジスタ
で構成すると、ＮＰＮ型トランジスタで構成した場合に
比べＩＣ面積が犬になるという欠点を有する。ＰＮＰ型
トランジスタは、単位面積当りの許容電流がＮＰＮ型ト
ランジスタの数分の１である為、同じ出力電流を得んと
する場合、ＰＮ Ｐ ）ｒＪトランジスタの面積は、Ｎ
ＰＮ型トランジスタの面積の数１きにな−〕て［、ま５
！。
で構成すると、ＮＰＮ型トランジスタで構成した場合に
比べＩＣ面積が犬になるという欠点を有する。ＰＮＰ型
トランジスタは、単位面積当りの許容電流がＮＰＮ型ト
ランジスタの数分の１である為、同じ出力電流を得んと
する場合、ＰＮ Ｐ ）ｒＪトランジスタの面積は、Ｎ
ＰＮ型トランジスタの面積の数１きにな−〕て［、ま５
！。
（暑 問題点を解決するための手段
本発明は、Ｌ述の点に鑑み成さｊたもので、差動増幅段
から得られるｎ−いに逆極性の出力電流を第１及び第２
段間トランジスタで取り出し、ブツンユプル接続さねた
出力トランジスタで増幅して負荷に供給するとともに、
−力の股間トランジスタでｊｐｉり出される直流に応じ
た電流を他方の股間トランジスタの出力点に供給する第
１及び第２調整回路を配置した点を特徴とする。
から得られるｎ−いに逆極性の出力電流を第１及び第２
段間トランジスタで取り出し、ブツンユプル接続さねた
出力トランジスタで増幅して負荷に供給するとともに、
−力の股間トランジスタでｊｐｉり出される直流に応じ
た電流を他方の股間トランジスタの出力点に供給する第
１及び第２調整回路を配置した点を特徴とする。
（ホ）作用
本発明に依れば、差動増幅段から得られる互いに逆極性
の出力直流の一方を他方により調整する回路構成と成さ
れているので、アイドリンク電流を小さく押さえること
が出来、かつ終段出力トランジスタとしてＮＰＮ型トラ
ンジスタを使用し得る回路構ＩＪｙと【−でいる為Ｋ、
最大出力電流を大とすることが出来る。
の出力直流の一方を他方により調整する回路構成と成さ
れているので、アイドリンク電流を小さく押さえること
が出来、かつ終段出力トランジスタとしてＮＰＮ型トラ
ンジスタを使用し得る回路構ＩＪｙと【−でいる為Ｋ、
最大出力電流を大とすることが出来る。
（（ト）実施例
第１図は、本発明の一実施例を示すもので、（袋はベー
スが共通に入力端子０荀に接続された第１及び第２トラ
ンジスタ（１つ及びＯｅと、ベースが共通に負帰還点面
に接続された第３及び第４トランジスタ０８及び０１と
、前記第１乃至第４トランジスタ０５１乃至０９の共通
エミッタに接続された定電流トランジスタ翰とから成る
差動増幅回路、０は入力端が前記第１トランジスタ０！
９のコレクタに、出力端が前記第３トランジスタ（１８
のコレクタにそれぞれ接続された第１電流反転回路、（
社）は入力端が前記第４トランジスタ０１のコレクタに
、出力端ｂＪｉ記第２トランジスタ０６１のコレクタに
それぞれ接続された第２１！流反転回路、０３１はベー
スが前記第２トランジスタＱＱのコレクタに接続された
第１段間トランジスタ、（２４）はベースが前記第３ト
ランジスタ０印ノコレクタに接続された第２段間トラン
ジスタ。
スが共通に入力端子０荀に接続された第１及び第２トラ
ンジスタ（１つ及びＯｅと、ベースが共通に負帰還点面
に接続された第３及び第４トランジスタ０８及び０１と
、前記第１乃至第４トランジスタ０５１乃至０９の共通
エミッタに接続された定電流トランジスタ翰とから成る
差動増幅回路、０は入力端が前記第１トランジスタ０！
９のコレクタに、出力端が前記第３トランジスタ（１８
のコレクタにそれぞれ接続された第１電流反転回路、（
社）は入力端が前記第４トランジスタ０１のコレクタに
、出力端ｂＪｉ記第２トランジスタ０６１のコレクタに
それぞれ接続された第２１！流反転回路、０３１はベー
スが前記第２トランジスタＱＱのコレクタに接続された
第１段間トランジスタ、（２４）はベースが前記第３ト
ランジスタ０印ノコレクタに接続された第２段間トラン
ジスタ。
（ハ）はベース力を前記第１段間トランジスタ（２３の
コレクタにエミッタが出力中点（ハ）に接続された第１
出力トランジスタ、（２）はベースが前記第２段間トラ
ンジスタ０（イ）のコレクタにコレクタが前記出力中点
（ハ）に接１売さハた第２出力トランジスタ、■はベー
ス及びエミッタが前記第１段間トランジスタＣ２３）と
共通接続さむたトランジスタ（２）と入力端が該トラン
ジスタＣ！９）のコレクタに、出力端が前記第２段間ト
ランジスタｃ！４）のコレクタに接続された＄３３醒流
転回路□□□とから成る第１調整回路、及び６りはベー
ス及びエミッタが前記第２段間トランジスタＣＩ’４１
と共通接続されたトランジス１慢と入力端が該トランジ
ス１慢力のコレクタに、出力端が前記第１段間トランジ
スタＣ２３１のコレクタにそれぞね接続すれた第４直流
反転回路（ト）とから成る第２調整回路である。
コレクタにエミッタが出力中点（ハ）に接続された第１
出力トランジスタ、（２）はベースが前記第２段間トラ
ンジスタ０（イ）のコレクタにコレクタが前記出力中点
（ハ）に接１売さハた第２出力トランジスタ、■はベー
ス及びエミッタが前記第１段間トランジスタＣ２３）と
共通接続さむたトランジスタ（２）と入力端が該トラン
ジスタＣ！９）のコレクタに、出力端が前記第２段間ト
ランジスタｃ！４）のコレクタに接続された＄３３醒流
転回路□□□とから成る第１調整回路、及び６りはベー
ス及びエミッタが前記第２段間トランジスタＣＩ’４１
と共通接続されたトランジス１慢と入力端が該トランジ
ス１慢力のコレクタに、出力端が前記第１段間トランジ
スタＣ２３１のコレクタにそれぞね接続すれた第４直流
反転回路（ト）とから成る第２調整回路である。
まず第１及び第２出力トランジスタ０５）及び（５）に
流れるアイドリンク底流について考える。いま、差動増
幅回路■）の定電流トランジスタ翰に流れる電流を１゜
とすれば、無信号状態において、第１乃至第４トランジ
スタ１１５１乃至０９のコレクタ電流はトランジスタ（
２１ａ）及び（２１ｂ）のコレクタ電流ＩＣＩは、 となり、第２段間トランジスタＣ（イ）のベース電流と
第２調整回路倶）のトランジスタ０２のベース電流な等
しく■。１とすれば、 となる。そして、前記ベース電流■。は、第２段間トラ
ンジスタＣ４）で増幅されるから、前記第２段間トラン
ジスタＣ２４）のコレクタｔｉ ＩＣ２ｔｉ、となる。
流れるアイドリンク底流について考える。いま、差動増
幅回路■）の定電流トランジスタ翰に流れる電流を１゜
とすれば、無信号状態において、第１乃至第４トランジ
スタ１１５１乃至０９のコレクタ電流はトランジスタ（
２１ａ）及び（２１ｂ）のコレクタ電流ＩＣＩは、 となり、第２段間トランジスタＣ（イ）のベース電流と
第２調整回路倶）のトランジスタ０２のベース電流な等
しく■。１とすれば、 となる。そして、前記ベース電流■。は、第２段間トラ
ンジスタＣ４）で増幅されるから、前記第２段間トラン
ジスタＣ２４）のコレクタｔｉ ＩＣ２ｔｉ、となる。
尚、増幅器が対称型に構成されているので、第１段間ト
ランジスタ（ハ）、第１．１１！整回路＠のトランジス
タ翰、及び第２調整回路釘）のトランジスタ０４のコレ
クタ電流は、前記第２段間トランジスタ（財）のコレク
タを流と等しく第ｆ４１式で示される値となる。
ランジスタ（ハ）、第１．１１！整回路＠のトランジス
タ翰、及び第２調整回路釘）のトランジスタ０４のコレ
クタ電流は、前記第２段間トランジスタ（財）のコレク
タを流と等しく第ｆ４１式で示される値となる。
第２出力トランジスタ１２７）のベース電流は、第１段
間トランジスタｃ！４）のコレクタ電流と第３醒流反転
回路…の出力電流との差電流となり、前記第３電流反転
回路祷の出力電流（トランジスタ（３０ａ ）のコレク
タ電流）■９．は、 となるので、第（４）式及び第（５）式から前記第２出
力Ｙランジスタシηのベース電流１１１２は、ｉｓｔ
＝ ＩＣ２’ Ｌ３ となる。従って、前記第２出力トランジスタ額のコレク
タ電流■。４は、 となる。ここで、ｈｙｇｐ＞２、”ｒｗｗ）２とすれば
、第（７）式は、 となり、前記第２出力トランジスタ（２ηに流れるアイ
ドリンク電流が、トランジスタの電流増幅率（ｈＦＩＰ
、ｈｒｓ、ｌ）に依らず、定電流トランジスタ（イ）
Ｋ流れる電流Ｉ０ のみＫよって決まることが理解さ
れる。尚、第１出力トランジスタＣ２５）に流れるアイ
ドリンク直流も、同様の計ＩＫより、第（８）式の如く
算出される。
間トランジスタｃ！４）のコレクタ電流と第３醒流反転
回路…の出力電流との差電流となり、前記第３電流反転
回路祷の出力電流（トランジスタ（３０ａ ）のコレク
タ電流）■９．は、 となるので、第（４）式及び第（５）式から前記第２出
力Ｙランジスタシηのベース電流１１１２は、ｉｓｔ
＝ ＩＣ２’ Ｌ３ となる。従って、前記第２出力トランジスタ額のコレク
タ電流■。４は、 となる。ここで、ｈｙｇｐ＞２、”ｒｗｗ）２とすれば
、第（７）式は、 となり、前記第２出力トランジスタ（２ηに流れるアイ
ドリンク電流が、トランジスタの電流増幅率（ｈＦＩＰ
、ｈｒｓ、ｌ）に依らず、定電流トランジスタ（イ）
Ｋ流れる電流Ｉ０ のみＫよって決まることが理解さ
れる。尚、第１出力トランジスタＣ２５）に流れるアイ
ドリンク直流も、同様の計ＩＫより、第（８）式の如く
算出される。
次に最大出力電流について考える。入力端子０４１に大
入力信号が印加されたとき、差動増幅回路０の第１及び
第２トランジスタ（１つ及び（１６）には、最大及び第
４トランジスタ（１樟及びＯ９のコレクタ電流は零にな
り、第２を流反転回路＠の出力電流も零となる。その為
、前記第２トランジスタ（１６１のコレクタ電流はすべ
て第１段間トランジスタＣ３及び第１調整回路＠のトラ
ンジスタ（ハ）のベース電流によって供給されることに
なり、前記第１段間トランジ第１出力トランジスタ（ハ
）で増幅されるから、前記出力トランジスタ（ハ）に流
れる最大出力電流’ＩＭＡ工は。
入力信号が印加されたとき、差動増幅回路０の第１及び
第２トランジスタ（１つ及び（１６）には、最大及び第
４トランジスタ（１樟及びＯ９のコレクタ電流は零にな
り、第２を流反転回路＠の出力電流も零となる。その為
、前記第２トランジスタ（１６１のコレクタ電流はすべ
て第１段間トランジスタＣ３及び第１調整回路＠のトラ
ンジスタ（ハ）のベース電流によって供給されることに
なり、前記第１段間トランジ第１出力トランジスタ（ハ
）で増幅されるから、前記出力トランジスタ（ハ）に流
れる最大出力電流’ＩＭＡ工は。
となる。ここで、例えば’ＦＩＦ” ５０、ｈＦＩＮ”
” ３００、Ｉ０＝ １００μＡとすれば、前記最大出
力電流ＩＭＡ！は、３７５７７ＬＡとなり、負荷例えば
低電圧機器に用いられるヘンドフォンを駆動するに十分
な値となる。
” ３００、Ｉ０＝ １００μＡとすれば、前記最大出
力電流ＩＭＡ！は、３７５７７ＬＡとなり、負荷例えば
低電圧機器に用いられるヘンドフォンを駆動するに十分
な値となる。
また、入力端子０４）Ｋ印加さねる入力信号が小になる
と、第１及び第２トランジスタ（１つ及びＯｅがオフに
なり、第３及び第４トランジスタ（１８１及び０９の前
記第２段間トランジスタＣ１４１及び第２出力トランジ
スタ（５）で増幅されることＫより、前記第２出力とな
り、十分大なる最大出力電流を得ることが出来る。
と、第１及び第２トランジスタ（１つ及びＯｅがオフに
なり、第３及び第４トランジスタ（１８１及び０９の前
記第２段間トランジスタＣ１４１及び第２出力トランジ
スタ（５）で増幅されることＫより、前記第２出力とな
り、十分大なる最大出力電流を得ることが出来る。
（ト） 発明の効果
以上述べた如く、本発明に依れば、差動増幅回路の定電
流源に流れる電流のみに応じて、正確かつ適切な値に設
定されたアイドリンク電流を有する増幅器を提供出来る
。また、最大出力電流が大である増幅器を提供出来る。
流源に流れる電流のみに応じて、正確かつ適切な値に設
定されたアイドリンク電流を有する増幅器を提供出来る
。また、最大出力電流が大である増幅器を提供出来る。
更に、本発明に依れば、出力トランジスタとしてＮＰＮ
型トランジスタを用いることが出来るので、ＩＣ化に際
し、チップ面積の縮小を計ることが出来るとともＫ、低
電源電圧で動作可能な増幅器を提供出来る。
型トランジスタを用いることが出来るので、ＩＣ化に際
し、チップ面積の縮小を計ることが出来るとともＫ、低
電源電圧で動作可能な増幅器を提供出来る。
第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の増幅器を示す回路図である。 主な図番の説明 ０！９、Ｏｅ、０１１０ 、 Ｑト・・第１、第２、第
３．第４トランジスタ、 翰・・・定電流トランジスタ
、 （ハ）、ｃ２４）・・・第１、第２段間トランジス
タ、 （ハ）、（９）・・・第１、第２出力トランジス
タ、 に）、（ロ）・・・第１、第２＆１４整回路。
は従来の増幅器を示す回路図である。 主な図番の説明 ０！９、Ｏｅ、０１１０ 、 Ｑト・・第１、第２、第
３．第４トランジスタ、 翰・・・定電流トランジスタ
、 （ハ）、ｃ２４）・・・第１、第２段間トランジス
タ、 （ハ）、（９）・・・第１、第２出力トランジス
タ、 に）、（ロ）・・・第１、第２＆１４整回路。
Claims (1)
- （１）ベースが共通接続された第１及び第２トランジス
タと、ベースが共通接続された第３及び第４トランジス
タと、前記第１乃至第４トランジスタのエミッタに共通
接続された定電流源と、前記第１及び第３トランジスタ
のコレクタ間に接続された第１電流反転回路と、前記第
２及び第４トランジスタのコレクタ間に接続された第２
電流反転回路と、前記第２トランジスタのコレクタ電流
に応じて動作する第１段間トランジスタと、前記第３ト
ランジスタのコレクタ電流に応じて動作する第２段間ト
ランジスタと、前記第１段間トランジスタの出力信号を
増幅する第１出力トランジスタと、前記第２段間トラン
ジスタの出力信号を増幅する第２出力トランジスタと、
前記第２トランジスタのコレクタ電流に応じて前記第２
段間トランジスタのコレクタ電流を調整する第１調整回
路と、前記第３トランジスタのコレクタ電流に応じて前
記第１段間トランジスタのコレクタ電流を調整する第２
調整回路とから成り、前記第１及び第２出力トランジス
タによりプッシュプルの関係で負荷を駆動する様にした
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200773A JPS6178212A (ja) | 1984-09-26 | 1984-09-26 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200773A JPS6178212A (ja) | 1984-09-26 | 1984-09-26 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6178212A true JPS6178212A (ja) | 1986-04-21 |
| JPH0533563B2 JPH0533563B2 (ja) | 1993-05-19 |
Family
ID=16429936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59200773A Granted JPS6178212A (ja) | 1984-09-26 | 1984-09-26 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6178212A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286606A (ja) * | 1990-04-03 | 1991-12-17 | Nec Corp | 演算増幅回路 |
| WO2007049390A1 (ja) * | 2005-10-24 | 2007-05-03 | Niigata Seimitsu Co., Ltd. | 差動増幅器 |
-
1984
- 1984-09-26 JP JP59200773A patent/JPS6178212A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286606A (ja) * | 1990-04-03 | 1991-12-17 | Nec Corp | 演算増幅回路 |
| WO2007049390A1 (ja) * | 2005-10-24 | 2007-05-03 | Niigata Seimitsu Co., Ltd. | 差動増幅器 |
| US7868695B2 (en) | 2005-10-24 | 2011-01-11 | Ricoh Co., Ltd. | Differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533563B2 (ja) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62214707A (ja) | 増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6315766B2 (ja) | ||
| JP2509462Y2 (ja) | 増幅器 | |
| JP2906461B2 (ja) | 温度センサ回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JPH0533563B2 (ja) | ||
| JPS5654117A (en) | Schmitt circuit | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0216112B2 (ja) | ||
| SU936378A1 (ru) | Усилитель мощности | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS6114174Y2 (ja) | ||
| SU1569945A1 (ru) | Усилитель посто нного тока | |
| JPH03744Y2 (ja) | ||
| JPS60107118A (ja) | 電圧電流変換回路 | |
| JPH033403B2 (ja) | ||
| JPH0799801B2 (ja) | 増幅回路 | |
| JPS61292408A (ja) | 利得可変増幅回路 | |
| GB1560584A (en) | Amplifier with current gain inversely proportional to transistor hfe | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH0478043B2 (ja) | ||
| JPS62262505A (ja) | 電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |