JPH0533564B2 - - Google Patents
Info
- Publication number
- JPH0533564B2 JPH0533564B2 JP60055168A JP5516885A JPH0533564B2 JP H0533564 B2 JPH0533564 B2 JP H0533564B2 JP 60055168 A JP60055168 A JP 60055168A JP 5516885 A JP5516885 A JP 5516885A JP H0533564 B2 JPH0533564 B2 JP H0533564B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- stage
- double
- input
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005684 electric field Effects 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 description 12
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 102220042509 rs112033303 Human genes 0.000 description 1
- 102220330008 rs1555864377 Human genes 0.000 description 1
- 102220112179 rs3743602 Human genes 0.000 description 1
- 102220012898 rs397516346 Human genes 0.000 description 1
- 102220015875 rs6734111 Human genes 0.000 description 1
- 102220065682 rs77311724 Human genes 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、移動無線機等における受信機の中間
周波増幅回路に関し、特に、受信機の受信電界強
度の検出機能を備えた中間周波増幅回路に関す
る。
周波増幅回路に関し、特に、受信機の受信電界強
度の検出機能を備えた中間周波増幅回路に関す
る。
従来の技術
本発明の先行技術としては、例えば、Micro−
electronics and Reliability、vol.16、PP.345〜
366.Pergamon Press、1977がある。
electronics and Reliability、vol.16、PP.345〜
366.Pergamon Press、1977がある。
第３図は上記文献に示されているCA3089なる
IC中の一部を抽出したものであり、受信電界強
度の検出機能を備えた従来の中間周波増幅回路の
構成図である。この中間周波増幅回路は縦続接続
した３段の増幅器を備えている。第１段増幅器は
トランジスタＱ１′〜Ｑ１０′からなり、第２段増
幅器はトランジスタＱ１１′〜Ｑ１９′からなり、
第３段増幅器はトランジスタＱ２０′〜Ｑ２７′か
らなつている。入力IF信号の強度、即ち受信電
界強度は、これらの各段の出力をコンデンサＣ
８，Ｃ９，Ｃ１０を介して整流し、夫々の段の整
流電界を加算して検出し、端子５から出力してい
た。
IC中の一部を抽出したものであり、受信電界強
度の検出機能を備えた従来の中間周波増幅回路の
構成図である。この中間周波増幅回路は縦続接続
した３段の増幅器を備えている。第１段増幅器は
トランジスタＱ１′〜Ｑ１０′からなり、第２段増
幅器はトランジスタＱ１１′〜Ｑ１９′からなり、
第３段増幅器はトランジスタＱ２０′〜Ｑ２７′か
らなつている。入力IF信号の強度、即ち受信電
界強度は、これらの各段の出力をコンデンサＣ
８，Ｃ９，Ｃ１０を介して整流し、夫々の段の整
流電界を加算して検出し、端子５から出力してい
た。
発明が解決しようとする問題点
しかしながら、この従来の回路では各段の整流
電圧をトランジスタＱ３９′，Ｑ４０′，Ｑ４１′，
Ｑ４２′が加算しているが、この加算した部分の
線形性が悪くなり、第４図に示すように電界検出
電圧に凹凸が出ることがしばしば見られる。
電圧をトランジスタＱ３９′，Ｑ４０′，Ｑ４１′，
Ｑ４２′が加算しているが、この加算した部分の
線形性が悪くなり、第４図に示すように電界検出
電圧に凹凸が出ることがしばしば見られる。
また、信号の整流はダイオードＱ２８′，Ｑ２
９′，Ｑ３０′；Ｑ３２′，Ｑ３３′，Ｑ３４′；Ｑ
３５′，Ｑ３６′，Ｑ３７′を使つて行つているの
で、特に温度特性が悪くなり、温度特性を補償す
るには回路が複雑になるという欠点がある。
９′，Ｑ３０′；Ｑ３２′，Ｑ３３′，Ｑ３４′；Ｑ
３５′，Ｑ３６′，Ｑ３７′を使つて行つているの
で、特に温度特性が悪くなり、温度特性を補償す
るには回路が複雑になるという欠点がある。
また、整流器には各々に３つのコンデンサＣ
８，Ｃ９，Ｃ１０が必要となる。これらのコンデ
ンサは、中間周波数を下げると所要の容量が大き
くなる。従つて、これらのコンデンサＣ８，Ｃ
９，Ｃ１０がIC化されるのは、中間周波数が
10.7MHz以上である場合が一般的である。中間周
波数を下げるとコンデンサのIC内内蔵は難しく
なり、各段毎に外付コンデンサ用の端子が必要に
なり、IC化は不利であつた。また中間周波数を
10.7MHz以上に高くすれば、当然各段の増幅器に
電流を流さないと増幅度が取れないから、消費電
流が大きくなる。
８，Ｃ９，Ｃ１０が必要となる。これらのコンデ
ンサは、中間周波数を下げると所要の容量が大き
くなる。従つて、これらのコンデンサＣ８，Ｃ
９，Ｃ１０がIC化されるのは、中間周波数が
10.7MHz以上である場合が一般的である。中間周
波数を下げるとコンデンサのIC内内蔵は難しく
なり、各段毎に外付コンデンサ用の端子が必要に
なり、IC化は不利であつた。また中間周波数を
10.7MHz以上に高くすれば、当然各段の増幅器に
電流を流さないと増幅度が取れないから、消費電
流が大きくなる。
更にまた、電界検出電圧の直線性を良くするた
めには一般に中間周波数増幅器を構成する各段の
増幅器の利得を下げ、その分増幅器の段数を増や
し、整流器の段数も増やす必要がある。検出する
入力電界のダイナミツクレンジを拡大する場合に
も中間周波増幅器を構成する増幅器の段数と、整
流器の段数を増やさなければならない。特に、整
流器をダイオードとコンデンサで構成する場合に
は、パツシイブ素子であるために電界検出のダイ
ナミツクレンジは中間周波増幅回路を構成する各
段の増幅器の利得の総和までしか実現出来ず、ま
た、大信号の入力信号レベルに対しては初段の増
幅器の飽和レベルで最大入力信号レベルが決定さ
れてしまい、検出可能な入力電界のダイナミツク
レンジを拡大するのは従来の回路でIC化する場
合には特に不利であつた。
めには一般に中間周波数増幅器を構成する各段の
増幅器の利得を下げ、その分増幅器の段数を増や
し、整流器の段数も増やす必要がある。検出する
入力電界のダイナミツクレンジを拡大する場合に
も中間周波増幅器を構成する増幅器の段数と、整
流器の段数を増やさなければならない。特に、整
流器をダイオードとコンデンサで構成する場合に
は、パツシイブ素子であるために電界検出のダイ
ナミツクレンジは中間周波増幅回路を構成する各
段の増幅器の利得の総和までしか実現出来ず、ま
た、大信号の入力信号レベルに対しては初段の増
幅器の飽和レベルで最大入力信号レベルが決定さ
れてしまい、検出可能な入力電界のダイナミツク
レンジを拡大するのは従来の回路でIC化する場
合には特に不利であつた。
本発明は従来の技術に内在する上記諸欠点を解
消する為になされたものであり、従つて本発明の
目的は、電界検出電圧の直線性、温度特性に優
れ、特に検出電界のダイナミツクレンジが中間周
波増幅回路の総利得を越える広い範囲にわたり、
しかも、高入力信号レベルまで検出可能な入力電
界検出機能を有する中間周波増幅回路をIC化し
たときに所要の外付け部品が少なく、小さなチツ
プ面積で実現出来る新規な中間周波増幅回路を提
供することにある。
消する為になされたものであり、従つて本発明の
目的は、電界検出電圧の直線性、温度特性に優
れ、特に検出電界のダイナミツクレンジが中間周
波増幅回路の総利得を越える広い範囲にわたり、
しかも、高入力信号レベルまで検出可能な入力電
界検出機能を有する中間周波増幅回路をIC化し
たときに所要の外付け部品が少なく、小さなチツ
プ面積で実現出来る新規な中間周波増幅回路を提
供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る電界強
度検出機能付中間周波増幅回路は、第１段から第
ｎ（ｎは２以上の整数）段までの差動増幅器が順
次縦続に接続され、前記第１段から第ｎ段までの
差動増幅器にはそれぞれに２重平衡型差動増幅器
が接続され、第１の２重平衡型差動増幅器は前記
第１段の差動増幅器の出力信号を第１の入力と
し、前記第１段の差動増幅器の入力信号を第２の
入力とし、並列接続された（2m＋１）（ｍは整
数）個の差動増幅器で受け、第ｉ（ｉは２から
（ｎ−１）の整数）の２重平衡型差動増幅器は前
記第ｉ段の差動増幅器の出力信号を第１の入力と
し、前記第ｉ段の差動増幅器の入力信号を第２の
入力とし、並列接続された２個の差動増幅器で受
け、第ｎの２重平衡型差動増幅器は前記第ｎ段の
差動増幅器の出力信号を第１の入力とし、第２の
入力として、並列接続された４個の差動増幅器で
受け、前記４個の差動増幅器の２個は前記第ｎ段
の差動増幅器の入力信号を受け、４個の差動増幅
器の他の２個は前記第ｎ段の差動増幅器の出力信
号を受け、上記ｎ個の２重平衡型差動増幅器のそ
れぞれの正相出力電流を加算する回路を持つ構成
から成る中間周波増幅器において、前記第１の２
重平衡型差動増幅器を構成する並列接続された
（2m＋１）個の差動増幅器の利得比が、前記第１
段の差動増幅器の利得をg1としたときに、それぞ
れ１：√1：g1：g1 3/2：…：g1 mであり、前記第
ｉ（ｉは２からｎ−１までの整数）の２重平衡型
差動増幅器を構成する並列接続された２個の差動
増幅器の利得比が、前記第ｉ（ｉは２からｎ−１
までの整数）段の差動増幅器の利得をgiとしたと
きに１：√であり、前記第ｎの２重平衡型差動
増幅器を構成する並列接続された他の２個の差動
増幅器の利得比が前記第ｎ段の差動増幅器の利得
をgnとしたときに１：√であることを特徴と
する。
度検出機能付中間周波増幅回路は、第１段から第
ｎ（ｎは２以上の整数）段までの差動増幅器が順
次縦続に接続され、前記第１段から第ｎ段までの
差動増幅器にはそれぞれに２重平衡型差動増幅器
が接続され、第１の２重平衡型差動増幅器は前記
第１段の差動増幅器の出力信号を第１の入力と
し、前記第１段の差動増幅器の入力信号を第２の
入力とし、並列接続された（2m＋１）（ｍは整
数）個の差動増幅器で受け、第ｉ（ｉは２から
（ｎ−１）の整数）の２重平衡型差動増幅器は前
記第ｉ段の差動増幅器の出力信号を第１の入力と
し、前記第ｉ段の差動増幅器の入力信号を第２の
入力とし、並列接続された２個の差動増幅器で受
け、第ｎの２重平衡型差動増幅器は前記第ｎ段の
差動増幅器の出力信号を第１の入力とし、第２の
入力として、並列接続された４個の差動増幅器で
受け、前記４個の差動増幅器の２個は前記第ｎ段
の差動増幅器の入力信号を受け、４個の差動増幅
器の他の２個は前記第ｎ段の差動増幅器の出力信
号を受け、上記ｎ個の２重平衡型差動増幅器のそ
れぞれの正相出力電流を加算する回路を持つ構成
から成る中間周波増幅器において、前記第１の２
重平衡型差動増幅器を構成する並列接続された
（2m＋１）個の差動増幅器の利得比が、前記第１
段の差動増幅器の利得をg1としたときに、それぞ
れ１：√1：g1：g1 3/2：…：g1 mであり、前記第
ｉ（ｉは２からｎ−１までの整数）の２重平衡型
差動増幅器を構成する並列接続された２個の差動
増幅器の利得比が、前記第ｉ（ｉは２からｎ−１
までの整数）段の差動増幅器の利得をgiとしたと
きに１：√であり、前記第ｎの２重平衡型差動
増幅器を構成する並列接続された他の２個の差動
増幅器の利得比が前記第ｎ段の差動増幅器の利得
をgnとしたときに１：√であることを特徴と
する。
発明の実施例
次に実施例を挙げ本発明を詳細に説明する。
第１図は本発明の一実施例を示す回路構成図で
ある。
ある。
第１図において本発明の一実施例は、縦続に接
続された３段の差動増幅器Ａ１，Ａ２，Ａ３と、
３つの２重平衡型差動増幅器Ｂ１，Ｂ２，Ｂ３
と、加算器３と、整流用コンデンサCrecと、IF
信号の入力端子１及び１′と、増幅されたIF信号
の出力端子２及び２′とからなる。
続された３段の差動増幅器Ａ１，Ａ２，Ａ３と、
３つの２重平衡型差動増幅器Ｂ１，Ｂ２，Ｂ３
と、加算器３と、整流用コンデンサCrecと、IF
信号の入力端子１及び１′と、増幅されたIF信号
の出力端子２及び２′とからなる。
第１段差動増幅器Ａ１は、定電流源I10とトラ
ンジスタＱ１及びＱ２、並びにレベルシフト用に
トランジスタＱ３、及びＱ４、及び抵抗素子Ｒ
３，Ｒ４から成る。
ンジスタＱ１及びＱ２、並びにレベルシフト用に
トランジスタＱ３、及びＱ４、及び抵抗素子Ｒ
３，Ｒ４から成る。
第２段、第３段の各差動増幅器Ａ２，Ａ３につ
いても同様である。
いても同様である。
第１の２重平衡型差動増幅器Ｂ１は、トランジ
スタＱ５及びＱ６、トランジスタＱ７及びＱ８、
トランジスタＱ１５、及びＱ１６とトランジスタ
Ｑ９及びＱ１０と抵抗素子Ｒ５，Ｒ６と定電流源
I1を有する第１の差動増幅器と、トランジスタＱ
１１及びＱ１２と抵抗素子Ｒ７，Ｒ８と定電流源
I2を有する第２の差動増幅器と、トランジスタＱ
１３及びＱ１４と定電流源I3を有する第３の差動
増幅器とから成る。
スタＱ５及びＱ６、トランジスタＱ７及びＱ８、
トランジスタＱ１５、及びＱ１６とトランジスタ
Ｑ９及びＱ１０と抵抗素子Ｒ５，Ｒ６と定電流源
I1を有する第１の差動増幅器と、トランジスタＱ
１１及びＱ１２と抵抗素子Ｒ７，Ｒ８と定電流源
I2を有する第２の差動増幅器と、トランジスタＱ
１３及びＱ１４と定電流源I3を有する第３の差動
増幅器とから成る。
第２の２重平衡型差動増幅器Ｂ２は、トランジ
スタＱ２１及びＱ２２、トランジスタＱ２３及び
Ｑ２４、トランジスタＱ２９及びＱ３０とトラン
ジスタＱ２５及びＱ２６と抵抗素子Ｒ１３，Ｒ４
と定電流源I4を有する第４の差動増幅器と、トラ
ンジスタＱ２７及びＱ２８と定電流源I5を有する
第５の差動増幅器から成る。
スタＱ２１及びＱ２２、トランジスタＱ２３及び
Ｑ２４、トランジスタＱ２９及びＱ３０とトラン
ジスタＱ２５及びＱ２６と抵抗素子Ｒ１３，Ｒ４
と定電流源I4を有する第４の差動増幅器と、トラ
ンジスタＱ２７及びＱ２８と定電流源I5を有する
第５の差動増幅器から成る。
第３の２重平衡型差動増幅器Ｂ３は、トランジ
スタＱ３５及びＱ３６、トランジスタＱ３７及び
Ｑ３８、トランジスタＱ４７及びＱ４８とトラン
ジスタＱ３９及びＱ４０と抵抗素子Ｒ１９，Ｒ２
０と定電流源I6を有する第６の差動増幅器と、ト
ランジスタＱ４１及びＱ４２と定電流I7を有する
第７の差動増幅器と、トランジスタＱ４３及びＱ
４４と抵抗素子Ｒ２１，Ｒ２２と定電流源I8を有
する第８の差動増幅器と、トランジスタＱ４５及
びＱ４６と定電流源I9を有する第９の差動増幅器
とから成る。
スタＱ３５及びＱ３６、トランジスタＱ３７及び
Ｑ３８、トランジスタＱ４７及びＱ４８とトラン
ジスタＱ３９及びＱ４０と抵抗素子Ｒ１９，Ｒ２
０と定電流源I6を有する第６の差動増幅器と、ト
ランジスタＱ４１及びＱ４２と定電流I7を有する
第７の差動増幅器と、トランジスタＱ４３及びＱ
４４と抵抗素子Ｒ２１，Ｒ２２と定電流源I8を有
する第８の差動増幅器と、トランジスタＱ４５及
びＱ４６と定電流源I9を有する第９の差動増幅器
とから成る。
入力端子１，１′間に印加されるIF入力信号
VINは第１段の差動増幅器Ａ１と第２段の差動増
幅器Ａ２と第３段の差動増幅器Ａ３により増幅さ
れて出力端子２，２′間にIF出力信号V0として出
力される。IF入力信号VINが次第に増大していく
と、２重平衡型差動増幅器Ｂ１，Ｂ２，Ｂ３のそ
れぞれの第２の入力に接続される差動増幅器は後
段の第９の差動増幅器から順次飽和していく。
VINは第１段の差動増幅器Ａ１と第２段の差動増
幅器Ａ２と第３段の差動増幅器Ａ３により増幅さ
れて出力端子２，２′間にIF出力信号V0として出
力される。IF入力信号VINが次第に増大していく
と、２重平衡型差動増幅器Ｂ１，Ｂ２，Ｂ３のそ
れぞれの第２の入力に接続される差動増幅器は後
段の第９の差動増幅器から順次飽和していく。
ここで、第１段の差動増幅器Ａ１、第２段の差
動増幅器Ａ２、第３段の差動増幅器Ａ３のそれぞ
れの利得をg1、g2、g3とする。今第１の２重平衡
型差動増幅器Ｂ１を構成する第１から第３の差動
増幅器の利得比はそれぞれ １：√1：g1＝I1／2VT＋RE1I1：I2／2VT＋RE2I2：I3
／2VT……(1) 但しR5＝R6＝RE1 R7＝R8＝RE2 ここで、VTは次式で与えられる。
動増幅器Ａ２、第３段の差動増幅器Ａ３のそれぞ
れの利得をg1、g2、g3とする。今第１の２重平衡
型差動増幅器Ｂ１を構成する第１から第３の差動
増幅器の利得比はそれぞれ １：√1：g1＝I1／2VT＋RE1I1：I2／2VT＋RE2I2：I3
／2VT……(1) 但しR5＝R6＝RE1 R7＝R8＝RE2 ここで、VTは次式で与えられる。
VT＝kT／ｑ ……(2)
ここで、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の単位電荷である。
ｑは電子の単位電荷である。
第２の２重平衡型差動増幅器Ｂ２を構成する第
４、第５の差動増幅器の利得比は １：√2＝I4／2VT＋RE3I4：I5／2VT ……(3) 但し、R13＝R14＝RE3 第３の２重平衡型差動増幅器Ｂ３を構成する第
６から第９の差動増幅器の利得比は １：√3：１：√3＝I6／2VT＋RE4I6：I7／2VT：I8
／2VT＋RE5I8：I9／2VT……(4) 但しR19＝R20＝RE4 R21＝R22＝RE5 今、単純化するために g1＝g2＝g3＝g0 ……(5) I1＝I2＝I3＝I4＝I5＝I6＝I7 ＝I8＝I9＝I0 ……(6) RE1＝RE2＝RE3＝RE4＝RE5＝RE0 ……(7) として第１図におけるIF入力信号VINと加算器３
の出力平均電流との関係を各２重平衡型差動増
幅器を構成する各差動増幅器による効果がわかる
様に第２図に示している。
４、第５の差動増幅器の利得比は １：√2＝I4／2VT＋RE3I4：I5／2VT ……(3) 但し、R13＝R14＝RE3 第３の２重平衡型差動増幅器Ｂ３を構成する第
６から第９の差動増幅器の利得比は １：√3：１：√3＝I6／2VT＋RE4I6：I7／2VT：I8
／2VT＋RE5I8：I9／2VT……(4) 但しR19＝R20＝RE4 R21＝R22＝RE5 今、単純化するために g1＝g2＝g3＝g0 ……(5) I1＝I2＝I3＝I4＝I5＝I6＝I7 ＝I8＝I9＝I0 ……(6) RE1＝RE2＝RE3＝RE4＝RE5＝RE0 ……(7) として第１図におけるIF入力信号VINと加算器３
の出力平均電流との関係を各２重平衡型差動増
幅器を構成する各差動増幅器による効果がわかる
様に第２図に示している。
ただし
G0＝20log g0 ……(8)
第２図から明らかな様に、第１段から第３段の
差動増幅器の総利得3G0dBに対して検出可能な入
力信号VINのダイナミツクレンジは9/4G0dBとな
り、3/2G0dBだけ広いダイナミツクレンジが確保
される。
差動増幅器の総利得3G0dBに対して検出可能な入
力信号VINのダイナミツクレンジは9/4G0dBとな
り、3/2G0dBだけ広いダイナミツクレンジが確保
される。
また、各２重平衡型差動増幅器を構成する各差
動増幅器はIF入力信号VINが1/2G0dB増加する毎
に順次飽和していくので、電界検出電圧のログ特
性からのずれは小さくなり、等価的に、1/2G0dB
の差動増幅器を９段縦続接続し、各差動増幅器の
出力に各々９個の整流器が接続された構成からな
る電界検出機能と同等の特性が得られる。
動増幅器はIF入力信号VINが1/2G0dB増加する毎
に順次飽和していくので、電界検出電圧のログ特
性からのずれは小さくなり、等価的に、1/2G0dB
の差動増幅器を９段縦続接続し、各差動増幅器の
出力に各々９個の整流器が接続された構成からな
る電界検出機能と同等の特性が得られる。
発明の効果
以上に詳しく述べたように、本発明の中間周波
増幅回路は、多段の差動増幅器と多段の２重平衡
型差動増幅器から成る回路で構成し、上記多段の
２重平衡型差動増幅器の正相出力を加算すること
により、加算器出力の平均出力電流により中間周
波増幅回路の入力電界レベルVINを検出する方式
である。この中間周波増幅回路では各２重平衡型
差動増幅器出力の位相を合わせているので、直流
化しなくても加算が出来、多段化しても整流器用
のコンデンサは１個で済む。中間周波数が低くて
コンデンサが内蔵できない場合でも外付コンデン
サ用の端子が１本あれば良く、しかも出力端子と
共通に出来る。従つて実質的に端子は増加しなく
て良い。よつて、コンデンサを１個だけ出力端子
に外付けすれば、中間周波数を下げられ、各段の
差動増幅器と各２重平衡型差動増幅器に流す電流
値を小さくしても必要な利得が得られるから低消
費電流化が可能となる。
増幅回路は、多段の差動増幅器と多段の２重平衡
型差動増幅器から成る回路で構成し、上記多段の
２重平衡型差動増幅器の正相出力を加算すること
により、加算器出力の平均出力電流により中間周
波増幅回路の入力電界レベルVINを検出する方式
である。この中間周波増幅回路では各２重平衡型
差動増幅器出力の位相を合わせているので、直流
化しなくても加算が出来、多段化しても整流器用
のコンデンサは１個で済む。中間周波数が低くて
コンデンサが内蔵できない場合でも外付コンデン
サ用の端子が１本あれば良く、しかも出力端子と
共通に出来る。従つて実質的に端子は増加しなく
て良い。よつて、コンデンサを１個だけ出力端子
に外付けすれば、中間周波数を下げられ、各段の
差動増幅器と各２重平衡型差動増幅器に流す電流
値を小さくしても必要な利得が得られるから低消
費電流化が可能となる。
また、以上に詳しく述べたように、電界検出の
ログ特性に優れ、検出電界のダイナミツクレンジ
も縦続接続される差動増幅器で構成される中間周
波増幅器の総利得よりも数段分広く出来る。
ログ特性に優れ、検出電界のダイナミツクレンジ
も縦続接続される差動増幅器で構成される中間周
波増幅器の総利得よりも数段分広く出来る。
回路構成についても差動対で構成されることに
より電界検出の温度特性も単調であるから温度補
償も容易に行なえて利点が多い。
より電界検出の温度特性も単調であるから温度補
償も容易に行なえて利点が多い。
以上、要するに、本発明によれば、広いダイナ
ミツクレンジを有し、電界検出の直線性、温度特
性に優れ、IC化したときの所要の外付け部品数
の少ない、入力電界検出機能を有する中間周波増
幅回路を容易に提供することができる。
ミツクレンジを有し、電界検出の直線性、温度特
性に優れ、IC化したときの所要の外付け部品数
の少ない、入力電界検出機能を有する中間周波増
幅回路を容易に提供することができる。
第１図は本発明の一実施例を示す回路構成図、
第２図はこの実施例の特性図、第３図は従来の中
間周波増幅回路の回路図、第４図はこの従来回路
の特性図である。 １，１′……中間周波信号入力端子、２，２′…
…中間周波信号出力端子、３……加算器、Ａ１，
Ａ２，Ａ３……差動増幅器、Ｂ１，Ｂ２，Ｂ３…
…２重平衡型差動増幅器、I1，…，I12……定電流
源。
第２図はこの実施例の特性図、第３図は従来の中
間周波増幅回路の回路図、第４図はこの従来回路
の特性図である。 １，１′……中間周波信号入力端子、２，２′…
…中間周波信号出力端子、３……加算器、Ａ１，
Ａ２，Ａ３……差動増幅器、Ｂ１，Ｂ２，Ｂ３…
…２重平衡型差動増幅器、I1，…，I12……定電流
源。
Claims (1)
- １ 第１段から第ｎ（ｎは２以上の整数）段まで
の差動増幅器が順次縦続に接続され、前記第１段
から第ｎ段までの差動増幅器にはそれぞれに２重
平衡型差動増幅器が接続され、第１の２重平衡型
差動増幅器は前記第１段の差動増幅器の出力信号
を第１の入力とし、前記第１段の差動増幅器の入
力信号を第２の入力とし、並列接続された（2m
＋１）（ｍは整数）個の差動増幅器で受け、第ｉ
（ｉは２から（ｎ−１）の整数）の２重平衡型差
動増幅器は前記第ｉ段の差動増幅器の出力信号を
第１の入力とし、前記第ｉ段の差動増幅器の入力
信号を第２の入力とし、並列接続された２個の差
動増幅器で受け、第ｎの２重平衡型差動増幅器は
前記第ｎ段の差動増幅器の出力信号を第１の入力
とし、第２の入力として、並列接続された４個の
差動増幅器で受け、前記４個の差動増幅器の２個
は前記第ｎ段の差動増幅器の入力信号を受け、４
個の差動増幅器の他の２個は前記第ｎ段の差動増
幅器の出力信号を受け、前記ｎ個の２重平衡型差
動増幅器のそれぞれの正相出力電流を加算する回
路を持つ構成から成る中間周波増幅器において、
前記第１の２重平衡型差動増幅器を構成する並列
接続された（2m＋１）個の差動増幅器の利得比
が、前記第１段の差動増幅器の利得をg1としたと
きに、それぞれ１：√1：g1：g1 3/2：……g1 mで
あり、前記第ｉ（ｉは２からｎ−１までの整数）
の２重平衡型差動増幅器を構成する並列接続され
た２個の差動増幅器の利得比が、前記第ｉ（ｉは
２からｎ−１までの整数）段の差動増幅器の利得
をgiとしたときに１：√であり、前記第ｎの２
重平衡型差動増幅器を構成する並列接続された他
の２個の差動増幅器の利得比が前記第ｎ段の差動
増幅器の利得をgnとしたときに１：√である
ことを特徴とする電界強度検出機能付中間周波増
幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055168A JPS61212906A (ja) | 1985-03-18 | 1985-03-18 | 電界強度検出機能付中間周波増幅回路 |
| US06/800,831 US4680553A (en) | 1985-01-18 | 1985-11-22 | Intermediate frequency amplifier with signal strength detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60055168A JPS61212906A (ja) | 1985-03-18 | 1985-03-18 | 電界強度検出機能付中間周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61212906A JPS61212906A (ja) | 1986-09-20 |
| JPH0533564B2 true JPH0533564B2 (ja) | 1993-05-19 |
Family
ID=12991201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60055168A Granted JPS61212906A (ja) | 1985-01-18 | 1985-03-18 | 電界強度検出機能付中間周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61212906A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5872959B2 (ja) * | 2012-05-10 | 2016-03-01 | ラピスセミコンダクタ株式会社 | 差動増幅器及び半導体装置 |
-
1985
- 1985-03-18 JP JP60055168A patent/JPS61212906A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61212906A (ja) | 1986-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418494A (en) | Variable gain amplifier for low supply voltage systems | |
| US6768379B2 (en) | Amplifier circuit | |
| EP1030442B1 (en) | Variable-gain multistage amplifier with broad bandwidth and reduced phase variations | |
| CA2062010C (en) | Logarithmic amplification circuit | |
| US5717360A (en) | High speed variable gain amplifier | |
| US4801892A (en) | Current mirror circuit | |
| JPH0533564B2 (ja) | ||
| JPH06104666A (ja) | 可変電圧電流変換回路 | |
| EP1330057A1 (en) | Electric field intensity detecting circuit and limiter amplifier | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JPH0464213B2 (ja) | ||
| JP3392791B2 (ja) | 利得制御回路及び利得制御方法 | |
| US10784828B2 (en) | Methods and apparatus for an operational amplifier with a variable gain-bandwidth product | |
| JPH0451084B2 (ja) | ||
| JPS60246108A (ja) | 中間周波増幅器 | |
| ITMI20010284A1 (it) | Amplificatore a guadagno variabile | |
| JPH08250955A (ja) | 等化増幅回路 | |
| JPS61170106A (ja) | 電界検出機能付中間周波増幅回路 | |
| SU1626327A1 (ru) | Дифференциальный усилитель | |
| JPH01137712A (ja) | 信号強度表示装置 | |
| JPS61170104A (ja) | 中間周波増幅回路 | |
| JPS60189305A (ja) | 中間周波増幅回路 | |
| JPS61234109A (ja) | 中間周波増幅回路 | |
| JPH08148954A (ja) | 利得可変増幅器 |