JPH05342337A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 メモリと複数個のバスリクエスタとがデータ
バスを介して接続されている構成を具えたデータ処理装
置において、アドレス発生器とアドレスバスに関するコ
ストを低減すること。 【構成】 メモリ９と複数個のバスリクエスタ５〜８と
がデータバス２を介して接続されている構成を具えたデ
ータ処理装置において、前記メモリに対するアドレス発
生器を、バスリクエスタ毎に設けるのは止め、ライト用
とリード用として、データ処理装置全体で２個だけ設け
る。そして、アドレス発生器１８，１９を、バスリクエ
スタ５〜８の配設位置に関係なく、メモリ９の近くに配
設する。アドレス発生器の個数が少なくて済むと共に、
各バスリクエスタとメモリとの間をアドレスバスで結ぶ
必要がなくなるので、コストが安くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリと複数個のバス
リクエスタとが、共通のデータバスに接続されている構
成を有するデータ処理装置に関するものである。

【０００２】

【従来の技術】データ処理装置には、メモリと種々の入
力機器や出力機器に接続された複数個のバスマスタとが
共通のバスに接続され、バスマスタとメモリとの間でデ
ータを転送して処理するものがある。図３に、そのよう
な従来のデータ処理装置の要部ブロック構成図を示す。
図３において、１はバス要求許可制御線、２はデータバ
ス、３はアドレスバス、４はバスアービタ、５〜８はバ
スリクエスタ、９はページメモリなどのメモリ、１０〜
１３はアドレス発生器、１４〜１７はバスマスタであ
る。

【０００３】バスリクエスタとは、データを転送するた
めにデータバスの使用要求信号を出すものであり、デー
タ処理装置にデータを入力したり、データ処理装置から
データを出力したりするための種々のインタフェース等
が、これに相当する。例えば、イメージスキャナー用イ
ンタフェース，ファクシミリ用インタフェース，プリン
タ出力用インタフェース等がある。

【０００４】各バスマスタは、バスリクエスタとそれに
付随して設けられたアドレス発生器とから構成されてい
る。各バスリクエスタからメモリ９へのデータの転送
（つまりライト）、およびメモリ９から各バスリクエス
タへのデータの転送（つまりリード）をする際には、そ
れに付随して設けられているアドレス発生器で発生され
るアドレスに従って行われる。次に、それを説明する。

【０００５】まず、ライト時について説明する。例え
ば、バスマスタ１４からメモリ９へデータを書き込みた
い時は、まず、バスマスタ１４内のバスリクエスタ５か
ら、バス要求許可制御線１を通してバスアービタ４へ、
バスの使用許可を要求する信号を出す。バスアービタ４
から使用許可が出ると、バスマスタ１４内のアドレス発
生器１０から、メモリ９での書き込み位置を指定するア
ドレスを送出すると共に、バスリクエスタ５からデータ
バス２へ、データを送出する。これにより、メモリ９へ
のデータの書き込みが行われる。

【０００６】次に、リード時について説明する。例え
ば、メモリ９からバスマスタ１７にデータを読み出した
い時は、まず、バスマスタ１７内のバスリクエスタ８か
ら、バス要求許可制御線１を通してバスアービタ４へ、
バスの使用許可を要求する信号を出す。バスアービタ４
から使用許可が出ると、バスマスタ１７内のアドレス発
生器１３から、メモリ９の読み出し位置を指定するアド
レスを送出すると共に、メモリ９内の該アドレスにある
データをデータバス２へ送出する。それをバスリクエス
タ８に取り込むことにより、メモリ９からのデータの読
み出しが行われる。

【０００７】上記のようなデータ処理装置としては、例
えばディジタル複写機に使用されているデータ処理装置
がある。図４に、ディジタル複写機のブロック構成を示
す。図４において、２１は画像入力端末、２２はデータ
処理装置、２３は操作表示部、２４は画像出力端末、２
５は外部機器接続線である。画像入力端末２１や画像出
力端末２４等のように、データ処理装置２２に接続され
るものであって、メモリとの間でデータをやり取りする
必要のある機器は、データ処理装置２２の内部でそれぞ
れに対応するバスマスタに接続される。

【０００８】ディジタル複写機には、単にコピーだけを
するものの外に、ファクシミリ機能とか、ホストコンピ
ュータからの印字信号を受け取って印刷する機能とかと
いった多くの機能をも具えたものがある。具備する機能
が多くなると、それに応じてバスマスタの数も多くなっ
ていた。

【０００９】

【発明が解決しようとする課題】前記した従来のデータ
処理装置には、次のような問題点があった。第１の問題
点は、各バスマスタはそれぞれアドレス発生器を具えて
いるが、アドレス発生器は高価なものであり、バスマス
タの数が多くなるとコストが高くなるという点である。
第２の問題点は、各バスマスタとメモリとの間をつなぐ
アドレスバスを配設しなければならず、配線ボード上に
配設する際に広い面積を必要とするばかりでなく、コス
トが高くなるという点である。本発明は、以上のような
問題点を解決することを課題とするものである。

【００１０】

【課題を解決するための手段】前記課題を解決するた
め、本発明では、メモリと複数個のバスリクエスタとが
データバスを介して接続されている構成を具えたデータ
処理装置において、前記メモリに対してアドレスを発生
するアドレス発生器をライト用，リード用の２つを具え
ることとした。

【００１１】

【作 用】メモリと複数個のバスリクエスタとが共通
のデータバスで接続されている構成を持つデータ処理装
置において、アドレス発生器を、バスリクエスタ毎に設
けずに、ライト用とリード用として、データ処理装置全
体で２個だけ設ける。これにより、アドレス発生器の個
数は従来に比し減少するので、コストを安くすることが
可能となる。

【００１２】また、バスリクエスタとそれに付随してア
ドレス発生器が設けられているバスマスタなるものを用
いず、アドレス発生器はバスリクエスタから独立させた
ので、バスリクエスタの配設位置に関係なく、メモリの
近くに配設することができる。そのため、各バスリクエ
スタとメモリとの間を結ぶようにアドレスバスを引き回
す必要がなくなり、アドレスバスに関するコストを安く
することが出来ると共に、その配設面積を不用とするこ
とが出来る。

【００１３】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明のデータ処理装置であり、符
号は図３のものに対応している。そして、１８，１９は
アドレス発生器、２０はアドレス線である。複数個のバ
スリクエスタ５〜８が、データバス２を介してメモリ９
と接続されると共に、バス要求許可制御線１を介してバ
スアービタ４と接続されている。そして、メモリ９に
は、ライト用，リード用の２つのアドレス発生器１８，
１９が、アドレス線２０を介して接続されている。

【００１４】構成上、図３の従来例と異なる第１の点
は、各バスマスタからアドレス発生器が除かれ、バスリ
クエスタのみとされている点である。第２の相違点は、
アドレスバスが無い点である。第３の相違点は、アドレ
ス発生器は、アドレス発生器１８，１９のみの２つだけ
とされ、それらがメモリ９に接続されている点である。

【００１５】アドレス発生器は、メモリ９へのライト時
あるいはリード時に、メモリ９のアドレスを指定するた
めに設けられている。本発明では、データ処理装置が或
る１つの機能を果たすよう動作させられる場合、必要と
されるアドレスは最大２つであることに注目し、個々の
バスリクエスタに付随させてアドレス発生器を設けるの
ではなく、データ処理装置全体で２つだけ設けた。

【００１６】１つのメモリに対してライトだけをしてい
る時には、ライトする位置を指定するアドレスを発生す
るアドレス発生器が１つあればよい。同様に、リードだ
けをしている時には、リードする位置を指定するアドレ
スを発生するアドレス発生器が１つあればよい。

【００１７】ところが、あるバスリクエスタからメモリ
９にライトしたデータを、他のバスリクエスタにリード
するという場合、ライトが全部終了するのを待ってリー
ドを開始したのでは、ライトを開始してからリードし終
わるまでに長い時間がかかる。そこで、その時間を短縮
するために、メモリにライトしながら、他方ではリード
するというように、２つのメモリ動作を同時並行的に進
めることが行われる。その場合には、ライトする位置を
指定するアドレス発生器と、リードする位置を指定する
アドレス発生器との、合計２つのアドレス発生器が必要
とされる。

【００１８】図２は、ライトとリードとが、同時並行的
に行われているメモリの使用状況を示す図である。図２
において、９−１はリード先頭部、９−２はライト先頭
部、９−３は未リードデータ領域、Ａ，Ｂは矢印であ
る。例えば、バスリクエスタ５からのデータをメモリ９
へライトし、ライトされたデータをバスリクエスタ８に
リードするという場合について説明する。

【００１９】バスリクエスタ５およびバスリクエスタ８
からバス要求許可制御線１を通してバスアービタ４へ、
データバス２の使用許可を要求する信号を出す。バスア
ービタ４は、データバス２上でデータが衝突しないよう
に使用時間を調整して、バスリクエスタ５およびバスリ
クエスタ８へバス使用許可を出す。

【００２０】バスリクエスタ５は、自分にデータバス２
の使用が許可された時間に、データをデータバス２へ送
出する。送出されたデータは、メモリ９にライトされる
が、その位置は、アドレス発生器１８から発生されるア
ドレスで指定される位置（この位置が、ライト先頭部９
−２）である。ライト先頭部９−２は、ライト作業が進
むにつれて、矢印Ｂの方向に進行する。

【００２１】他方、バスリクエスタ８は、自分にデータ
バス２の使用が許可された時間に、メモリ９よりデータ
をリードする。リードするデータは、アドレス発生器１
９から発生されるアドレスで指定される位置（この位置
が、リード先頭部９−１）のデータである。リード先頭
部９−１は、リード作業が進むにつれて、矢印Ａの方向
に進行するが、ライト先頭部９−２を追い越さないよう
に制御される。

【００２２】未リードデータ領域９−３は、ライト先頭
部９−２から、その後方にあるリード先頭部９−１まで
の領域を指し、この領域にあるデータは、ライトされた
ものの未だ読み出されていないデータである。従って、
このデータが、これから読み出されねばならないデータ
である。

【００２３】なお、ライト先頭部９−２もリード先頭部
９−１も、メモリ９の末端まで進めば先頭に戻り、再び
メモリ９内を末端に向かって進行するように制御するこ
とも出来る。

【００２４】以上述べたように、１つのメモリを搭載し
たデータ処理装置で必要とされるアドレス発生器は、最
大２つであるので、本発明では、２つのアドレス発生器
を設ける。しかし、それらアドレス発生器は、バスリク
エスタに付随し設けるわけではないので、そられより離
し、メモリに近接して設けることが出来る。例えば、メ
モリが搭載されているボード上に設けることが出来る。
そして、メモリとの間はアドレス線２０で接続する。

【００２５】その結果、アドレス発生器の個数が、バス
リクエスタ毎に設けていた従来のデータ処理装置に比べ
て減少すると共に、各バスリクエスタが搭載してあるボ
ードとメモリが搭載してあるボードとを結ぶアドレスバ
スを設ける必要がなくなる。これにより、コストを大幅
に低減することが出来る。

【００２６】

【発明の効果】以上述べた如く、本発明のデータ処理装
置によれば、アドレス発生器の個数が２つで済むので、
アドレス発生器に要する費用が少なくなる。また、アド
レス発生器をバスリクエスタの配設位置とは関係なく、
メモリに近接して設けることが出来るので、アドレスバ
スが不用となる。更に、データバスが不用となるに伴
い、その配設面積だけ、ボードを小型化することが出来
る。

【図面の簡単な説明】

【図１】 本発明のデータ処理装置の要部ブロック構成
図

【図２】 ライトとリードとが同時並行的に行われてい
るメモリの使用状況を示す図

【図３】 従来のデータ処理装置の要部ブロック構成図

【図４】 ディジタル複写機のブロック構成を示す図

【符号の説明】

１…バス要求許可制御線、２…データバス、３…アドレ
スバス、４…バスアービタ、５〜８…バスリクエスタ、
９…メモリ、９−１…リード先頭部、９−２…ライト先
頭部、９−３…未リードデータ領域、１０〜１３…アド
レス発生器、１４〜１７…バスマスタ、１８，１９…ア
ドレス発生器、２０…アドレス線、２１…画像入力端
末、２２…データ処理装置、２３…操作表示部、２４…
画像出力端末、２５…外部機器接続線

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリと複数個のバスリクエスタとがデ
   ータバスを介して接続されている構成を具えたデータ処
   理装置において、前記メモリに対してアドレスを発生す
   るアドレス発生器としてライト用，リード用の２つを具
   えたことを特徴とするデータ処理装置。