JPH0534584U - 三角波信号校正装置 - Google Patents

Abstract

(57)【要約】 【目的】 従来より高速の三角波信号まで、その直線性
の校正ができるような三角波信号校正装置を得る。 【構成】 クロック信号発生回路５の出力が分周器４を
介してサンプリングパルス発生回路３に加えられる。入
力三角波信号の立上がり区間だけ波形整形回路２の出力
がサンプリングパルス発生回路３のゲートを開く。サン
プリングパルス発生回路３の出力が高速Ａ／Ｄ変換回路
７を駆動して、入力三角波信号がその立上がり区間だけ
逐次Ａ／Ｄ変換され、その結果がメモリ回路８に記憶さ
れたのち、演算回路９が直線性を算出して、結果は表示
回路１０に表示される。サンプリングパルス過少検出回
路１１はサンプリングパルス発生回路３の出力のパルス
数を常にカウントしており、結果が一定値以下になると
クロック信号切換器１７を駆動して、サンプリングパル
ス発生回路３へ入力を、分周器４の出力からＡＮＤ回路
１６の出力に切り換える。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は入力信号が直線的に増加又は減少する三角波信号の直線性を校正す るための校正装置に関するものである。

【０００２】

【従来の技術】

電子、電気計測の分野において低周波の三角波信号を取り扱うことが多く、い わゆるファンクションジェネレータと称する各種の信号発生器が多数市販されて いる。信号発生器の発生する三角波の時間対電圧レベルの関係すなわちＲＡＭＰ 応答特性の直線性は各々のモデル毎に規格を定めて、その許容する範囲内、例え ば±２％であることを保証している。これら信号発生器の出荷検査、受入検査あ るいは定常使用時の校正等において、信号の直線性が真に規格の範囲内にあるか を確認する場合、従来はオシロスコープ等で観測するか又は図３に示すような校 正装置によっていた。図３は従来の校正装置の構成を示すものであり、図中、１ は入力信号を微分する微分回路、２は微分出力を整形してＴＴＬレベルの信号に する波型整形回路、５はクロック信号発生器で、分周器４を経由してサンプリン グパルス発生回路３を基準クロック周期又はその逓倍の周期で駆動する。サンプ リングパルス発生回路３は波形整形回路２の出力ＴＴＬ信号によって制御される 区間だけ、サンプリングパルス列を発生する。６はパルスカウンタ／コンパレー タで、サンプリングパルスを計数し結果を分周器４に伝達する。７は高速Ａ／Ｄ 変換回路、８はメモリ回路、９はメモリ回路８の内容を読み出して直線性を算出 する演算回路、１０は表示回路である。

【０００３】 以上のように構成された校正装置において、図４（ａ）に示す入力信号が加え られると、この信号は微分回路１によって微分され図４（ｂ）のようになり、波 形整形回路２を経由してＴＴＬレベルに変換された信号図４（ｃ）がサンプリン グパルス発生回路３に加えられてそのゲートを開く。図４の例では入力信号波形 図４（ａ）が増加する区間だけサンプリングパルス発生回路３のゲートを開く場 合を示しており、信号レベルが増加する半サイクルについてその直線性を測定す る場合を示す。クロック信号発生器から送られたクロック信号は分周器４を経由 してサンプリングパルス発生回路３に加えられ、サンプリングパルス発生回路３ はゲートの開いている間、すなわち図４の例では被測定信号が増加している半サ イクルの間だけ図４（ｅ）に示すサンプリングパルスを発生し、これを高速Ａ／ Ｄ変換回路７に供給する。

【０００４】 高速Ａ／Ｄ変換回路７はサンプリングパルスのタイミングで被測定信号の瞬時 電圧レベルＤ₀ 、Ｄ₁ 、Ｄ₂ 、……を逐次Ａ／Ｄ変換し、結果はメモリ回路８に 順次記録される。これを図５に示す。図５のように被測定信号のレベルが増加す る半サイクルについて、Ｄ₀ からＤ_n までｎ＋１個の時間間隔の等しい電圧サン プリングデータが得られたとすると、演算回路９は“数１”に示す演算をｋ＝１ からｋ＝ｎ−１までｎ−１回行い、その中から最大のものを選び出して１００倍 して、“数２”に示す直線性Ｌを得る。演算回路９の結果は表示回路１０で表示 される。また立ち上がりの時間の遅い入力信号に対しては、サンプリングデータ 数が多くなりすぎてメモリ回路８がオーバーフローしないように、パルスカウン タ／コンパレータ６の計数結果をもとに分周器４を駆動して、サンプリングパル ス数を適正範囲１０〜１００の間に設定している。

【０００５】

【数１】

【０００６】

【数２】

【０００７】

【考案が解決しようとする課題】

上記のような従来の三角波信号校正装置においては、図５に示すように最初と 最後のサンプリング電圧レベルＤ₀ 、Ｄ_n は必ずしも被測定信号のピーク電圧レ ベルＯ又はＰに合致しないため、本来Ｏ〜Ｐ間の直線性について評価すべきとこ ろをＯ´〜Ｎ間の直線性について評価していることになる。つまり、従来の三角 波信号校正装置においては、被測定信号のＲＡＭＰ区間Ｏ〜Ｐに対して１／１０ 程度のサンプリング周期又はそれ以上の高速でデータサンプリングを行える事が 必要である。言い換えると、サンプリング周期の１０倍程度以上の立上がり時間 をもつ三角波信号については精度よく直線性の校正を行うことができるが、それ 以上の高速信号になると誤差が大きくなるという、問題点があった。またサンプ リングの速度は高速Ａ／Ｄ変換の速度で制限を受けるので、結局、高速の三角波 信号については、正確な校正ができないという問題点があった。

【０００８】 この考案はかかる問題点を解決するためになされたもので、入力信号波形の立 ち上りと同期し、かつＲＡＭＰ波形の適切なポイントでデータサンプリングを行 うような同期サンプリングの機能を付加することによって、サンプリング周期の ２倍程度の立上り時間をもつ三角波信号まで精度よく直線性の校正を行うことを 可能とし、校正可能な三角波信号の周波数範囲を拡大しようとするものである。

【０００９】

【課題を解決するための手段】

この考案に係わる三角波信号校正装置は、入力信号の立上りが速くなるに従っ てサンプリングパルスが少なくなり、例えば１０未満になったことを検知するサ ンプリングパルス過少検出手段と、入力信号に同期して例えば入力信号の立上り 区間の１０％、５０％及び９０％時点でサンプリングのためのクロック信号を発 生する同期クロック発生手段と前記サンプリングパルス過少検出手段によってサ ンプリングパルスの過少が検出された時に、サンプリングパルスを発生させるた めのクロック信号を従前の非同期クロック信号から同期クロック信号へ切り換え るためのクロック信号切換手段とを設けたものである。

【００１０】

【作用】

この考案の装置は入力三角波信号が低速の場合は従来の三角波信号校正装置と 同様に内蔵の入力信号とは非同期のクロック信号により、入力ＲＡＭＰ波形内を 一定時間間隔でデータサンプリングするが、入力信号が高速になり、ＲＡＭＰ波 形内のサンプルデータ数が少なくなると、入力信号に同期したクロック信号によ って、ＲＡＭＰ波形内の適切なポイント、例えば立上り開始から１０％、５０％ 及び９０％時点でデータサンプリングするよう動作モードを切り換える。このこ とにより、限界のあるサンプリング速度の中で、最適な直線性評価精度を得るこ とができる。

【００１１】

【実施例】

図１はこの考案による三角波進行性装置の一実施例を示すものであり、１〜１ ０は上記従来装置と同一のものである。１１はサンプリングパルス過少検出回路 、１２は逓倍器、１３は反転回路、１４は分周器、１５は倍周器、１６はＡＮＤ 回路、１７はクロック信号切換器である。

【００１２】 以上のように構成された三角波信号校正装置において、サンプリングパルス過 少検出回路１１は図４（ｅ）に示すサンプリングパルス発生回路３の出力のパル ス数をカウントする。上記サンプリングパルス過少検出回路１１のカウント結果 が１０以上の場合は、上記サンプリングパルス過少検出回路１１はクロック信号 切換器１７を駆動せず、分周器４の出力がサンプリングパルス発生回路３に供給 されるため、本装置は従来と同様に動作する。しかし図４（ａ）に示す入力ＲＡ ＭＰ波形の立上り時間が速くなって、分周しない基準クロック信号でサンプリン グを行っても、サンプリングパルス過少検出回路１１のカウント結果が９以下に なるとサンプリングパルス過少検出回路１１はクロック信号切換器１７を駆動し 、分周器４の出力のかわりにＡＮＤ回路１６からの同期クロック信号をサンプリ ングパルス発生回路３に供給する。

【００１３】 図２はこの場合の入力三角波信号とサンプリングパルス及び同期クロック信号 との関係を示すタイミングチャート図である。以下、図１及び図２に従って説明 する。波形整形回路２の出力として得られる入力三角波信号に同期した矩形波信 号は逓倍器１２で１０逓倍されたあと、反転回路１３、分周器１４、倍周器１５ に加えられる。各々の出力信号はそれぞれ図２の（ｃ）、（ｄ）、（ｅ）であり 、これをＡＮＤ回路１６で合成した信号は図２（ｆ）でこの信号がクロック信号 切換器１７経由サンプリングパルス発生回路３に供給されてサンプリングパルス 列を得る。このパルス列は図２（ｇ）に示すとおり入力三角波信号に同期が取れ ており、常に信号立上り区間の１０％、５０％及び９０％点をデータサンプリン グするよう高速Ａ／Ｄ変換回路を駆動する。この場合のサンプリング間隔も等間 隔のため、演算回路９により数１に従って直線性を求めることができる。以上の 説明は入力三角波信号の立上り区間の直線性特性について述べたが、立下がり区 間の直線性測定についても適用できることはもちろんである。

【００１４】

【考案の効果】

この考案によれば、入力三角波信号が高速である場合に、サンプリングのタイ ミングを入力三角波信号と同期させ、しかも入力三角波信号の中で理想直線から のずれが通常最も大きくなる５０％時点と、その前後の１０％及び９０％時点に おいて、サンプリングを実施することにより、僅か３点のサンプリングデータに よって高精度でＲＡＭＰ波形の直線性を評価できる。従来、同様の精度で直線性 を評価するためには少なくともサンプリング間隔の１０倍の立上り時間が必要だ ったことから、直線性測定可能な三角波信号の周波数範囲を５倍程度拡大できる ものである。

【図面の簡単な説明】

【図１】この考案の実施例を示す構成図である。

【図２】この考案の実施例の動作を示すタイミングチャ
ート図である。

【図３】従来の三角波信号校正装置の構成図である。

【図４】従来の三角波信号校正装置の動作を示すタイミ
ングチャートである。

【図５】従来の三角波信号校正装置におけるサンプリン
グの様子を示す図である。

【符号の説明】

１ 微分回路 ２ 波形整形回路 ３ サンプリングパルス発生器 ４ 分周器 ５ クロック信号発生器 ６ パルスカウンタ／コンパレータ ７ 高速Ａ／Ｄ変換回路 ８ メモリ回路 ９ 演算回路 １０ 表示回路 １１ サンプリングパルス過少検出回路 １２ 逓倍器 １３ 反転回路 １４ 分周器 １５ 倍周器 １６ ＡＮＤ回路 １７ クロック信号切換器

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力信号が直線的に変化する期間だけ内
   部基準クロック周期又はその逓倍の周期のパルス列を発
   生するサンプリングパルス発生回路と、このサンプリン
   グパルス列で駆動されて入力信号を逐次Ａ／Ｄ変換する
   高速Ａ／Ｄ変換回路と、上記高速Ａ／Ｄ変換回路の出力
   を記憶するメモリ回路を有し、この一組のＡ／Ｄ変換デ
   ータ群から入力信号の直線性を算出し表示する三角波信
   号校正装置において、入力信号と同期した信号によって
   駆動される逓倍器と、上記逓倍器の出力を反転、分周及
   び倍周する反転回路、分周器及び倍周器と、上記反転回
   路、分周器及び倍周器の各出力を合成するＡＮＤ回路
   と、上記サンプリングパルスが一定限界値を下回ったこ
   とを検知するサンプリングパルス過少検出回路と、上記
   サンプリングパルス過少検出回路の出力を受けて、上記
   サンプリングパルス発生回路への入力クロック信号を内
   部基準クロックから上記ＡＮＤ回路の出力へと切り換え
   る切換え回路とを具備したことを特徴とする三角波信号
   校正装置。