JPH0535226A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0535226A JPH0535226A JP595092A JP595092A JPH0535226A JP H0535226 A JPH0535226 A JP H0535226A JP 595092 A JP595092 A JP 595092A JP 595092 A JP595092 A JP 595092A JP H0535226 A JPH0535226 A JP H0535226A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- source
- gate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000008186 active pharmaceutical agent Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 6
- 210000002858 crystal cell Anatomy 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【構成】 非単結晶シリコン薄膜トランジスタのゲート
・ソース電圧範囲（ＶGS）が、ソース・ドレイン電流
（ＩDS）の極小値に相当する所定のゲート・ソース電圧
を含む電圧範囲となるべく設定する。 【効果】非単結晶シリコン薄膜トランジスタのＯＦＦ時
のリーク電流を最小とすることができる。
・ソース電圧範囲（ＶGS）が、ソース・ドレイン電流
（ＩDS）の極小値に相当する所定のゲート・ソース電圧
を含む電圧範囲となるべく設定する。 【効果】非単結晶シリコン薄膜トランジスタのＯＦＦ時
のリーク電流を最小とすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴと略記）の駆動方法に関する。
下、ＴＦＴと略記）の駆動方法に関する。
【０００２】図１（ａ）はマトリクス型液晶表示装置の
構成を示しており、１０１〜１０３はゲート線、１０４
〜１０７はデータ線、１０８〜１１０等は画素である。
画素は、図１（ｂ）のごとく、ゲート線１１１とデータ
線１１２との交点に形成されたスイッチング用ＴＦＴ１
１３、浮遊容量１１４及び液晶セル１１５より成ってい
る。１１６、１１７はそれぞれ液晶セルの駆動電極及び
共通電極である。
構成を示しており、１０１〜１０３はゲート線、１０４
〜１０７はデータ線、１０８〜１１０等は画素である。
画素は、図１（ｂ）のごとく、ゲート線１１１とデータ
線１１２との交点に形成されたスイッチング用ＴＦＴ１
１３、浮遊容量１１４及び液晶セル１１５より成ってい
る。１１６、１１７はそれぞれ液晶セルの駆動電極及び
共通電極である。
【０００３】図１（ｂ）のデータ線１１２に図１（ｃ）
のＶD のごときデータ信号に相当する電圧が印加され、
図１（ｂ）のゲート線１１１に図１（ｃ）のＶG のごと
きゲート線駆動電圧が印加される。ＴＦＴ１１３がＮ型
ＴＦＴである場合、ＶG がハイである期間にデータ線１
１２の信号が液晶セル１１５に書き込まれ、１１５に書
き込まれた信号はＶG がローである期間中保持される。
図１（ｃ）においてＡはＶD ＜０である負フレームを、
ＢはＶD ＞０である正フレームを表わす。
のＶD のごときデータ信号に相当する電圧が印加され、
図１（ｂ）のゲート線１１１に図１（ｃ）のＶG のごと
きゲート線駆動電圧が印加される。ＴＦＴ１１３がＮ型
ＴＦＴである場合、ＶG がハイである期間にデータ線１
１２の信号が液晶セル１１５に書き込まれ、１１５に書
き込まれた信号はＶG がローである期間中保持される。
図１（ｃ）においてＡはＶD ＜０である負フレームを、
ＢはＶD ＞０である正フレームを表わす。
【０００４】従来、マトリクス型液晶表示装置のスイッ
チとして単結晶シリコン基板内に形成されたＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタの電圧−電流特性（ゲート・ソース電圧ＶGS−
ドレイン・ソース電流ＩDS特性）は、図２の２０１に示
すようにＯＮ／ＯＦＦ比が大きく、弱反転領域での電流
変化が急しゅんであり遮断領域でのリーク電流は小さ
い。従って、非導通時のＴＦＴが図２の２０２の領域で
動作するように、図３に示すごとく、ゲート線駆動信号
３０２とデータ線駆動信号３０１のバイアス関係が定め
られていた。
チとして単結晶シリコン基板内に形成されたＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタの電圧−電流特性（ゲート・ソース電圧ＶGS−
ドレイン・ソース電流ＩDS特性）は、図２の２０１に示
すようにＯＮ／ＯＦＦ比が大きく、弱反転領域での電流
変化が急しゅんであり遮断領域でのリーク電流は小さ
い。従って、非導通時のＴＦＴが図２の２０２の領域で
動作するように、図３に示すごとく、ゲート線駆動信号
３０２とデータ線駆動信号３０１のバイアス関係が定め
られていた。
【０００５】しかし、単結晶シリコンＭＯＳトランジス
タをスイッチに用いたマトリクス型液晶表示装置と同様
な方法でＴＦＴをスイッチに用いたマトリクス型液晶表
示装置の駆動を行おうとすると、次に述べるような問題
が生ずる。シリコン薄膜によるＴＦＴの電圧−電流特性
の一例を図４に示す。
タをスイッチに用いたマトリクス型液晶表示装置と同様
な方法でＴＦＴをスイッチに用いたマトリクス型液晶表
示装置の駆動を行おうとすると、次に述べるような問題
が生ずる。シリコン薄膜によるＴＦＴの電圧−電流特性
の一例を図４に示す。
【０００６】ＩDSは、ドレイン・ソース電流、ＶGSは、
ゲート・ソース電圧である。４０１、４０２はそれぞれ
ドレイン・ソース電圧ＶDSをＶDS＝Ｖ1 、ＶDS＝Ｖ2 と
した電圧−電流特性でる。ただし、Ｖ2 ＞Ｖ1 。ＴＦＴ
の電圧−電流特性の特徴は、弱反転領域４０３で電流変
化が単結晶シリコンＭＯＳトランジスタに比べて緩慢で
あること、遮断領域におけるリーク電流レベルが大きい
こと、及び遮断領域４０４においてＰＮ接合部リーク電
流によるＩDSの増加がみられることである。
ゲート・ソース電圧である。４０１、４０２はそれぞれ
ドレイン・ソース電圧ＶDSをＶDS＝Ｖ1 、ＶDS＝Ｖ2 と
した電圧−電流特性でる。ただし、Ｖ2 ＞Ｖ1 。ＴＦＴ
の電圧−電流特性の特徴は、弱反転領域４０３で電流変
化が単結晶シリコンＭＯＳトランジスタに比べて緩慢で
あること、遮断領域におけるリーク電流レベルが大きい
こと、及び遮断領域４０４においてＰＮ接合部リーク電
流によるＩDSの増加がみられることである。
【０００７】図３のごときバイアス関係で液晶セルの駆
動を行なうと、ＴＦＴのゲート・ソース間電圧ＶGSが図
４の４０５の範囲で変化する。このとき、非導通時のＴ
ＦＴに流れるＰＮ接合電流は相当大きくなり、これは画
面への表示ムラとして現われ表示性能を大きくそこなう
ものである。
動を行なうと、ＴＦＴのゲート・ソース間電圧ＶGSが図
４の４０５の範囲で変化する。このとき、非導通時のＴ
ＦＴに流れるＰＮ接合電流は相当大きくなり、これは画
面への表示ムラとして現われ表示性能を大きくそこなう
ものである。
【０００８】本発明は、ゲート線駆動信号ＶG の零レベ
ルとデータ線駆動信号ＶD の零レベルとの間にＴＦＴの
電圧−電流特性に合わせた適切なバイアス電圧ＶB を設
けることにより、上述の欠点を解決し良好な表示性能を
有するマトリクス型液晶表示装置の駆動方法を提供する
ものである。
ルとデータ線駆動信号ＶD の零レベルとの間にＴＦＴの
電圧−電流特性に合わせた適切なバイアス電圧ＶB を設
けることにより、上述の欠点を解決し良好な表示性能を
有するマトリクス型液晶表示装置の駆動方法を提供する
ものである。
【０００９】本発明の駆動方法は、図５に示すごとくゲ
ート線駆動信号の零レベルとデータ線駆動信号の零レベ
ルの間にＴＦＴの電圧−電流特性に合わせた一定のバイ
アス電圧ＶB を設けることにより、非導通時のＴＦＴが
その動作範囲内において極小のリーク電流を有するよう
にするものである。
ート線駆動信号の零レベルとデータ線駆動信号の零レベ
ルの間にＴＦＴの電圧−電流特性に合わせた一定のバイ
アス電圧ＶB を設けることにより、非導通時のＴＦＴが
その動作範囲内において極小のリーク電流を有するよう
にするものである。
【００１０】図５において、５０１はゲート線、５０２
はデータ線、５０３はスイッチング用ＴＦＴ、５０４は
液晶表示セル、５０５はデータ線駆動信号源、５０６は
ゲート線駆動信号源である。
はデータ線、５０３はスイッチング用ＴＦＴ、５０４は
液晶表示セル、５０５はデータ線駆動信号源、５０６は
ゲート線駆動信号源である。
【００１１】図６及び図７は本発明の実施例を示すもの
である。６０１、６０２はそれぞれ図４の４０１、４０
２と同一の電圧−電流特性の曲線である。
である。６０１、６０２はそれぞれ図４の４０１、４０
２と同一の電圧−電流特性の曲線である。
【００１２】６０１、６０２の電圧−電流特性を有する
ＴＦＴでマトリクス型液晶表示装置のスイッチを形成す
る場合、非導通時のＴＦＴのリーク電流が極小となるよ
うな動作範囲は図６の６０３に示す範囲である。このよ
うに非導通時のＴＦＴの動作範囲、即ち非導通時のＴＦ
Ｔのゲート・ソース間電圧ＶGSの変化範囲を、リーク電
流が極小となるような領域に設定するために、本発明で
は、図７のごとくゲート線駆動信号７０２の零レベルＶ
G ＝０とデータ線駆動信号７０１の零レベルＶ D ＝０
との間にＶB のバイアス電圧を設ける。
ＴＦＴでマトリクス型液晶表示装置のスイッチを形成す
る場合、非導通時のＴＦＴのリーク電流が極小となるよ
うな動作範囲は図６の６０３に示す範囲である。このよ
うに非導通時のＴＦＴの動作範囲、即ち非導通時のＴＦ
Ｔのゲート・ソース間電圧ＶGSの変化範囲を、リーク電
流が極小となるような領域に設定するために、本発明で
は、図７のごとくゲート線駆動信号７０２の零レベルＶ
G ＝０とデータ線駆動信号７０１の零レベルＶ D ＝０
との間にＶB のバイアス電圧を設ける。
【００１３】上記の駆動方法によると、図３のごとき駆
動方法に比較して、非導通時のＴＦＴのリーク電流の平
均値は５０％〜９０％低減される。本発明の駆動方法を
実現するための回路構成は、図５の例に示すごとくＶB
の値を外部から調整可能とすることが望ましい。ＶB を
外部から調整可能とすることによりＴＦＴ特性の製造ロ
ット間ばらつきに容易に対処できる。バイアス電圧ＶB
の値を外部から任意に設定することにより生ずるもう一
つの効果は、スイッチング用ＴＦＴのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして低消費
電力化が達成されることである。ＴＦＴの寄生容量、ゲ
ート線の寄生容量はそのほとんどがゲート線とデータ線
の間又はゲート線と液晶駆動電極の間に付いている。従
って、ＶB を負の値に設定することにより前記寄生容量
を充放電するための電流は低減され低消費電力化が達成
される。
動方法に比較して、非導通時のＴＦＴのリーク電流の平
均値は５０％〜９０％低減される。本発明の駆動方法を
実現するための回路構成は、図５の例に示すごとくＶB
の値を外部から調整可能とすることが望ましい。ＶB を
外部から調整可能とすることによりＴＦＴ特性の製造ロ
ット間ばらつきに容易に対処できる。バイアス電圧ＶB
の値を外部から任意に設定することにより生ずるもう一
つの効果は、スイッチング用ＴＦＴのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして低消費
電力化が達成されることである。ＴＦＴの寄生容量、ゲ
ート線の寄生容量はそのほとんどがゲート線とデータ線
の間又はゲート線と液晶駆動電極の間に付いている。従
って、ＶB を負の値に設定することにより前記寄生容量
を充放電するための電流は低減され低消費電力化が達成
される。
【００１４】図８、図９に本発明の他の実施例を示す。
【００１５】図８において、８０１はゲート線、８０２
はデータ線、８０３はＴＦＴ、８０４は液晶表示セル、
８０５はデータ線駆動信号源、８０６はゲート線駆動信
号源、８０７は第１のバイアス電源、８０８は第２のバ
イアス電源、ＣS はＴＦＴの寄生容量である。図９にお
いて、９０１はデータ線駆動信号波形、９０２はゲート
線駆動信号波形である。
はデータ線、８０３はＴＦＴ、８０４は液晶表示セル、
８０５はデータ線駆動信号源、８０６はゲート線駆動信
号源、８０７は第１のバイアス電源、８０８は第２のバ
イアス電源、ＣS はＴＦＴの寄生容量である。図９にお
いて、９０１はデータ線駆動信号波形、９０２はゲート
線駆動信号波形である。
【００１６】図１０は、液晶表示セルがゲート線駆動信
号ＶG 及びデータ線駆動信号ＶD によって駆動されてい
る様子を示し、ＶDCは液晶表示セルに加わる電圧の変化
の様子を示す。図８に示すＴＦＴの寄生容量ＣS の影響
により、ゲート線駆動信号ＶG の立ち下がりと同時にＶ
LCは
号ＶG 及びデータ線駆動信号ＶD によって駆動されてい
る様子を示し、ＶDCは液晶表示セルに加わる電圧の変化
の様子を示す。図８に示すＴＦＴの寄生容量ＣS の影響
により、ゲート線駆動信号ＶG の立ち下がりと同時にＶ
LCは
【００１７】
【数１】
【００１８】だけ負側に変化する。このため、負フレー
ムＡにおいては、データが書き込まれた直後ＶLCの実効
値が大きくなるように変化し、正フレームＢにおいては
データが書き込まれた直後ＶLCの実効値が小さくなるよ
うに変化する。従って、ＶLCの波形は図１０に示すごと
く一定の直流分を含んだものとなり、液晶の寿命を著し
く短くするという問題を生ずる。
ムＡにおいては、データが書き込まれた直後ＶLCの実効
値が大きくなるように変化し、正フレームＢにおいては
データが書き込まれた直後ＶLCの実効値が小さくなるよ
うに変化する。従って、ＶLCの波形は図１０に示すごと
く一定の直流分を含んだものとなり、液晶の寿命を著し
く短くするという問題を生ずる。
【００１９】本発明は、データ線駆動信号の零レベルと
液晶セルの共通電極との間にも一定のバイアス電圧ＶB2
を設けることにより前述のＶLCに含まれる直流分を除去
してＶLCの波形の上下非対称性を補償し、直流駆動によ
る液晶の劣化を防ぐというものである。図８に示すごと
く、ゲート線駆動信号源のバイアス電圧ＶB1とデータ線
駆動信号源のバイアス電位ＶB2とは独立に外部から設定
できるようにすることによって、非導通時のＴＦＴのリ
ーク電流低減による表示ムラの除去及び液晶に加わる直
流電圧の除去による表示装置の高信頼性を同時に実現す
ることができる。
液晶セルの共通電極との間にも一定のバイアス電圧ＶB2
を設けることにより前述のＶLCに含まれる直流分を除去
してＶLCの波形の上下非対称性を補償し、直流駆動によ
る液晶の劣化を防ぐというものである。図８に示すごと
く、ゲート線駆動信号源のバイアス電圧ＶB1とデータ線
駆動信号源のバイアス電位ＶB2とは独立に外部から設定
できるようにすることによって、非導通時のＴＦＴのリ
ーク電流低減による表示ムラの除去及び液晶に加わる直
流電圧の除去による表示装置の高信頼性を同時に実現す
ることができる。
【００２０】以上述べたごとく、本発明の駆動方法を採
用することにより、マトリクス型液晶表示装置の表示性
能及び信頼性の大幅な向上、駆動回路の低消費電力化が
可能となる。
用することにより、マトリクス型液晶表示装置の表示性
能及び信頼性の大幅な向上、駆動回路の低消費電力化が
可能となる。
【図１】 （ａ）はマトリクス型液晶表示装置の構成を
示す図、（ｂ）はその画素の構成を説明するための図、
（ｃ）は駆動信号を示す図。
示す図、（ｂ）はその画素の構成を説明するための図、
（ｃ）は駆動信号を示す図。
【図２】 従来のマトリクス型液晶表示装置に用いられ
ている単結晶シリコンＭＯＳトランジスタの電圧−電流
特性を示した図。
ている単結晶シリコンＭＯＳトランジスタの電圧−電流
特性を示した図。
【図３】 ゲート線及びデータ線の駆動方法の従来例を
示す図。
示す図。
【図４】 従来の駆動方法によるスイッチングＴＦＴの
駆動を説明するための図。
駆動を説明するための図。
【図５】 本発明の第一の実施例を説明するための図。
【図６】 本発明の第一の実施例を説明するための図。
【図７】 本発明の第一の実施例を説明するための図。
【図８】 本発明の第二の実施例を説明するための図。
【図９】 本発明の第二の実施例を説明するための図。
【図１０】 本発明の第二の実施例を説明するための
図。
図。
Claims (2)
- 【請求項１】 基板上に形成された薄膜トランジスタ、
該薄膜トランジスタのゲート電極にゲート信号を供給し
てなるゲート線、該薄膜トランジスタのソース領域にデ
ータ信号を供給してなるデータ線を有する半導体装置に
おいて、 該薄膜トランジスタのソース、ドレイン領域は、非単結
晶シリコン薄膜で形成されてなり、該薄膜トランジスタ
のゲート・ソース電圧範囲（ＶGS）が、ソース・ドレイ
ン電流（ＩDS）の極小値に相当する所定のゲート・ソー
ス電圧を含む電圧範囲となるべく、ゲート・ソース電圧
のバイアス電圧値が設定されてなることを特徴とする半
導体装置。 - 【請求項２】 基板上に形成された薄膜トランジスタ、
該薄膜トランジスタのゲート電極にゲート信号を供給し
てなるゲート線、該薄膜トランジスタのソース電極にデ
ータ信号を供給してなるデータ線を有する半導体装置に
おいて、 該薄膜トランジスタのソース、ドレイン領域は、非単結
晶シリコン薄膜で形成されてなり、該ソース領域に印加
されてなるデータ信号は、該ゲート電極と該ドレイン領
域の間の静電容量に起因するドレイン電位の電位シフト
を補償すべく、バイアスされてなることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005950A JPH07120146B2 (ja) | 1992-01-16 | 1992-01-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005950A JPH07120146B2 (ja) | 1992-01-16 | 1992-01-16 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2915588A Division JPS6463996A (en) | 1988-02-10 | 1988-02-10 | Driving of matrix type liquid crystal display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32203796A Division JP2716040B2 (ja) | 1996-12-02 | 1996-12-02 | 液晶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535226A true JPH0535226A (ja) | 1993-02-12 |
| JPH07120146B2 JPH07120146B2 (ja) | 1995-12-20 |
Family
ID=11625178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005950A Expired - Lifetime JPH07120146B2 (ja) | 1992-01-16 | 1992-01-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120146B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368514A (en) * | 1976-11-30 | 1978-06-19 | Matsushita Electric Ind Co Ltd | Driving system for matrix panel |
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
| JPS5640888A (en) * | 1979-09-11 | 1981-04-17 | Canon Kk | Driving method |
| JPS5646298A (en) * | 1979-09-20 | 1981-04-27 | Matsushita Electric Industrial Co Ltd | Liquid crystal display panel drive unit |
| JPS5748788A (en) * | 1980-08-06 | 1982-03-20 | Matsushita Electric Industrial Co Ltd | Matrix type liquid crystal display unit |
| JPS58173794A (ja) * | 1982-04-06 | 1983-10-12 | セイコーエプソン株式会社 | 表示装置 |
-
1992
- 1992-01-16 JP JP4005950A patent/JPH07120146B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368514A (en) * | 1976-11-30 | 1978-06-19 | Matsushita Electric Ind Co Ltd | Driving system for matrix panel |
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
| JPS5640888A (en) * | 1979-09-11 | 1981-04-17 | Canon Kk | Driving method |
| JPS5646298A (en) * | 1979-09-20 | 1981-04-27 | Matsushita Electric Industrial Co Ltd | Liquid crystal display panel drive unit |
| JPS5748788A (en) * | 1980-08-06 | 1982-03-20 | Matsushita Electric Industrial Co Ltd | Matrix type liquid crystal display unit |
| JPS58173794A (ja) * | 1982-04-06 | 1983-10-12 | セイコーエプソン株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120146B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11232734B2 (en) | Shift register unit, driving method, gate driving circuit and display device | |
| KR100443219B1 (ko) | 액티브 매트릭스 장치 및 디스플레이 장치 | |
| JP3187722B2 (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| US5808595A (en) | Thin-film transistor circuit and image display | |
| CN100533529C (zh) | 电子电路、电光装置以及电子设备 | |
| US11107382B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| CN100399405C (zh) | 液晶显示器及其驱动方法 | |
| CN111653247B (zh) | 像素驱动电路及显示面板 | |
| US20220375423A1 (en) | Pixel driving circuit and display panel | |
| JPH0974204A (ja) | 表示駆動装置 | |
| KR100941843B1 (ko) | 인버터 및 이를 구비한 표시장치 | |
| JPH0126077B2 (ja) | ||
| KR100367527B1 (ko) | 화상표시장치 | |
| JPH04344618A (ja) | アクティブマトリクス表示装置 | |
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| JP3610415B2 (ja) | スイッチング回路及びこの回路を有する表示装置 | |
| JP3514000B2 (ja) | 表示駆動装置 | |
| JPH0535226A (ja) | 半導体装置 | |
| JP2626651B2 (ja) | 液晶装置 | |
| JP2716040B2 (ja) | 液晶装置 | |
| JP2004340981A (ja) | 液晶表示装置 | |
| JPH05341738A (ja) | 液晶表示装置及びその駆動方法 | |
| US12592174B2 (en) | Driving circuitry, driving method, display substrate and display device | |
| JP3207760B2 (ja) | 半導体装置およびこれを用いた画像表示装置 | |
| US12295173B2 (en) | Display substrate including first and second node control circuitries and display device |