JPH07120146B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07120146B2 JPH07120146B2 JP4005950A JP595092A JPH07120146B2 JP H07120146 B2 JPH07120146 B2 JP H07120146B2 JP 4005950 A JP4005950 A JP 4005950A JP 595092 A JP595092 A JP 595092A JP H07120146 B2 JPH07120146 B2 JP H07120146B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- crystal display
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴと略記）を用いてスイッチアレイを形成した
液晶表示装置に関する。
下、ＴＦＴと略記）を用いてスイッチアレイを形成した
液晶表示装置に関する。
【０００２】図１（ａ）はマトリクス型液晶表示装置の
構成を示しており、１０１〜１０３はゲート線、１０４
〜１０７はデータ線、１０８〜１１０等は画素である。
画素は、図１（ｂ）のごとく、ゲート線１１１とデータ
線１１２との交点に形成されたスイッチング用ＴＦＴ１
１３、浮遊容量１１４及び液晶セル１１５より成ってい
る。１１６、１１７はそれぞれ液晶セルの駆動電極及び
共通電極である。
構成を示しており、１０１〜１０３はゲート線、１０４
〜１０７はデータ線、１０８〜１１０等は画素である。
画素は、図１（ｂ）のごとく、ゲート線１１１とデータ
線１１２との交点に形成されたスイッチング用ＴＦＴ１
１３、浮遊容量１１４及び液晶セル１１５より成ってい
る。１１６、１１７はそれぞれ液晶セルの駆動電極及び
共通電極である。
【０００３】図１（ｂ）のデータ線１１２に図１（ｃ）
のＶD のごときデータ信号に相当する電圧が印加され、
図１（ｂ）のゲート線１１１に図１（ｃ）のＶG のごと
きゲート線駆動電圧が印加される。ＴＦＴ１１３がＮ型
ＴＦＴである場合、ＶG がハイである期間にデータ線１
１２の信号が液晶セル１１５に書き込まれ、１１５に書
き込まれた信号はＶG がローである期間中保持される。
図１（ｃ）においてＡはＶD ＜０である負フレームを、
ＢはＶD ＞０である正フレームを表わす。
のＶD のごときデータ信号に相当する電圧が印加され、
図１（ｂ）のゲート線１１１に図１（ｃ）のＶG のごと
きゲート線駆動電圧が印加される。ＴＦＴ１１３がＮ型
ＴＦＴである場合、ＶG がハイである期間にデータ線１
１２の信号が液晶セル１１５に書き込まれ、１１５に書
き込まれた信号はＶG がローである期間中保持される。
図１（ｃ）においてＡはＶD ＜０である負フレームを、
ＢはＶD ＞０である正フレームを表わす。
【０００４】従来、マトリクス型液晶表示装置のスイッ
チとして単結晶シリコン基板内に形成されたＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタの電圧−電流特性（ゲート・ソース電圧ＶGS−
ドレイン・ソース電流ＩDS特性）は、図２の２０１に示
すようにＯＮ／ＯＦＦ比が大きく、弱反転領域での電流
変化が急しゅんであり遮断領域でのリーク電流は小さ
い。従って、非導通時のＴＦＴが図２の２０２の領域で
動作するように、図３に示すごとく、ゲート線駆動信号
３０２とデータ線駆動信号３０１のバイアス関係が定め
られていた。
チとして単結晶シリコン基板内に形成されたＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタが用いられていた。単結晶シリコンＭＯＳトラ
ンジスタの電圧−電流特性（ゲート・ソース電圧ＶGS−
ドレイン・ソース電流ＩDS特性）は、図２の２０１に示
すようにＯＮ／ＯＦＦ比が大きく、弱反転領域での電流
変化が急しゅんであり遮断領域でのリーク電流は小さ
い。従って、非導通時のＴＦＴが図２の２０２の領域で
動作するように、図３に示すごとく、ゲート線駆動信号
３０２とデータ線駆動信号３０１のバイアス関係が定め
られていた。
【０００５】しかし、単結晶シリコンＭＯＳトランジス
タをスイッチに用いたマトリクス型液晶表示装置と同様
な方法でＴＦＴをスイッチに用いたマトリクス型液晶表
示装置の駆動を行おうとすると、次に述べるような問題
が生ずる。シリコン薄膜によるＴＦＴの電圧−電流特性
の一例を図４に示す。
タをスイッチに用いたマトリクス型液晶表示装置と同様
な方法でＴＦＴをスイッチに用いたマトリクス型液晶表
示装置の駆動を行おうとすると、次に述べるような問題
が生ずる。シリコン薄膜によるＴＦＴの電圧−電流特性
の一例を図４に示す。
【０００６】ＩDSは、ドレイン・ソース電流、ＶGSは、
ゲート・ソース電圧である。４０１、４０２はそれぞれ
ドレイン・ソース電圧ＶDSをＶDS＝Ｖ1 、ＶDS＝Ｖ2 と
した電圧−電流特性でる。ただし、Ｖ2 ＞Ｖ1 。ＴＦＴ
の電圧−電流特性の特徴は、弱反転領域４０３で電流変
化が単結晶シリコンＭＯＳトランジスタに比べて緩慢で
あること、遮断領域におけるリーク電流レベルが大きい
こと、及び遮断領域４０４においてＰＮ接合部リーク電
流によるＩDSの増加がみられることである。
ゲート・ソース電圧である。４０１、４０２はそれぞれ
ドレイン・ソース電圧ＶDSをＶDS＝Ｖ1 、ＶDS＝Ｖ2 と
した電圧−電流特性でる。ただし、Ｖ2 ＞Ｖ1 。ＴＦＴ
の電圧−電流特性の特徴は、弱反転領域４０３で電流変
化が単結晶シリコンＭＯＳトランジスタに比べて緩慢で
あること、遮断領域におけるリーク電流レベルが大きい
こと、及び遮断領域４０４においてＰＮ接合部リーク電
流によるＩDSの増加がみられることである。
【０００７】図３のごときバイアス関係で液晶セルの駆
動を行なうと、ＴＦＴのゲート・ソース間電圧ＶGSが図
４の４０５の範囲で変化する。このとき、非導通時のＴ
ＦＴに流れるＰＮ接合電流は相当大きくなり、これは画
面への表示ムラとして現われ表示性能を大きくそこなう
ものである。
動を行なうと、ＴＦＴのゲート・ソース間電圧ＶGSが図
４の４０５の範囲で変化する。このとき、非導通時のＴ
ＦＴに流れるＰＮ接合電流は相当大きくなり、これは画
面への表示ムラとして現われ表示性能を大きくそこなう
ものである。
【０００８】
【問題を解決するための手段】本発明の液晶表示装置
は、一対の基板間に液晶が封入され、該基板の一方の基
板上には共通電極が形成され、他方の基板上には画素電
極と、該画素電極に接続されてなる薄膜トランジスタ
と、該薄膜トランジスタを介して該画素電極にデータ信
号を供給してなるデータ線と、該薄膜トランジスタにゲ
ート信号を供給してなる走査線を有してなる液晶表示装
置において、該画素電極に印加される該データ信号は、
１垂直走査期間毎に位相が反転されてなり、該ゲート信
号の選択期間中に該薄膜トランジスタの寄生容量に充電
された電荷が、該ゲート信号の非選択期間中に該画素電
極側に移動することにより変化する画素電極の電位を相
殺する電位差が、あらかじめ該データ信号の中心電位と
該共通電極の電位との間に形成されてなることを特徴と
する。
は、一対の基板間に液晶が封入され、該基板の一方の基
板上には共通電極が形成され、他方の基板上には画素電
極と、該画素電極に接続されてなる薄膜トランジスタ
と、該薄膜トランジスタを介して該画素電極にデータ信
号を供給してなるデータ線と、該薄膜トランジスタにゲ
ート信号を供給してなる走査線を有してなる液晶表示装
置において、該画素電極に印加される該データ信号は、
１垂直走査期間毎に位相が反転されてなり、該ゲート信
号の選択期間中に該薄膜トランジスタの寄生容量に充電
された電荷が、該ゲート信号の非選択期間中に該画素電
極側に移動することにより変化する画素電極の電位を相
殺する電位差が、あらかじめ該データ信号の中心電位と
該共通電極の電位との間に形成されてなることを特徴と
する。
【０００９】図５は、ゲート線駆動信号の零レベルとデ
ータ線駆動信号の零レベルの間にＴＦＴの電圧−電流特
性に合わせた一定のバイアス電圧ＶＢを設けることによ
り、非導通時のＴＦＴがその動作範囲内において極小の
リーク電流を有するようにするものである。
ータ線駆動信号の零レベルの間にＴＦＴの電圧−電流特
性に合わせた一定のバイアス電圧ＶＢを設けることによ
り、非導通時のＴＦＴがその動作範囲内において極小の
リーク電流を有するようにするものである。
【００１０】図５において、５０１はゲート線、５０２
はデータ線、５０３はスイッチング用ＴＦＴ、５０４は
液晶表示セル、５０５はデータ線駆動信号源、５０６は
ゲート線駆動信号源である。
はデータ線、５０３はスイッチング用ＴＦＴ、５０４は
液晶表示セル、５０５はデータ線駆動信号源、５０６は
ゲート線駆動信号源である。
【００１１】図６及び図７は本発明の実施例を示すもの
である。６０１、６０２はそれぞれ図４の４０１、４０
２と同一の電圧−電流特性の曲線である。
である。６０１、６０２はそれぞれ図４の４０１、４０
２と同一の電圧−電流特性の曲線である。
【００１２】６０１、６０２の電圧−電流特性を有する
ＴＦＴでマトリクス型液晶表示装置のスイッチを形成す
る場合、非導通時のＴＦＴのリーク電流が極小となるよ
うな動作範囲は図６の６０３に示す範囲である。このよ
うに非導通時のＴＦＴの動作範囲、即ち非導通時のＴＦ
Ｔのゲート・ソース間電圧ＶGSの変化範囲を、リーク電
流が極小となるような領域に設定するために、本発明で
は、図７のごとくゲート線駆動信号７０２の零レベルＶ
G ＝０とデータ線駆動信号７０１の零レベルＶ D ＝０
との間にＶB のバイアス電圧を設ける。
ＴＦＴでマトリクス型液晶表示装置のスイッチを形成す
る場合、非導通時のＴＦＴのリーク電流が極小となるよ
うな動作範囲は図６の６０３に示す範囲である。このよ
うに非導通時のＴＦＴの動作範囲、即ち非導通時のＴＦ
Ｔのゲート・ソース間電圧ＶGSの変化範囲を、リーク電
流が極小となるような領域に設定するために、本発明で
は、図７のごとくゲート線駆動信号７０２の零レベルＶ
G ＝０とデータ線駆動信号７０１の零レベルＶ D ＝０
との間にＶB のバイアス電圧を設ける。
【００１３】上記の駆動方法によると、図３のごとき駆
動方法に比較して、非導通時のＴＦＴのリーク電流の平
均値は５０％〜９０％低減される。本発明の駆動方法を
実現するための回路構成は、図５の例に示すごとくＶB
の値を外部から調整可能とすることが望ましい。ＶB を
外部から調整可能とすることによりＴＦＴ特性の製造ロ
ット間ばらつきに容易に対処できる。バイアス電圧ＶB
の値を外部から任意に設定することにより生ずるもう一
つの効果は、スイッチング用ＴＦＴのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして低消費
電力化が達成されることである。ＴＦＴの寄生容量、ゲ
ート線の寄生容量はそのほとんどがゲート線とデータ線
の間又はゲート線と液晶駆動電極の間に付いている。従
って、ＶB を負の値に設定することにより前記寄生容量
を充放電するための電流は低減され低消費電力化が達成
される。
動方法に比較して、非導通時のＴＦＴのリーク電流の平
均値は５０％〜９０％低減される。本発明の駆動方法を
実現するための回路構成は、図５の例に示すごとくＶB
の値を外部から調整可能とすることが望ましい。ＶB を
外部から調整可能とすることによりＴＦＴ特性の製造ロ
ット間ばらつきに容易に対処できる。バイアス電圧ＶB
の値を外部から任意に設定することにより生ずるもう一
つの効果は、スイッチング用ＴＦＴのゲート及びゲート
線に付加する寄生容量への充放電電流を減らして低消費
電力化が達成されることである。ＴＦＴの寄生容量、ゲ
ート線の寄生容量はそのほとんどがゲート線とデータ線
の間又はゲート線と液晶駆動電極の間に付いている。従
って、ＶB を負の値に設定することにより前記寄生容量
を充放電するための電流は低減され低消費電力化が達成
される。
【００１４】図８、図９に本発明の他の実施例を示す。
【００１５】図８において、８０１はゲート線、８０２
はデータ線、８０３はＴＦＴ、８０４は液晶表示セル、
８０５はデータ線駆動信号源、８０６はゲート線駆動信
号源、８０７は第１のバイアス電源、８０８は第２のバ
イアス電源、ＣS はＴＦＴの寄生容量である。図９にお
いて、９０１はデータ線駆動信号波形、９０２はゲート
線駆動信号波形である。
はデータ線、８０３はＴＦＴ、８０４は液晶表示セル、
８０５はデータ線駆動信号源、８０６はゲート線駆動信
号源、８０７は第１のバイアス電源、８０８は第２のバ
イアス電源、ＣS はＴＦＴの寄生容量である。図９にお
いて、９０１はデータ線駆動信号波形、９０２はゲート
線駆動信号波形である。
【００１６】図１０は、液晶表示セルがゲート線駆動信
号ＶG及びデータ線駆動信号ＶDによって駆動されている
様子を示し、ＶLCは液晶表示セルに加わる電圧の変化の
様子を示す。図８に示すＴＦＴの寄生容量ＣSの影響に
より、ゲート線駆動信号ＶGの立ち下がり（ゲート信号
の選択期間から非選択期間への切り替わり）と同時にＶ
LCは
号ＶG及びデータ線駆動信号ＶDによって駆動されている
様子を示し、ＶLCは液晶表示セルに加わる電圧の変化の
様子を示す。図８に示すＴＦＴの寄生容量ＣSの影響に
より、ゲート線駆動信号ＶGの立ち下がり（ゲート信号
の選択期間から非選択期間への切り替わり）と同時にＶ
LCは
【００１７】
【数１】
【００１８】だけ負側に変化する。このため、負フレー
ムＡにおいては、データが書き込まれた直後ＶLCの実効
値が大きくなるように変化し、正フレームＢにおいては
データが書き込まれた直後ＶLCの実効値が小さくなるよ
うに変化する。従って、ＶLCの波形は図１０に示すごと
く一定の直流分を含んだものとなり、液晶の寿命を著し
く短くするという問題を生ずる。
ムＡにおいては、データが書き込まれた直後ＶLCの実効
値が大きくなるように変化し、正フレームＢにおいては
データが書き込まれた直後ＶLCの実効値が小さくなるよ
うに変化する。従って、ＶLCの波形は図１０に示すごと
く一定の直流分を含んだものとなり、液晶の寿命を著し
く短くするという問題を生ずる。
【００１９】本発明は、データ線駆動信号の零レベルと
液晶セルの共通電極との間にも一定のバイアス電圧ＶB2
を設けることにより前述のＶLCに含まれる直流分を除去
してＶLCの波形の上下非対称性を補償し、直流駆動によ
る液晶の劣化を防ぐというものである。図８に示すごと
く、ゲート線駆動信号源のバイアス電圧ＶB1とデータ線
駆動信号源のバイアス電位ＶB2とは独立に外部から設定
できるようにすることによって、非導通時のＴＦＴのリ
ーク電流低減による表示ムラの除去及び液晶に加わる直
流電圧の除去による表示装置の高信頼性を同時に実現す
ることができる。
液晶セルの共通電極との間にも一定のバイアス電圧ＶB2
を設けることにより前述のＶLCに含まれる直流分を除去
してＶLCの波形の上下非対称性を補償し、直流駆動によ
る液晶の劣化を防ぐというものである。図８に示すごと
く、ゲート線駆動信号源のバイアス電圧ＶB1とデータ線
駆動信号源のバイアス電位ＶB2とは独立に外部から設定
できるようにすることによって、非導通時のＴＦＴのリ
ーク電流低減による表示ムラの除去及び液晶に加わる直
流電圧の除去による表示装置の高信頼性を同時に実現す
ることができる。
【００２０】
【発明の効果】以上述べたごとく、本発明の構成によれ
ば、液晶を交流駆動する際に、液晶容量や薄膜トランジ
スタの寄生容量に伴い発生する駆動電圧の非対称性を補
償することができる。そして、液晶に直流電圧が印加さ
れて液晶を劣化させたり、表示ムラを発生したりするこ
となく、信頼性の高い、高表示品質の液晶表示装置を達
成することができる。
ば、液晶を交流駆動する際に、液晶容量や薄膜トランジ
スタの寄生容量に伴い発生する駆動電圧の非対称性を補
償することができる。そして、液晶に直流電圧が印加さ
れて液晶を劣化させたり、表示ムラを発生したりするこ
となく、信頼性の高い、高表示品質の液晶表示装置を達
成することができる。
【図１】 （ａ）はマトリクス型液晶表示装置の構成を
示す図、（ｂ）はその画素の構成を説明するための図、
（ｃ）は駆動信号を示す図。
示す図、（ｂ）はその画素の構成を説明するための図、
（ｃ）は駆動信号を示す図。
【図２】 従来のマトリクス型液晶表示装置に用いられ
ている単結晶シリコンＭＯＳトランジスタの電圧−電流
特性を示した図。
ている単結晶シリコンＭＯＳトランジスタの電圧−電流
特性を示した図。
【図３】 ゲート線及びデータ線の駆動方法の従来例を
示す図。
示す図。
【図４】 従来の駆動方法によるスイッチングＴＦＴの
駆動を説明するための図。
駆動を説明するための図。
【図５】 本発明の第一の実施例を説明するための図。
【図６】 本発明の第一の実施例を説明するための図。
【図７】 本発明の第一の実施例を説明するための図。
【図８】 本発明の第二の実施例を説明するための図。
【図９】 本発明の第二の実施例を説明するための図。
【図１０】 本発明の第二の実施例を説明するための
図。
図。
Claims (1)
- 【請求項１】一対の基板間に液晶が封入され、該基板の
一方の基板上には共通電極が形成され、他方の基板上に
は画素電極と、該画素電極に接続されてなる薄膜トラン
ジスタと、該薄膜トランジスタを介して該画素電極にデ
ータ信号を供給してなるデータ線と、該薄膜トランジス
タにゲート信号を供給してなる走査線を有してなる液晶
表示装置において、 該画素電極に印加される該データ信号は、１垂直走査期
間毎に位相が反転されてなり、該ゲート信号の選択期間
中に該薄膜トランジスタの寄生容量に充電された電荷
が、該ゲート信号の非選択期間中に該画素電極側に移動
することにより変化する画素電極の電位を相殺する電位
差が、あらかじめ該データ信号の中心電位と該共通電極
の電位との間に形成されてなることを特徴とする液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005950A JPH07120146B2 (ja) | 1992-01-16 | 1992-01-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005950A JPH07120146B2 (ja) | 1992-01-16 | 1992-01-16 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2915588A Division JPS6463996A (en) | 1988-02-10 | 1988-02-10 | Driving of matrix type liquid crystal display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32203796A Division JP2716040B2 (ja) | 1996-12-02 | 1996-12-02 | 液晶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535226A JPH0535226A (ja) | 1993-02-12 |
| JPH07120146B2 true JPH07120146B2 (ja) | 1995-12-20 |
Family
ID=11625178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005950A Expired - Lifetime JPH07120146B2 (ja) | 1992-01-16 | 1992-01-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120146B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368514A (en) * | 1976-11-30 | 1978-06-19 | Matsushita Electric Ind Co Ltd | Driving system for matrix panel |
| JPS5646298A (en) * | 1979-09-20 | 1981-04-27 | Matsushita Electric Industrial Co Ltd | Liquid crystal display panel drive unit |
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
| JPS5640888A (en) * | 1979-09-11 | 1981-04-17 | Canon Kk | Driving method |
| JPS5748788A (en) * | 1980-08-06 | 1982-03-20 | Matsushita Electric Industrial Co Ltd | Matrix type liquid crystal display unit |
| JPS58173794A (ja) * | 1982-04-06 | 1983-10-12 | セイコーエプソン株式会社 | 表示装置 |
-
1992
- 1992-01-16 JP JP4005950A patent/JPH07120146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535226A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3187722B2 (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| US6052426A (en) | Shift register using M.I.S. transistors of like polarity | |
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| US7714826B2 (en) | Liquid crystal display and driving method thereof | |
| JP2002357850A (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
| US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
| CN100452165C (zh) | 有源矩阵显示装置 | |
| US20040051688A1 (en) | Display drive method, display element, and display | |
| JPH0126077B2 (ja) | ||
| US6803895B2 (en) | Active matrix display device | |
| JPH05265042A (ja) | アクティブマトリクス型表示装置 | |
| JP2005128101A (ja) | 液晶表示装置 | |
| JPH0451835B2 (ja) | ||
| JP2626651B2 (ja) | 液晶装置 | |
| JP2716040B2 (ja) | 液晶装置 | |
| JP2004340981A (ja) | 液晶表示装置 | |
| JPH02214819A (ja) | 薄膜トランジスタマトリクス | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| KR100483384B1 (ko) | 액정표시장치 | |
| JP3000637B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0766257B2 (ja) | 液晶表示装置の駆動方法 | |
| CN220252814U (zh) | 一种显示屏下电控制电路 | |
| JPH0535226A (ja) | 半導体装置 | |
| JP4200709B2 (ja) | 表示駆動方法、表示素子、及び表示装置 | |
| JP2005017934A (ja) | 表示装置 |