JPH0536710A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH0536710A JPH0536710A JP3188854A JP18885491A JPH0536710A JP H0536710 A JPH0536710 A JP H0536710A JP 3188854 A JP3188854 A JP 3188854A JP 18885491 A JP18885491 A JP 18885491A JP H0536710 A JPH0536710 A JP H0536710A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion layer
- channel stopper
- oxide film
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 210000003323 beak Anatomy 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 従来、ＰＮＰ型バイポーラトランジスタで
は、表面の酸化膜と半導体基板のＰ- 界面において、Ｐ
型層がＮ型に反転し、特に低い電圧の領域で容量の増加
を招き、高周波特性を劣化させるという問題があった。
本発明はこの反転層を防止し、ＰＮＰ型バイポーラトラ
ンジスタの高周波特性を改善するとともに、係るトラン
ジスタをより簡素で、より低温で処理可能な製造工程を
提供しようとするものである。 【構成】 ＬＯＣＯＳ酸化膜（６）により囲まれたＮ型
拡散層からなるベース領域（４）の、そのＬＯＣＯＳ酸
化膜の外側にＰ型拡散層からなるチャンネルストッパー
領域（９）を設けたものである。更に、チャンネルスト
ッパー領域は、エミッタ領域と同時に形成され、その製
造方法においては、エミッタ、ベースコンタクト及びＬ
ＯＣＯＳ酸化膜のバーズビーク部分を含めてチャンネル
ストッパーを同時に開口する工程によって、チャンネル
ストッパー領域（９）の形成を、エミッタ領域（４）の
形成と同時に行う。
は、表面の酸化膜と半導体基板のＰ- 界面において、Ｐ
型層がＮ型に反転し、特に低い電圧の領域で容量の増加
を招き、高周波特性を劣化させるという問題があった。
本発明はこの反転層を防止し、ＰＮＰ型バイポーラトラ
ンジスタの高周波特性を改善するとともに、係るトラン
ジスタをより簡素で、より低温で処理可能な製造工程を
提供しようとするものである。 【構成】 ＬＯＣＯＳ酸化膜（６）により囲まれたＮ型
拡散層からなるベース領域（４）の、そのＬＯＣＯＳ酸
化膜の外側にＰ型拡散層からなるチャンネルストッパー
領域（９）を設けたものである。更に、チャンネルスト
ッパー領域は、エミッタ領域と同時に形成され、その製
造方法においては、エミッタ、ベースコンタクト及びＬ
ＯＣＯＳ酸化膜のバーズビーク部分を含めてチャンネル
ストッパーを同時に開口する工程によって、チャンネル
ストッパー領域（９）の形成を、エミッタ領域（４）の
形成と同時に行う。
Description
【０００１】
【産業上の利用分野】本発明は高周波用途のＰＮＰ形バ
イポーラトランジスタに係り、特にそのチャンネルスト
ッパーの構造、製造方法に関する。
イポーラトランジスタに係り、特にそのチャンネルスト
ッパーの構造、製造方法に関する。
【０００２】
【従来の技術】図５は従来のバイポーラＰＮＰ形トラン
ジスタの断面図である。符号１はＰ-型の半導体基板で
あり、図示しないＰ+の半導体基板上に形成されてお
り、トランジスタのコレクタを構成する。符号２はＮ型
のベース領域であり、符号３はＰ + 型のエミッタ領域で
あり、符号４はＮ+ 型のベースコンタクトである。符号
５は酸化膜であり、符号７はベース電極であり、符号８
はエミッタ電極であり、これら電極７、８は、アルミ又
は多結晶シリコンによって形成され、トランジスタの端
子をなしている。数百ＭHzで動作する高周波用途のバイ
ポーラＰＮＰトランジスタの一例としては、通常半導体
基板１の比抵抗は１Ω程度であり、そのベースの拡散層
は、通常深さ１μ程度であり、濃度は１０18／ｃｍ3 程
度である。エミッタ領域３を形成するＰ+拡散層は深さ
０.５μ程度であり、不純物であるボロンはエミッタ電
極８の一部を構成する多結晶シリコンからドープされて
いる。
ジスタの断面図である。符号１はＰ-型の半導体基板で
あり、図示しないＰ+の半導体基板上に形成されてお
り、トランジスタのコレクタを構成する。符号２はＮ型
のベース領域であり、符号３はＰ + 型のエミッタ領域で
あり、符号４はＮ+ 型のベースコンタクトである。符号
５は酸化膜であり、符号７はベース電極であり、符号８
はエミッタ電極であり、これら電極７、８は、アルミ又
は多結晶シリコンによって形成され、トランジスタの端
子をなしている。数百ＭHzで動作する高周波用途のバイ
ポーラＰＮＰトランジスタの一例としては、通常半導体
基板１の比抵抗は１Ω程度であり、そのベースの拡散層
は、通常深さ１μ程度であり、濃度は１０18／ｃｍ3 程
度である。エミッタ領域３を形成するＰ+拡散層は深さ
０.５μ程度であり、不純物であるボロンはエミッタ電
極８の一部を構成する多結晶シリコンからドープされて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、係るＰ
ＮＰ形バイポーラトランジスタにおいては、表面の酸化
膜５と、Ｐ- である半導体基板１との界面において、Ｐ
−Ｎの反転層（インバージョンレイヤー）が発生し、特
にトランジスタの動作領域である数ボルト程度の低電圧
側で容量の増加を招いていた。すなわち、ベースとコレ
クタの接合容量は、デバイスの構造から、設計上は１〜
２pFであるが、反転層が発生するために、これが７〜８
pF程度となり、高周波用途のトランジスタにとっては、
高周波特性の劣化をまねき問題であった。
ＮＰ形バイポーラトランジスタにおいては、表面の酸化
膜５と、Ｐ- である半導体基板１との界面において、Ｐ
−Ｎの反転層（インバージョンレイヤー）が発生し、特
にトランジスタの動作領域である数ボルト程度の低電圧
側で容量の増加を招いていた。すなわち、ベースとコレ
クタの接合容量は、デバイスの構造から、設計上は１〜
２pFであるが、反転層が発生するために、これが７〜８
pF程度となり、高周波用途のトランジスタにとっては、
高周波特性の劣化をまねき問題であった。
【０００４】
【課題を解決するための手段】係る課題を解決するた
め、本発明においては、ＰＮＰ形バイポーラトランジス
タのＮ型拡散層からなるベース領域を囲むＬＯＣＯＳ酸
化膜の外側に、Ｐ型拡散層からなるチャンネルストッパ
ー領域を配設したものであり、更に、Ｐ型拡散層からな
るチャンネルストッパーは、エミッタ領域の拡散層と同
時に形成するものである。又、ＰＮＰ形バイポーラトラ
ンジスタの製造方法を、半導体基板にＬＯＣＯＳ酸化膜
を形成する工程と、そのＬＯＣＯＳ酸化膜をマスクとし
てＮ型拡散層を形成する工程と、窒化膜を全面に形成
し、エミッタ、ベースコンタクト及び前記ＬＯＣＯＳ酸
化膜のバーズビーク部分を含めてチャンネルストッパー
を同時に開口する工程と、前記エミッタ及びチャンネル
ストッパーの開口にＰ型不純物を含んだ多結晶シリコン
膜を形成する工程と、ベースコンタクトにＮ型不純物を
デポジションする工程と、熱処理により同時にエミッタ
領域、チャンネルストッパー領域及びベースコンタクト
の拡散層を形成する工程とから構成する。
め、本発明においては、ＰＮＰ形バイポーラトランジス
タのＮ型拡散層からなるベース領域を囲むＬＯＣＯＳ酸
化膜の外側に、Ｐ型拡散層からなるチャンネルストッパ
ー領域を配設したものであり、更に、Ｐ型拡散層からな
るチャンネルストッパーは、エミッタ領域の拡散層と同
時に形成するものである。又、ＰＮＰ形バイポーラトラ
ンジスタの製造方法を、半導体基板にＬＯＣＯＳ酸化膜
を形成する工程と、そのＬＯＣＯＳ酸化膜をマスクとし
てＮ型拡散層を形成する工程と、窒化膜を全面に形成
し、エミッタ、ベースコンタクト及び前記ＬＯＣＯＳ酸
化膜のバーズビーク部分を含めてチャンネルストッパー
を同時に開口する工程と、前記エミッタ及びチャンネル
ストッパーの開口にＰ型不純物を含んだ多結晶シリコン
膜を形成する工程と、ベースコンタクトにＮ型不純物を
デポジションする工程と、熱処理により同時にエミッタ
領域、チャンネルストッパー領域及びベースコンタクト
の拡散層を形成する工程とから構成する。
【０００５】
【作用】本発明によれば、ベース領域を囲むＬＯＣＯＳ
酸化膜の外側に配設されたＰ型拡散層からなるチャンネ
ルストッパー領域を具備することにより、反転層の発生
を防止することができ、トランジスタの動作領域である
低電圧側でのベースコレクタ間の接合容量の増加という
問題を防止することができる。更に、チャンネルストッ
パー領域は、エミッタ領域と同時に形成することによ
り、チャンネルストッパーの拡散層が浅くなり、バイポ
ーラトランジスタの構造が簡素化される。又、上述の製
造方法によれば、エミッタ、ベースコンタクト、及びチ
ャンネルストッパーを、同時に開口することによって使
用するマスクの枚数が減り、工程の短縮化が可能とな
り、深いチャンネルストッパーの拡散が無くなることか
ら、熱処理の温度を下げることが可能となる。
酸化膜の外側に配設されたＰ型拡散層からなるチャンネ
ルストッパー領域を具備することにより、反転層の発生
を防止することができ、トランジスタの動作領域である
低電圧側でのベースコレクタ間の接合容量の増加という
問題を防止することができる。更に、チャンネルストッ
パー領域は、エミッタ領域と同時に形成することによ
り、チャンネルストッパーの拡散層が浅くなり、バイポ
ーラトランジスタの構造が簡素化される。又、上述の製
造方法によれば、エミッタ、ベースコンタクト、及びチ
ャンネルストッパーを、同時に開口することによって使
用するマスクの枚数が減り、工程の短縮化が可能とな
り、深いチャンネルストッパーの拡散が無くなることか
ら、熱処理の温度を下げることが可能となる。
【０００６】
【実施例】図１は本発明の一実施例のＰＮＰ形バイポー
ラトランジスタの断面図である。符号１はＰ-の半導体
基板であり、図示しないＰ+の半導体基板上にエピタキ
シャルにより形成されている。そしてこの半導体基板１
はトランジスタのコレクタとなる。ベース領域２はＮ型
拡散層であり、ＬＯＣＯＳ酸化膜６に囲まれており、そ
のベース領域２にはエミッタ領域３であるＰ+ 拡散層、
ベースコンタクト４をなすＮ+ 拡散層が設けられてい
る。ベース電極７はアルミから構成されており、エミッ
タ電極８は多結晶シリコンとアルミとの複合膜となって
おり、この多結晶シリコンはエミッタ領域の拡散源とな
っている。ベース領域を取り囲むＬＯＣＯＳ酸化膜６の
外側には、Ｐ+ の拡散層が設けられており、チャンネル
ストッパー領域９を形成する。
ラトランジスタの断面図である。符号１はＰ-の半導体
基板であり、図示しないＰ+の半導体基板上にエピタキ
シャルにより形成されている。そしてこの半導体基板１
はトランジスタのコレクタとなる。ベース領域２はＮ型
拡散層であり、ＬＯＣＯＳ酸化膜６に囲まれており、そ
のベース領域２にはエミッタ領域３であるＰ+ 拡散層、
ベースコンタクト４をなすＮ+ 拡散層が設けられてい
る。ベース電極７はアルミから構成されており、エミッ
タ電極８は多結晶シリコンとアルミとの複合膜となって
おり、この多結晶シリコンはエミッタ領域の拡散源とな
っている。ベース領域を取り囲むＬＯＣＯＳ酸化膜６の
外側には、Ｐ+ の拡散層が設けられており、チャンネル
ストッパー領域９を形成する。
【０００７】したがって、ベース領域２の外側に伸びる
反転層はこのチャンネルストッパー領域９によって止め
られる。この実施例においては、Ｐ- のエピタキシャル
層の厚さは約１０μであり、比抵抗１〜２Ωである。ベ
ースの深さは約１μであり、チャンネルストッパー領域
の拡散層の深さは２〜３μであり、１０００〜１１００
℃で１時間程度の高温の熱処理が必要であり、その表面
濃度は１０18〜１０20／ｃｍ3程度である。ベース領域
とチャンネルストッパー領域を区分するＬＯＣＯＳ酸化
膜の幅は約１０μである。そしてＬＯＣＯＳ酸化膜の厚
さは約２μ程度である。この実施例においては、チャン
ネルストッパーがないと、反転層の形成のため、コレク
タベース間の接合容量は数ボルト程度の低電圧を印加し
た時に７〜８pFあったものが、このチャンネルストッパ
ー領域９により２〜３pFに低減している。
反転層はこのチャンネルストッパー領域９によって止め
られる。この実施例においては、Ｐ- のエピタキシャル
層の厚さは約１０μであり、比抵抗１〜２Ωである。ベ
ースの深さは約１μであり、チャンネルストッパー領域
の拡散層の深さは２〜３μであり、１０００〜１１００
℃で１時間程度の高温の熱処理が必要であり、その表面
濃度は１０18〜１０20／ｃｍ3程度である。ベース領域
とチャンネルストッパー領域を区分するＬＯＣＯＳ酸化
膜の幅は約１０μである。そしてＬＯＣＯＳ酸化膜の厚
さは約２μ程度である。この実施例においては、チャン
ネルストッパーがないと、反転層の形成のため、コレク
タベース間の接合容量は数ボルト程度の低電圧を印加し
た時に７〜８pFあったものが、このチャンネルストッパ
ー領域９により２〜３pFに低減している。
【０００８】図２は本発明の一実施例のＰＮＰ形バイポ
ーラトランジスタの製造工程の断面図であり、（Ａ）は
チャンネルストッパー領域形成後、（Ｂ）は窒化膜形成
後、（Ｃ）はトランジスタ完成後の断面図である。半導
体基板１に選択酸化によりＬＯＣＯＳ酸化膜６を形成
し、その後、ホトリソ、ボロンデポジション、ドライブ
インによりチャンネルストッパー領域９を形成する
（Ａ）。チャンネルストッパー領域９はベース領域を囲
む形のＬＯＣＯＳ酸化膜の外側に形成され、このＰ+拡
散層は後に形成するベースのＮ型拡散層の深さに対し
て、充分に深いものとする。
ーラトランジスタの製造工程の断面図であり、（Ａ）は
チャンネルストッパー領域形成後、（Ｂ）は窒化膜形成
後、（Ｃ）はトランジスタ完成後の断面図である。半導
体基板１に選択酸化によりＬＯＣＯＳ酸化膜６を形成
し、その後、ホトリソ、ボロンデポジション、ドライブ
インによりチャンネルストッパー領域９を形成する
（Ａ）。チャンネルストッパー領域９はベース領域を囲
む形のＬＯＣＯＳ酸化膜の外側に形成され、このＰ+拡
散層は後に形成するベースのＮ型拡散層の深さに対し
て、充分に深いものとする。
【０００９】次に、ベース領域のＮ型拡散層は、薄い酸
化膜を通して選択的にイオン注入により形成される。そ
の後窒化膜１０を全面に被着させる（Ｂ）。その後、窒
化膜１０及びベース領域の薄い酸化膜に通常のホトリソ
によってベースの開口部を設け、そこよりベースコンタ
クトの拡散層Ｎ+ を形成し、ホトリソによってエミッタ
の開口部を形成し、エミッタ領域のＰ+ 拡散層３を形成
する。エミッタ領域３のＰ+拡散層は多結晶シリコンを
Ｐ型にドープしたものから拡散によりベース領域中に拡
散層を形成する。ベース電極７、エミッタ領域８は図示
しないコレクタ電極とともにそれぞれトランジスタの端
子を形成する。このようにしてベース領域を囲むＬＯＣ
ＯＳ酸化膜の外側にチャンネルストッパー領域を具備す
るＰＮＰ型バイポーラトランジスタが完成する。
化膜を通して選択的にイオン注入により形成される。そ
の後窒化膜１０を全面に被着させる（Ｂ）。その後、窒
化膜１０及びベース領域の薄い酸化膜に通常のホトリソ
によってベースの開口部を設け、そこよりベースコンタ
クトの拡散層Ｎ+ を形成し、ホトリソによってエミッタ
の開口部を形成し、エミッタ領域のＰ+ 拡散層３を形成
する。エミッタ領域３のＰ+拡散層は多結晶シリコンを
Ｐ型にドープしたものから拡散によりベース領域中に拡
散層を形成する。ベース電極７、エミッタ領域８は図示
しないコレクタ電極とともにそれぞれトランジスタの端
子を形成する。このようにしてベース領域を囲むＬＯＣ
ＯＳ酸化膜の外側にチャンネルストッパー領域を具備す
るＰＮＰ型バイポーラトランジスタが完成する。
【００１０】図３及び図４は本発明の他の実施例のＰＮ
Ｐ形バイポーラトランジスタの製造工程の断面図であ
り、（Ａ）は窒化膜被着後、（Ｂ）はチャンネルストッ
パー、ベース、エミッタ開口後、（Ｃ）はベースコンタ
クト開口後、（Ｄ）はベースコンタクト形成後、（Ｅ）
はトランジスタ完成後の断面図である。前述の実施例と
同じ半導体基板１を用いて、前述の実施例と同様に選択
酸化によりＬＯＣＯＳ酸化膜６を成長させる。そして、
イオン打ち込みによりＮ型拡散層を形成する。これは薄
い酸化膜約５００オングストロームを通して加速電圧５
０〜８０keＶ、ドーズ量１〜２×１０14／ｃｍ2でイオ
ン注入して不純物導入層を形成し、８００〜９００℃で
３０分程度の熱処理によって活性化して深さ約１μのＮ
型拡散層とする。この時には、ベース領域にのみならず
チャンネルストッパー領域にもＮ型の拡散層が形成され
る。その後窒化膜１０を約１０００オングストローム程
度全面に成長させる（Ａ）。
Ｐ形バイポーラトランジスタの製造工程の断面図であ
り、（Ａ）は窒化膜被着後、（Ｂ）はチャンネルストッ
パー、ベース、エミッタ開口後、（Ｃ）はベースコンタ
クト開口後、（Ｄ）はベースコンタクト形成後、（Ｅ）
はトランジスタ完成後の断面図である。前述の実施例と
同じ半導体基板１を用いて、前述の実施例と同様に選択
酸化によりＬＯＣＯＳ酸化膜６を成長させる。そして、
イオン打ち込みによりＮ型拡散層を形成する。これは薄
い酸化膜約５００オングストロームを通して加速電圧５
０〜８０keＶ、ドーズ量１〜２×１０14／ｃｍ2でイオ
ン注入して不純物導入層を形成し、８００〜９００℃で
３０分程度の熱処理によって活性化して深さ約１μのＮ
型拡散層とする。この時には、ベース領域にのみならず
チャンネルストッパー領域にもＮ型の拡散層が形成され
る。その後窒化膜１０を約１０００オングストローム程
度全面に成長させる（Ａ）。
【００１１】次に、エミッタ、ベースコンタクト、チャ
ンネルストッパーをホトリソによって開口する（Ｂ）。
このホトリソによる開口は１枚のマクスで、エミッタ、
ベースコンタクト、チャンネルストッパーの３種類の開
口を同時に行うもので、特にチャンネルストッパーにお
いては、ＬＯＣＯＳ酸化膜６のバーズビーク部分を含め
て広く開口する。尚、バースビーク部分は１〜２μ程度
である。次に、全面に多結晶シリコン膜を被着し、イオ
ン注入によりボロンドープし、ホトリソでチャンネルス
トッパーとエミッタの開口部上の多結晶シリコン膜（１
２）のみを残し、同時に、ベースコンタクトの開口を設
ける（Ｃ）。ここで多結晶シリコン膜は厚み２０００〜
３０００オングストロームで、ボロンをイオン注入する
ドーズ量は５×１０15〜１×１０16／ｃｍ2である。
ンネルストッパーをホトリソによって開口する（Ｂ）。
このホトリソによる開口は１枚のマクスで、エミッタ、
ベースコンタクト、チャンネルストッパーの３種類の開
口を同時に行うもので、特にチャンネルストッパーにお
いては、ＬＯＣＯＳ酸化膜６のバーズビーク部分を含め
て広く開口する。尚、バースビーク部分は１〜２μ程度
である。次に、全面に多結晶シリコン膜を被着し、イオ
ン注入によりボロンドープし、ホトリソでチャンネルス
トッパーとエミッタの開口部上の多結晶シリコン膜（１
２）のみを残し、同時に、ベースコンタクトの開口を設
ける（Ｃ）。ここで多結晶シリコン膜は厚み２０００〜
３０００オングストロームで、ボロンをイオン注入する
ドーズ量は５×１０15〜１×１０16／ｃｍ2である。
【００１２】次に、ベースコンタクトの開口部にリンを
イオン注入することによって、ベース電極とのコンタク
トをとる（Ｄ）。このドーズ量は、５×１０14〜１×１
０15／ｃｍ2であり、最後の熱処理に入る。熱処理は９
００〜９５０℃で３０分程度行い、ベース、チャンネル
ストッパー、エミッタ、ベースコンタクトの各拡散層を
まとめて同時に形成する。即ち、この実施例において
は、チャンネルストッパーの拡散層は、エミッタの拡散
層と全く同じ手順、条件によって形成され、エミッタの
拡散層と同じ浅くて高濃度の層が形成される。そしてチ
ャンネルストッパーの開口は、ＬＯＣＯＳ酸化膜のバー
ズビーク分を含めて広く行っているので、チヤンネルス
トッパー領域９は、ベース拡散によってＮ型拡散層が形
成された領域の外側、即ち、前記Ｎ型拡散層とバーズビ
ークとの間に前記開口によって露出したＰ型基板１の表
面にも拡散される。
イオン注入することによって、ベース電極とのコンタク
トをとる（Ｄ）。このドーズ量は、５×１０14〜１×１
０15／ｃｍ2であり、最後の熱処理に入る。熱処理は９
００〜９５０℃で３０分程度行い、ベース、チャンネル
ストッパー、エミッタ、ベースコンタクトの各拡散層を
まとめて同時に形成する。即ち、この実施例において
は、チャンネルストッパーの拡散層は、エミッタの拡散
層と全く同じ手順、条件によって形成され、エミッタの
拡散層と同じ浅くて高濃度の層が形成される。そしてチ
ャンネルストッパーの開口は、ＬＯＣＯＳ酸化膜のバー
ズビーク分を含めて広く行っているので、チヤンネルス
トッパー領域９は、ベース拡散によってＮ型拡散層が形
成された領域の外側、即ち、前記Ｎ型拡散層とバーズビ
ークとの間に前記開口によって露出したＰ型基板１の表
面にも拡散される。
【００１３】こうして、Ｐ型基板１が露出した部分に拡
散され、Ｐ型基板１とＰＮ接合を形成するＰ型領域が、
チヤンネルストッパーとして作用する部分である。従っ
て、あらかじめ最初に形成されたベース拡散によるＮ型
拡散層で、チヤンネルストッパーの形成が妨げられな
い。そして、ベースコンタクトおよびエミッタに、通常
の方法でアルミの電極７、８を形成することにより、Ｐ
ＮＰ形バイポーラトランジスタが完成する（Ｅ）。
散され、Ｐ型基板１とＰＮ接合を形成するＰ型領域が、
チヤンネルストッパーとして作用する部分である。従っ
て、あらかじめ最初に形成されたベース拡散によるＮ型
拡散層で、チヤンネルストッパーの形成が妨げられな
い。そして、ベースコンタクトおよびエミッタに、通常
の方法でアルミの電極７、８を形成することにより、Ｐ
ＮＰ形バイポーラトランジスタが完成する（Ｅ）。
【００１４】この実施例においては前述の実施例と比較
して、マスク枚数が１枚減り工程が簡略化される。更
に、深いチャンネルストッパーの拡散層形成のため、１
０００〜１１００℃の１時間程度の高温の熱処理が必要
であったが、本実施例においては、チャンネルストッパ
ーの拡散層はエミッタの拡散層と同じであるので、より
低い温度で同時に形成することができる。このことはチ
ヤンネルストッパーを単独で形成する場合に要する高温
熱処理によって、半導体基板の図示しないＰ+ 基板の不
純物の無用の拡散により、急峻な不純物プロファイルを
崩してしまい、特性が損なわれるという問題点をも解決
することができる。
して、マスク枚数が１枚減り工程が簡略化される。更
に、深いチャンネルストッパーの拡散層形成のため、１
０００〜１１００℃の１時間程度の高温の熱処理が必要
であったが、本実施例においては、チャンネルストッパ
ーの拡散層はエミッタの拡散層と同じであるので、より
低い温度で同時に形成することができる。このことはチ
ヤンネルストッパーを単独で形成する場合に要する高温
熱処理によって、半導体基板の図示しないＰ+ 基板の不
純物の無用の拡散により、急峻な不純物プロファイルを
崩してしまい、特性が損なわれるという問題点をも解決
することができる。
【００１５】
【発明の効果】本発明によれば、ベース領域を囲むＬＯ
ＣＯＳ酸化膜の外側に配設されたＰ型拡散層からなるチ
ャンネルストッパー領域を具備することにより、反転層
を止めることができ、低電圧での接合容量の増加という
問題を防止することができる。又チャンネルストッパー
領域を、エミッタ領域と同時に形成することにより、エ
ミッタ、ベースコンタクト、及びチャンネルストッパー
を、同時に開口することが可能となり、使用するマスク
の枚数が減り、工程が短縮化される。更に、チヤンネル
ストッパー領域を単独で形成するために要する高温長時
間の熱処理が不要となることから、工程が低温化、簡素
化され、急峻な不純物プロファイルの維持等が容易とな
る。
ＣＯＳ酸化膜の外側に配設されたＰ型拡散層からなるチ
ャンネルストッパー領域を具備することにより、反転層
を止めることができ、低電圧での接合容量の増加という
問題を防止することができる。又チャンネルストッパー
領域を、エミッタ領域と同時に形成することにより、エ
ミッタ、ベースコンタクト、及びチャンネルストッパー
を、同時に開口することが可能となり、使用するマスク
の枚数が減り、工程が短縮化される。更に、チヤンネル
ストッパー領域を単独で形成するために要する高温長時
間の熱処理が不要となることから、工程が低温化、簡素
化され、急峻な不純物プロファイルの維持等が容易とな
る。
【図１】本発明の一実施例のＰＮＰ形バイポーラトラン
ジスタの断面図である。
ジスタの断面図である。
【図２】本発明の一実施例のＰＮＰ形バイポーラトラン
ジスタの製造工程の断面図であり、（Ａ）はチャンネル
ストッパー領域形成後、（Ｂ）は窒化膜形成後、（Ｃ）
はトランジスタ完成後の断面図である。
ジスタの製造工程の断面図であり、（Ａ）はチャンネル
ストッパー領域形成後、（Ｂ）は窒化膜形成後、（Ｃ）
はトランジスタ完成後の断面図である。
【図３】本発明の他の実施例のＰＮＰ形バイポーラトラ
ンジスタの製造工程の断面図であり、（Ａ）は窒化膜被
着後、（Ｂ）はチャンネルストッパー、ベース、エミッ
タ開口後、（Ｃ）はベースコンタクト開口後の断面図で
ある。
ンジスタの製造工程の断面図であり、（Ａ）は窒化膜被
着後、（Ｂ）はチャンネルストッパー、ベース、エミッ
タ開口後、（Ｃ）はベースコンタクト開口後の断面図で
ある。
【図４】本発明の他の実施例のＰＮＰ形バイポーラトラ
ンジスタの製造工程の断面図である。（Ｄ）は、ベース
コンタクト形成後、（Ｅ）は、トランジスタ完成後の断
面図である。
ンジスタの製造工程の断面図である。（Ｄ）は、ベース
コンタクト形成後、（Ｅ）は、トランジスタ完成後の断
面図である。
【図５】従来のＰＮＰ形バイポーラトランジスタの断面
図である。
図である。
Claims (3)
- 【請求項１】 ＬＯＣＯＳ酸化膜により囲まれたＮ型拡
散層からなるベース領域と、該ベース領域に設けられた
Ｐ型拡散層からなるエミッタ領域及びＮ型拡散層のベー
スコンタクトと、前記ベース領域を囲むＬＯＣＯＳ酸化
膜の外側に配設されたＰ型拡散層からなるチャンネルス
トッパー領域を具備することを特徴するバイポーラトラ
ンジスタ。 - 【請求項２】 前記Ｐ型拡散層からなるチャンネルスト
ッパーは、前記エミッタ領域のＰ型拡散層と同時に形成
されたものであることを特徴とする請求項１記載のバイ
ポーラトランジスタ。 - 【請求項３】 半導体基板にＬＯＣＯＳ酸化膜を形成す
る工程と、該半導体基板に該ＬＯＣＯＳ酸化膜をマスク
としてＮ型拡散層を形成する工程と、窒化膜を全面に形
成し、エミッタ、ベースコンタクト及び前記ＬＯＣＯＳ
酸化膜のバースビーク部分を含めてチャンネルストッパ
ーを同時に開口する工程と、前記エミッタ及びチャンネ
ルストッパーの開口にＰ型不純物を含んだ多結晶シリコ
ン膜を形成する工程と、ベースコンタクトにＮ型不純物
をデポジションする工程と、熱処理により同時にエミッ
タ領域、チャンネルストッパー領域及びベースコンタク
ト領域の拡散層を形成する工程とを具備することを特徴
とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188854A JP2747574B2 (ja) | 1991-07-29 | 1991-07-29 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188854A JP2747574B2 (ja) | 1991-07-29 | 1991-07-29 | バイポーラトランジスタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8276393A Division JPH09120966A (ja) | 1996-10-18 | 1996-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536710A true JPH0536710A (ja) | 1993-02-12 |
| JP2747574B2 JP2747574B2 (ja) | 1998-05-06 |
Family
ID=16231014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188854A Expired - Fee Related JP2747574B2 (ja) | 1991-07-29 | 1991-07-29 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747574B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037386A (ja) * | 1973-08-06 | 1975-04-08 |
-
1991
- 1991-07-29 JP JP3188854A patent/JP2747574B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037386A (ja) * | 1973-08-06 | 1975-04-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2747574B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH10256270A (ja) | 相補型バイポーラトランジスタおよびその製造方法 | |
| USRE31652E (en) | Method of producing a semiconductor device | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JPS6143858B2 (ja) | ||
| JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
| JPH09120966A (ja) | 半導体装置の製造方法 | |
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH03101251A (ja) | 半導体装置の製造方法 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH09199604A (ja) | 半導体装置 | |
| JPH03104270A (ja) | 半導体装置 | |
| JPH0499387A (ja) | 半導体集積回路 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH02246220A (ja) | バイポーラ半導体装置 | |
| JPH10270457A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |