JPH0536837A - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JPH0536837A JPH0536837A JP21014091A JP21014091A JPH0536837A JP H0536837 A JPH0536837 A JP H0536837A JP 21014091 A JP21014091 A JP 21014091A JP 21014091 A JP21014091 A JP 21014091A JP H0536837 A JPH0536837 A JP H0536837A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer
- wiring layer
- wiring
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 title abstract 4
- 239000010410 layer Substances 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 abstract description 15
- 239000012212 insulator Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜をエッチバックして層間接続部を
露出させることを含む多層配線形成法において、層間接
続部の低抵抗化を図る。 【構成】 基板10を覆う絶縁膜12の表面に絶縁体、
導電体等からなる突出部30を形成した後、この突出部
に一部が重なるように第1の配線層34を形成する。そ
して、基板上面に堆積絶縁膜36、塗布絶縁膜38等に
より層間絶縁膜をほぼ平坦状に形成した後、この層間絶
縁膜をエッチバックして突出部30の上方で配線層34
の一部からなる層間接続部34aを露出させる。この
後、基板上面に層間接続部34aと接続されるように第
2の配線層42を形成する。層間接続部34aとして第
1の配線層34の一部を使用するので、接続抵抗の低減
が可能となる。
露出させることを含む多層配線形成法において、層間接
続部の低抵抗化を図る。 【構成】 基板10を覆う絶縁膜12の表面に絶縁体、
導電体等からなる突出部30を形成した後、この突出部
に一部が重なるように第1の配線層34を形成する。そ
して、基板上面に堆積絶縁膜36、塗布絶縁膜38等に
より層間絶縁膜をほぼ平坦状に形成した後、この層間絶
縁膜をエッチバックして突出部30の上方で配線層34
の一部からなる層間接続部34aを露出させる。この
後、基板上面に層間接続部34aと接続されるように第
2の配線層42を形成する。層間接続部34aとして第
1の配線層34の一部を使用するので、接続抵抗の低減
が可能となる。
Description
【0001】
【産業上の利用分野】この発明は、LSI等の製造に用
いられる多層配線形成法に関し、特に配線層の一部を下
地の突出部により凸状をなすように形成し、該一部を層
間接続部として使用することにより接続抵抗の低減を可
能としたものである。
いられる多層配線形成法に関し、特に配線層の一部を下
地の突出部により凸状をなすように形成し、該一部を層
間接続部として使用することにより接続抵抗の低減を可
能としたものである。
【0002】
【従来の技術】従来、高集積且つ高信頼の多層配線形成
法としては、図10〜12に示す方法が知られている
(例えば特開平2−111052号公報参照)。
法としては、図10〜12に示す方法が知られている
(例えば特開平2−111052号公報参照)。
【0003】図10の工程では、半導体基板10を覆う
絶縁膜12の上にAl等の配線材及びポリSi等の導電
材を順次に被着した後、被着層上に所望の配線パターン
に従ってレジスト層18を形成する。そして、レジスト
層18をマスクとする選択エッチング処理により被着層
をパターニングして第1の配線層14及び導電層16を
形成する。この後、レジスト層18を除去する。
絶縁膜12の上にAl等の配線材及びポリSi等の導電
材を順次に被着した後、被着層上に所望の配線パターン
に従ってレジスト層18を形成する。そして、レジスト
層18をマスクとする選択エッチング処理により被着層
をパターニングして第1の配線層14及び導電層16を
形成する。この後、レジスト層18を除去する。
【0004】次に、図11の工程では、導電層16の上
に所望の層間接続パターンに従ってレジスト層20を形
成する。そして、レジスト層20をマスクとする選択エ
ッチング処理により導電層16をパターニングして層間
接続部16Aを形成する。この後、レジスト層20を除
去する。
に所望の層間接続パターンに従ってレジスト層20を形
成する。そして、レジスト層20をマスクとする選択エ
ッチング処理により導電層16をパターニングして層間
接続部16Aを形成する。この後、レジスト層20を除
去する。
【0005】次に、図12の工程では、基板上面にSO
G(スピン・オン・ガラス)等を用いて層間接続部16
Aを覆うように層間絶縁膜22をほぼ平坦状に形成す
る。そして、層間絶縁膜22をエッチバックして層間接
続部16Aを露出させ且つ層間絶縁膜22の一部をほぼ
平坦状に残存させる。この後、層間絶縁膜22の残存部
分の上に層間接続部16Aと接続されるように第2の配
線層24を形成する。
G(スピン・オン・ガラス)等を用いて層間接続部16
Aを覆うように層間絶縁膜22をほぼ平坦状に形成す
る。そして、層間絶縁膜22をエッチバックして層間接
続部16Aを露出させ且つ層間絶縁膜22の一部をほぼ
平坦状に残存させる。この後、層間絶縁膜22の残存部
分の上に層間接続部16Aと接続されるように第2の配
線層24を形成する。
【0006】なお、レジスト層20をマスクとする選択
エッチング処理は、レジスト層18をマスクとする選択
エッチング処理の前に行なってもよく、このようにして
も図11に示すように層間接続部16Aを有する配線層
14が得られる。
エッチング処理は、レジスト層18をマスクとする選択
エッチング処理の前に行なってもよく、このようにして
も図11に示すように層間接続部16Aを有する配線層
14が得られる。
【0007】
【発明が解決しようとする課題】上記した従来法による
と、層間接続部16AをAl等の配線材とは別のポリS
i等の導電材で形成するので、接続抵抗が高くなる。
と、層間接続部16AをAl等の配線材とは別のポリS
i等の導電材で形成するので、接続抵抗が高くなる。
【0008】この発明の目的は、上記のように層間絶縁
膜をエッチバックして層間接続部を露出させることを含
む多層配線形成法において、層間接続部の低抵抗化を図
ることにある。
膜をエッチバックして層間接続部を露出させることを含
む多層配線形成法において、層間接続部の低抵抗化を図
ることにある。
【0009】
【課題を解決するための手段】この発明による多層配線
形成法は、(a)基板を覆う絶縁膜の表面に配線レベル
を部分的に高めるための突出部を形成する工程と、
(b)前記絶縁膜の上に第1の配線層をその一部が前記
突出部に重なるように形成する工程と、(c)前記絶縁
膜の上に前記突出部及び前記第1の配線層を覆って層間
絶縁膜を形成する工程と、(d)前記層間絶縁膜をエッ
チバックして前記突出部の上方で前記第1の配線層の一
部からなる層間接続部を露出させ且つ該層間接続部の周
囲に前記層間絶縁膜の一部を残存させる工程と、(e)
前記層間絶縁膜の残存部分の上に前記層間接続部と接続
されるように第2の配線層を形成する工程とを含むもの
である。
形成法は、(a)基板を覆う絶縁膜の表面に配線レベル
を部分的に高めるための突出部を形成する工程と、
(b)前記絶縁膜の上に第1の配線層をその一部が前記
突出部に重なるように形成する工程と、(c)前記絶縁
膜の上に前記突出部及び前記第1の配線層を覆って層間
絶縁膜を形成する工程と、(d)前記層間絶縁膜をエッ
チバックして前記突出部の上方で前記第1の配線層の一
部からなる層間接続部を露出させ且つ該層間接続部の周
囲に前記層間絶縁膜の一部を残存させる工程と、(e)
前記層間絶縁膜の残存部分の上に前記層間接続部と接続
されるように第2の配線層を形成する工程とを含むもの
である。
【0010】
【作用】この発明の方法によれば、第1の配線層の一部
が下地の突出部により凸状をなすように形成され、該一
部が層間接続部として使用される。従って、層間接続部
は、第1の配線層と同一の低抵抗率の配線材で形成され
ることになり、接続抵抗の低減が可能となる。
が下地の突出部により凸状をなすように形成され、該一
部が層間接続部として使用される。従って、層間接続部
は、第1の配線層と同一の低抵抗率の配線材で形成され
ることになり、接続抵抗の低減が可能となる。
【0011】
【実施例】図1〜6は、この発明の一実施例による多層
配線形成法を示すもので、各々の図に対応する工程
(1)〜(6)を順次に説明する。
配線形成法を示すもので、各々の図に対応する工程
(1)〜(6)を順次に説明する。
【0012】(1)シリコン等の半導体基板10を覆う
シリコンオキサイド等の絶縁膜12の表面に配線レベル
を部分的に高めるための突出部30を形成する。一例と
して、絶縁膜12の上にCVD法等により他の絶縁膜3
0Aを被着した後、この絶縁膜の上に所望の突出部パタ
ーンに対応したレジスト層32を形成し、このレジスト
層をマスクとする選択エッチング処理により絶縁膜30
Aをパターニングして突出部30を得る。この後、レジ
スト層32を除去する。なお、選択エッチング処理で
は、絶縁膜30Aのエッチング速度が絶縁膜12のエッ
チング速度より速い条件を選択するのが望ましい。ま
た、エッチングは、異方的又は等方的のいずれでもよ
い。
シリコンオキサイド等の絶縁膜12の表面に配線レベル
を部分的に高めるための突出部30を形成する。一例と
して、絶縁膜12の上にCVD法等により他の絶縁膜3
0Aを被着した後、この絶縁膜の上に所望の突出部パタ
ーンに対応したレジスト層32を形成し、このレジスト
層をマスクとする選択エッチング処理により絶縁膜30
Aをパターニングして突出部30を得る。この後、レジ
スト層32を除去する。なお、選択エッチング処理で
は、絶縁膜30Aのエッチング速度が絶縁膜12のエッ
チング速度より速い条件を選択するのが望ましい。ま
た、エッチングは、異方的又は等方的のいずれでもよ
い。
【0013】突出部30を得るための別の方法として
は、12又は30Aのような単層の絶縁膜の上にレジス
ト層32を配置して選択エッチングを行ない、このエッ
チングを途中で停止する方法を用いてもよい。また、突
出部30は、絶縁膜に限らず、ポリSi、金属等の導電
膜を選択的にエッチングするなどして形成してもよく、
あるいはゲート形成プロセスを流用するなどして絶縁膜
と導電膜との積層として形成してもよい。
は、12又は30Aのような単層の絶縁膜の上にレジス
ト層32を配置して選択エッチングを行ない、このエッ
チングを途中で停止する方法を用いてもよい。また、突
出部30は、絶縁膜に限らず、ポリSi、金属等の導電
膜を選択的にエッチングするなどして形成してもよく、
あるいはゲート形成プロセスを流用するなどして絶縁膜
と導電膜との積層として形成してもよい。
【0014】(2)次に、絶縁膜12の上には、突出部
30を覆ってAl又はAl合金等の配線材層34Aを蒸
着法又はスパッタ法等により形成する。そして、配線材
層34Aの上には、所望の配線パターンに従ってレジス
ト層35を形成する。この場合、レジスト層35の一部
が突出部30に重なるようにする。
30を覆ってAl又はAl合金等の配線材層34Aを蒸
着法又はスパッタ法等により形成する。そして、配線材
層34Aの上には、所望の配線パターンに従ってレジス
ト層35を形成する。この場合、レジスト層35の一部
が突出部30に重なるようにする。
【0015】(3)次に、レジスト層35をマスクとす
る選択エッチング処理により配線材層34Aをパターニ
ングして配線層34を形成する。この後、レジスト層3
5を除去する。配線層34において突出部30に重なる
部分34aは層間接続部として使用されるものである。
る選択エッチング処理により配線材層34Aをパターニ
ングして配線層34を形成する。この後、レジスト層3
5を除去する。配線層34において突出部30に重なる
部分34aは層間接続部として使用されるものである。
【0016】(4)次に、絶縁膜12の上には、突出部
30及び配線層34を覆ってシリコンオキサイド等の堆
積絶縁膜36をCVD法等により形成する。そして、基
板上面には、絶縁膜36を覆ってSOG(スピン・オン
・ガラス)、ポリイミド等の塗布絶縁膜38を回転塗布
法等により形成し、基板上面をほぼ平坦化する。この
後、基板上面には、絶縁膜38を覆って膜38とのエッ
チング選択比が1に近いホトレジスト等の塗布膜40を
回転塗布法等により形成し、基板上面を一層平坦化す
る。
30及び配線層34を覆ってシリコンオキサイド等の堆
積絶縁膜36をCVD法等により形成する。そして、基
板上面には、絶縁膜36を覆ってSOG(スピン・オン
・ガラス)、ポリイミド等の塗布絶縁膜38を回転塗布
法等により形成し、基板上面をほぼ平坦化する。この
後、基板上面には、絶縁膜38を覆って膜38とのエッ
チング選択比が1に近いホトレジスト等の塗布膜40を
回転塗布法等により形成し、基板上面を一層平坦化す
る。
【0017】絶縁膜36,38は、層間絶縁膜として用
いられるものである。また、塗布膜40は、後述のエッ
チバック工程で良好な平坦性を得るために設けられたも
ので、省略することもできるが、省略すると平坦性が悪
化する。
いられるものである。また、塗布膜40は、後述のエッ
チバック工程で良好な平坦性を得るために設けられたも
ので、省略することもできるが、省略すると平坦性が悪
化する。
【0018】(5)次に、基板上面を塗布膜40側から
エッチバックして層間接続部34aを露出させ且つその
周囲に層間絶縁膜(絶縁膜36,38)の一部を平坦状
に残存させる。
エッチバックして層間接続部34aを露出させ且つその
周囲に層間絶縁膜(絶縁膜36,38)の一部を平坦状
に残存させる。
【0019】(6)この後は、基板上面にAl又はAl
合金等の配線材を被着してパターニングすることにより
第2の配線層42を層間接続部34aと接続されるよう
に形成する。この結果、第1及び第2の配線層34及び
42は、配線層34の一部からなる低抵抗の層間接続部
34aを介して相互接続されるようになる。
合金等の配線材を被着してパターニングすることにより
第2の配線層42を層間接続部34aと接続されるよう
に形成する。この結果、第1及び第2の配線層34及び
42は、配線層34の一部からなる低抵抗の層間接続部
34aを介して相互接続されるようになる。
【0020】図7〜9は、平坦化処理の変形例を示すも
ので、図4〜6と同様の部分には同様の符号を付して詳
細な説明を省略する。
ので、図4〜6と同様の部分には同様の符号を付して詳
細な説明を省略する。
【0021】図7の工程では、配線層34を形成した
後、基板上面にCVD法等により厚い堆積絶縁膜39を
ほぼ平坦状に形成し、さらにその上に塗布膜40を形成
する。次に、図8の工程では、絶縁膜39からなる層間
絶縁膜をエッチバックして層間接続部34aを露出させ
る。この後、図9の工程では、基板上面に第2の配線層
42を層間接続部34aと接続されるように形成する。
後、基板上面にCVD法等により厚い堆積絶縁膜39を
ほぼ平坦状に形成し、さらにその上に塗布膜40を形成
する。次に、図8の工程では、絶縁膜39からなる層間
絶縁膜をエッチバックして層間接続部34aを露出させ
る。この後、図9の工程では、基板上面に第2の配線層
42を層間接続部34aと接続されるように形成する。
【0022】なお、上記実施例において、配線層34,
42は、例えばTi,W等の高融点金属とAl合金との
積層構造であってもよい。
42は、例えばTi,W等の高融点金属とAl合金との
積層構造であってもよい。
【0023】
【発明の効果】以上のように、この発明によれば、上下
の配線層のうち下方の配線層の一部を下地の突出部によ
り凸状をなすように形成し、該一部を上下の配線層間の
接続部として使用するようにしたので、接続抵抗の低減
が可能となり、低抵抗の多層配線を実現できる効果が得
られるものである。
の配線層のうち下方の配線層の一部を下地の突出部によ
り凸状をなすように形成し、該一部を上下の配線層間の
接続部として使用するようにしたので、接続抵抗の低減
が可能となり、低抵抗の多層配線を実現できる効果が得
られるものである。
【図1】〜
【図6】 この発明の一実施例による多層配線形成法を
示す基板断面図である。
示す基板断面図である。
【図7】〜
【図9】 平坦化処理の変形例を示す基板断面図であ
る。
る。
【図10】〜
【図12】 従来の多層配線形成法を示す基板断面図で
ある。
ある。
10:半導体基板、12,36,38,39:絶縁膜、
30:突出部、34,42:配線層、34a:層間接続
部。
30:突出部、34,42:配線層、34a:層間接続
部。
Claims (1)
- 【特許請求の範囲】 【請求項1】(a)基板を覆う絶縁膜の表面に配線レベ
ルを部分的に高めるための突出部を形成する工程と、 (b)前記絶縁膜の上に第1の配線層をその一部が前記
突出部に重なるように形成する工程と、 (c)前記絶縁膜の上に前記突出部及び前記第1の配線
層を覆って層間絶縁膜を形成する工程と、 (d)前記層間絶縁膜をエッチバックして前記突出部の
上方で前記第1の配線層の一部からなる層間接続部を露
出させ且つ該層間接続部の周囲に前記層間絶縁膜の一部
を残存させる工程と、 (e)前記層間絶縁膜の残存部分の上に前記層間接続部
と接続されるように第2の配線層を形成する工程とを含
む多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21014091A JPH0536837A (ja) | 1991-07-26 | 1991-07-26 | 多層配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21014091A JPH0536837A (ja) | 1991-07-26 | 1991-07-26 | 多層配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536837A true JPH0536837A (ja) | 1993-02-12 |
Family
ID=16584444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21014091A Pending JPH0536837A (ja) | 1991-07-26 | 1991-07-26 | 多層配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536837A (ja) |
-
1991
- 1991-07-26 JP JP21014091A patent/JPH0536837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2970232B2 (ja) | 平面多層金属ボンディング・パッドの製作方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JP3012187B2 (ja) | 半導体装置の製造方法 | |
| JP2960538B2 (ja) | 半導体装置の製造方法 | |
| JPH0536837A (ja) | 多層配線形成法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JPH11265938A (ja) | 半導体装置及びその製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH06163720A (ja) | 半導体装置とその製法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPH0552067B2 (ja) | ||
| JPH05136277A (ja) | 金属配線コンタクト形成方法 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 |