JPH0537151A - 薄膜多層回路形成方法 - Google Patents
薄膜多層回路形成方法Info
- Publication number
- JPH0537151A JPH0537151A JP3187372A JP18737291A JPH0537151A JP H0537151 A JPH0537151 A JP H0537151A JP 3187372 A JP3187372 A JP 3187372A JP 18737291 A JP18737291 A JP 18737291A JP H0537151 A JPH0537151 A JP H0537151A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thin film
- film
- multilayer circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 第３工程で真空引きを行うことにより、ピン
ホールがなく、絶縁ショートやリークの発生が少ない絶
縁膜を有する薄膜多層回路の形成方法を提供する。 【構成】 （第１工程）基板８上に導体９を形成し、
（第２工程）導体９のパターニングを行い、（第３工
程）ポリイミド樹脂溶液を塗布し、真空引きする。（第
４工程）キュアおよびヴィアホールあけを行い、（第５
工程）導体を埋め込み上記工程の繰り返しで薄膜多層回
路を形成する。
ホールがなく、絶縁ショートやリークの発生が少ない絶
縁膜を有する薄膜多層回路の形成方法を提供する。 【構成】 （第１工程）基板８上に導体９を形成し、
（第２工程）導体９のパターニングを行い、（第３工
程）ポリイミド樹脂溶液を塗布し、真空引きする。（第
４工程）キュアおよびヴィアホールあけを行い、（第５
工程）導体を埋め込み上記工程の繰り返しで薄膜多層回
路を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、小型化高密度実装を可
能とする回路基板の薄膜多層回路形成方法に関する。
能とする回路基板の薄膜多層回路形成方法に関する。
【０００２】
【従来の技術】近年、ポリイミドを絶縁膜とする薄膜多
層回路基板が信号の高速処理を目ざす大型コンピュータ
等に用いられている。以下図面を参照しながら、上述し
た薄膜多層回路の形成方法について説明する。図２は、
従来の薄膜多層回路の形成法を示すものである。
層回路基板が信号の高速処理を目ざす大型コンピュータ
等に用いられている。以下図面を参照しながら、上述し
た薄膜多層回路の形成方法について説明する。図２は、
従来の薄膜多層回路の形成法を示すものである。
【０００３】第１工程はアルミナ基板１上に導体膜２
（たとえば、クロム膜５００Å，銅膜５μｍ，クロム膜
５００Åを積層した膜）をスパッタリング法によって形
成する工程である。第２工程は第１工程で形成した膜の
パターニングを行う工程であり、たとえばホトリソグラ
フィー法（レジストを約１μｍ塗布し、露光，現像，エ
ッチング，レジスト除去の一連の工程を経て、パターニ
ングする方法）によってパターニングを行う。第３工程
は絶縁膜としてのポリイミド樹脂溶液３を塗布する工程
であり、たとえばスピンコート法によって光硬化性のポ
リイミド樹脂溶液３を基板１上に約２０μｍ厚に塗布形
成する。第４工程はポリイミド樹脂溶液３にヴィアホー
ル４を形成する工程であり、第３工程でポリイミド樹脂
溶液３を塗布形成した後、約８０℃２時間プリキュアを
行い、ホトマスクを通して基板１上のポリイミドに樹脂
溶液３を露光，現像しヴィアホール４を形成する。現像
後約４００℃でキュアを行いポリイミド膜５を形成す
る。第５工程はヴィアホール４上下の配線導体を接続す
るためにヴィアホール４内へ導体６（銅膜）を埋め込む
工程であり、たとえば、無電解メッキあるいは電解メッ
キ法によって導体６を埋込む。薄膜多層基板７は、以上
説明した第１工程から第５工程を繰り返すことにより形
成される。
（たとえば、クロム膜５００Å，銅膜５μｍ，クロム膜
５００Åを積層した膜）をスパッタリング法によって形
成する工程である。第２工程は第１工程で形成した膜の
パターニングを行う工程であり、たとえばホトリソグラ
フィー法（レジストを約１μｍ塗布し、露光，現像，エ
ッチング，レジスト除去の一連の工程を経て、パターニ
ングする方法）によってパターニングを行う。第３工程
は絶縁膜としてのポリイミド樹脂溶液３を塗布する工程
であり、たとえばスピンコート法によって光硬化性のポ
リイミド樹脂溶液３を基板１上に約２０μｍ厚に塗布形
成する。第４工程はポリイミド樹脂溶液３にヴィアホー
ル４を形成する工程であり、第３工程でポリイミド樹脂
溶液３を塗布形成した後、約８０℃２時間プリキュアを
行い、ホトマスクを通して基板１上のポリイミドに樹脂
溶液３を露光，現像しヴィアホール４を形成する。現像
後約４００℃でキュアを行いポリイミド膜５を形成す
る。第５工程はヴィアホール４上下の配線導体を接続す
るためにヴィアホール４内へ導体６（銅膜）を埋め込む
工程であり、たとえば、無電解メッキあるいは電解メッ
キ法によって導体６を埋込む。薄膜多層基板７は、以上
説明した第１工程から第５工程を繰り返すことにより形
成される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記第
３工程の方法では、アルミナ基板１上にポリイミド樹脂
溶液３をたとえばスピンコート法によって塗布した場
合、溶液中に気泡が含まれることがある。そのため塗布
後キュアした場合、ポリイミド膜３中に気泡がとり込ま
れたままになり、絶縁膜としての機能を発揮せずポリイ
ミド膜３の上下の配線導体間のショートあるいはリーク
の原因となる。
３工程の方法では、アルミナ基板１上にポリイミド樹脂
溶液３をたとえばスピンコート法によって塗布した場
合、溶液中に気泡が含まれることがある。そのため塗布
後キュアした場合、ポリイミド膜３中に気泡がとり込ま
れたままになり、絶縁膜としての機能を発揮せずポリイ
ミド膜３の上下の配線導体間のショートあるいはリーク
の原因となる。
【０００５】本発明は上記従来の課題を解決するもの
で、ポリイミド膜の気泡の発生を防止した薄膜多層回路
の形成方法を提供することを目的とする。
で、ポリイミド膜の気泡の発生を防止した薄膜多層回路
の形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜多層回路形成方法では、前記第３工程
で基板上に樹脂溶液をスピンコート法で塗布し、真空容
器内で減圧状態にさらした後プリキュアし、さらにホト
マスクを通して露光および現像を行い最終キュアを行う
方法を採用している。
に、本発明の薄膜多層回路形成方法では、前記第３工程
で基板上に樹脂溶液をスピンコート法で塗布し、真空容
器内で減圧状態にさらした後プリキュアし、さらにホト
マスクを通して露光および現像を行い最終キュアを行う
方法を採用している。
【０００７】
【作用】減圧によって樹脂膜の気泡はなくなり、絶縁シ
ョートまたはリークの発生は低減する。
ョートまたはリークの発生は低減する。
【０００８】
【実施例】以下本発明の実施例の薄膜多層回路形成方法
を図面を参照しながら説明する。図１は、本発明の実施
例における薄膜多層回路形成方法の工程図である。第１
工程はアルミナ基板８上に導体膜９（たとえばクロム膜
５００Å，銅膜５μｍ，クロム膜５００Å）をスパッタ
リング法によって形成する工程である。第２工程は第１
工程で形成した導体膜９をホトリングラフィー法によっ
てパターニングを行う工程である。第３工程は絶縁膜と
してのポリイミド樹脂溶液１０（本実施例では光硬化性
のポリイミド樹脂溶液を用いた）アルミナ基板８上にス
ピンコート法によって約２０μｍ厚に塗布形成した後、
真空容器内に置き、真空引きし、約５Ｔｏｒｒ１分間減
圧中にさらす工程である。
を図面を参照しながら説明する。図１は、本発明の実施
例における薄膜多層回路形成方法の工程図である。第１
工程はアルミナ基板８上に導体膜９（たとえばクロム膜
５００Å，銅膜５μｍ，クロム膜５００Å）をスパッタ
リング法によって形成する工程である。第２工程は第１
工程で形成した導体膜９をホトリングラフィー法によっ
てパターニングを行う工程である。第３工程は絶縁膜と
してのポリイミド樹脂溶液１０（本実施例では光硬化性
のポリイミド樹脂溶液を用いた）アルミナ基板８上にス
ピンコート法によって約２０μｍ厚に塗布形成した後、
真空容器内に置き、真空引きし、約５Ｔｏｒｒ１分間減
圧中にさらす工程である。
【０００９】第４工程はポリイミド樹脂溶液１０にヴィ
アホール１１を形成し、キュアを行いポリイミド膜１２
を形成する工程である。上記第３工程でポリイミド樹脂
溶液１０を塗布形成後、減圧中にさらした後、約８０℃
２時間プリキュアを行い、ホトマスクを通してアルミナ
基板８上のポリイミド樹脂溶液１０を露光および現像し
てヴィアホール１１を形成する。現像後約４００℃でキ
ュアを行いポリイミド膜１２を形成する。第５工程はヴ
ィアホール１１上下の配線導体を接続するために、ヴィ
アホール１１内へ導体１３（銅膜）を埋め込む工程であ
り、たとえば無電解メッキあるいは電解メッキ法によっ
て導体１３を埋め込む。薄膜多層基板１４は、以上説明
した第１工程から第５工程を繰り返すことにより形成さ
れる。
アホール１１を形成し、キュアを行いポリイミド膜１２
を形成する工程である。上記第３工程でポリイミド樹脂
溶液１０を塗布形成後、減圧中にさらした後、約８０℃
２時間プリキュアを行い、ホトマスクを通してアルミナ
基板８上のポリイミド樹脂溶液１０を露光および現像し
てヴィアホール１１を形成する。現像後約４００℃でキ
ュアを行いポリイミド膜１２を形成する。第５工程はヴ
ィアホール１１上下の配線導体を接続するために、ヴィ
アホール１１内へ導体１３（銅膜）を埋め込む工程であ
り、たとえば無電解メッキあるいは電解メッキ法によっ
て導体１３を埋め込む。薄膜多層基板１４は、以上説明
した第１工程から第５工程を繰り返すことにより形成さ
れる。
【００１０】以上のように本実施例によれば、アルミナ
基板８上にポリイミド樹脂溶液１０をスピンコート法に
よって塗布形成した後、真空容器内で５Ｔｏｒｒ、約１
分間減圧下に保持することにより、スピンコート法で滴
下形成したポリイミド樹脂溶液１０中の気泡が外部に放
出れさ、そのためキュア後ポリイミド膜に中には気泡が
皆無となり、ポリイミド膜１２の上下配線間の絶縁ショ
ートまたはリークの発生を低減することができる。
基板８上にポリイミド樹脂溶液１０をスピンコート法に
よって塗布形成した後、真空容器内で５Ｔｏｒｒ、約１
分間減圧下に保持することにより、スピンコート法で滴
下形成したポリイミド樹脂溶液１０中の気泡が外部に放
出れさ、そのためキュア後ポリイミド膜に中には気泡が
皆無となり、ポリイミド膜１２の上下配線間の絶縁ショ
ートまたはリークの発生を低減することができる。
【００１１】なお上記実施例において、基板アルミナ基
板としたが、シリコン基板，ガラス基板または絶縁膜を
形成した金属（たとえばアルミ）基板でもかまわない。
また上記実施例において、ポリイミド樹脂溶液１０を光
硬化性としたが、熱硬化性のポリイミド樹脂溶液でも同
じ効果が得られる。また上記実施例において、絶縁膜と
してポリイミド樹脂溶液としたが、他の硬化性樹脂溶液
でも同じ効果が得られる。また上記実施例において、第
３工程での真空引きを５Ｔｏｒｒ，１分間としたが、特
にこれに限定されたものではなく真空に引けば引く程、
時間は短くても良いし、逆に真空度が悪ければ、時間を
長くする必要がある。
板としたが、シリコン基板，ガラス基板または絶縁膜を
形成した金属（たとえばアルミ）基板でもかまわない。
また上記実施例において、ポリイミド樹脂溶液１０を光
硬化性としたが、熱硬化性のポリイミド樹脂溶液でも同
じ効果が得られる。また上記実施例において、絶縁膜と
してポリイミド樹脂溶液としたが、他の硬化性樹脂溶液
でも同じ効果が得られる。また上記実施例において、第
３工程での真空引きを５Ｔｏｒｒ，１分間としたが、特
にこれに限定されたものではなく真空に引けば引く程、
時間は短くても良いし、逆に真空度が悪ければ、時間を
長くする必要がある。
【００１２】
【発明の効果】以上の説明で明らかなように本発明によ
れば、基板上に樹脂溶液を塗布した後、減圧下に保持す
ることにより、塗布した樹脂溶液中の気泡が外部に放出
される。そのためキュア後、樹脂膜（絶縁膜）中には気
泡が皆無となり、絶縁膜中の上下配線間の絶縁ショート
またはリークの発生を低減することができる。
れば、基板上に樹脂溶液を塗布した後、減圧下に保持す
ることにより、塗布した樹脂溶液中の気泡が外部に放出
される。そのためキュア後、樹脂膜（絶縁膜）中には気
泡が皆無となり、絶縁膜中の上下配線間の絶縁ショート
またはリークの発生を低減することができる。
【図１】本発明の薄膜多層回路形成法の工程を示す図
【図２】従来の薄膜多層回路形成法の工程を示す図
８ 基板 ９ 導体 １０ ポリイミド樹脂溶液（絶縁塗膜） １１ ヴィアホール １２ 絶縁膜 １３ 導体（ヴィアホールに埋め込む導体）
Claims (1)
- 【特許請求の範囲】 【請求項１】 基板上に導体に形成する第１工程と、こ
の導体をパターニングする第２工程と、この導体を形成
した基板上に絶縁膜を形成する第３工程と、この絶縁膜
にヴィアホールを形成する第４工程と、このヴィアホー
ルに導体を埋め込む第５工程とを有し、上記第３工程で
は基板上に塗布形成した絶縁塗膜を真空引きした後キュ
アして絶縁膜を形成しており、上記工程の繰り返しによ
って行われる薄膜多層回路形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187372A JPH0537151A (ja) | 1991-07-26 | 1991-07-26 | 薄膜多層回路形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187372A JPH0537151A (ja) | 1991-07-26 | 1991-07-26 | 薄膜多層回路形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537151A true JPH0537151A (ja) | 1993-02-12 |
Family
ID=16204857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3187372A Pending JPH0537151A (ja) | 1991-07-26 | 1991-07-26 | 薄膜多層回路形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537151A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935893B2 (en) | 2008-02-14 | 2011-05-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
| US8024858B2 (en) | 2008-02-14 | 2011-09-27 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
| US8291584B2 (en) | 2008-06-02 | 2012-10-23 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board with built-in electronic component |
| US8327533B2 (en) | 2008-03-21 | 2012-12-11 | Ibiden Co., Ltd. | Printed wiring board with resin complex layer and manufacturing method thereof |
| US8710374B2 (en) | 2008-03-12 | 2014-04-29 | Ibiden Co., Ltd. | Printed wiring board with reinforced insulation layer and manufacturing method thereof |
-
1991
- 1991-07-26 JP JP3187372A patent/JPH0537151A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935893B2 (en) | 2008-02-14 | 2011-05-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
| US8024858B2 (en) | 2008-02-14 | 2011-09-27 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
| US8336205B2 (en) | 2008-02-14 | 2012-12-25 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
| US8613136B2 (en) | 2008-02-14 | 2013-12-24 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
| US8710374B2 (en) | 2008-03-12 | 2014-04-29 | Ibiden Co., Ltd. | Printed wiring board with reinforced insulation layer and manufacturing method thereof |
| US8327533B2 (en) | 2008-03-21 | 2012-12-11 | Ibiden Co., Ltd. | Printed wiring board with resin complex layer and manufacturing method thereof |
| US8291584B2 (en) | 2008-06-02 | 2012-10-23 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board with built-in electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0148655B2 (ja) | ||
| JPH09298362A (ja) | ビルドアップ多層印刷回路基板の製造方法 | |
| CN1237856C (zh) | 多层电路的制造方法 | |
| JPH0537151A (ja) | 薄膜多層回路形成方法 | |
| JPS6337694A (ja) | 回路基板の製造方法 | |
| JPS63293996A (ja) | 多層配線基板の製造方法 | |
| JPH0745948A (ja) | 多層配線板及びその製造方法 | |
| JPH08255981A (ja) | 回路基板形成方法及び回路基板 | |
| JP2001044603A (ja) | 電気メッキにより直接基板に銅配線を形成するプロセス | |
| JPH04257239A (ja) | 半導体装置の製造方法 | |
| JPH05299846A (ja) | 配線基板の製造方法 | |
| CN119521552A (zh) | 一种封装基板制作的改进方法 | |
| JPS5867097A (ja) | 印刷配線板の製造法 | |
| JPH03268427A (ja) | 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法 | |
| JPH0864930A (ja) | プリント配線板の製造方法 | |
| JP3056865B2 (ja) | プリント配線板の製造方法 | |
| JPS6138853B2 (ja) | ||
| JP2001177253A (ja) | 多層プリント基板の製造方法 | |
| JPS60235496A (ja) | 回路基板の絶縁層形成方法 | |
| JPS6334937A (ja) | フイルムキヤリヤの製造方法 | |
| JPH11233920A (ja) | プリント配線板とその製造方法 | |
| JPS58114484A (ja) | 配線の製造方法 | |
| JPS60167493A (ja) | 回路基板の製造方法 | |
| JPH09260854A (ja) | 多層回路基板およびその製造方法 | |
| JPH04258194A (ja) | プリント配線板とその製造方法 |