JPH0537337A - バツフア回路 - Google Patents

バツフア回路

Info

Publication number
JPH0537337A
JPH0537337A JP3193023A JP19302391A JPH0537337A JP H0537337 A JPH0537337 A JP H0537337A JP 3193023 A JP3193023 A JP 3193023A JP 19302391 A JP19302391 A JP 19302391A JP H0537337 A JPH0537337 A JP H0537337A
Authority
JP
Japan
Prior art keywords
inverter
level
transistor
gate
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3193023A
Other languages
English (en)
Inventor
Hiroshi Okada
浩 岡田
Satoru Tashiro
哲 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3193023A priority Critical patent/JPH0537337A/ja
Publication of JPH0537337A publication Critical patent/JPH0537337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 インバータの電源側と第１電源との間、及び
インバータの接地側と第２電源との間に、夫々介装させ
たゲートトランジスタへ入力しているクロックが停止し
てもインバータの機能を保持させる。 【構成】 CMOSトランジスタからなる第１インバータ２
と、第１インバータ２と第１電源６との間に介装するゲ
ートトランジスタGTP と、第１インバータ２と第２電源
７との間に介装するゲートトランジスタGTNと、ゲート
トランジスタGTP ，GTN にクロックｄ，ｅを入力させ
得、クロックｄ，ｅが停止した場合にゲートトランジス
タGTP ，GTN に、それらをともにオンさせるクロック制
御信号ｆを入力させ得るクロックレベル固定回路17とを
備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は入力側のノイズを、出力
側へ伝搬させないようにしているバッファ回路に関する
ものである。
【０００２】
【従来の技術】図１は本願出願人が平成３年６月27日付
で特許出願しているバッファ回路の回路図である。バッ
ファたる第１インバータ２はＰチャネルトランジスタ
（以下トランジスタという）PT1 及びＮチャネルトラン
ジスタ（以下トランジスタという）NT1 からなるCMOSト
ランジスタで構成されており、トランジスタPT1 及びNT
1の各ゲートはバッファ入力端子８と接続されている。
【０００３】トランジスタPT1 の電源側はＰチャネルの
ゲートトランジスタGTP を介して第１電源（ＶCC）６と
接続され、トランジスタNT1 の接地側はＮチャネルのゲ
ートトランジスタGTN を介して第２電源（ＶSS）７と接
続されている。ゲートトランジスタGTP のゲートはクロ
ック入力端子14と、ゲートトランジスタGTN のゲートは
クロック入力端子15と接続されている。
【０００４】トランジスタPT1 とNT1 との直列接続部は
第１インバータ出力ライン９を介してCR回路11を構成し
ている抵抗12の一端と接続されている。抵抗12の他端は
CR回路11を構成しているコンデンサ13を介して第２電源
７と接続され、また第２インバータ入力ライン9aを介し
て、第２インバータ３を構成しているCMOSトランジスタ
たるＰチャネルトランジスタ（以下トランジスタとい
う）PT2 及びＮチャネルトランジスタ（以下トランジス
タという）NT2 の各ゲートと共通接続されている。
【０００５】トランジスタPT2 の電源側は第１電源（Ｖ
CC）６と接続され、トランジスタNT2 の接地側は第２電
源（ＶSS）７と接続されている。トランジスタPT2 とNT
2 との直列接続部はバッファ出力端子10と接続されてい
る。
【０００６】次にこのように構成したバッファ回路の動
作を説明する。先ず、第１インバータ２の入力信号ａに
ノイズが発生していない整合がとれている場合につい
て、各部信号のタイミングチャートを示す図２とともに
説明する。
【０００７】クロック入力端子14及び15には同一周期で
位相が異なるクロックが入力され、それによって、ゲー
トトランジスタGTP は図２(B) に示すようにクロックｄ
が「Ｌ」レベルである、期間Ｔ0においてオンして、第
１インバータ２に第１電源６を接続する。
【０００８】またゲートトランジスタGTN は図２(C) に
示すようにクロックｅが「Ｈ」レベルである、期間Ｔ0
おいて第１インバータ２に第２電源７を接続する。そし
てゲートトランジスタGTP とGTN とが同時にオンするこ
とがない。
【０００９】さて、第１インバータ２の入力信号ａが図
２(A) に示すように「Ｌ」レベルのときには、トランジ
スタPT1 がオンする。そして第１インバータ出力ライン
９は、図２(B) に示すようにクロックｄが「Ｌ」であっ
てゲートトランジスタGTP がオンしている期間は、第１
電源６と接続された状態になり、CR回路11のコンデンサ
13が充電されるので、第２インバータ３の入力信号bbは
図２(D) に示すように常に「Ｈ」レベルになり、第２イ
ンバータ３の出力信号ｃは図２(E) に示す如く「Ｌ」レ
ベルになる。
【００１０】そして出力信号ｃが「Ｌ」レベルにある期
間中では、トランジスタGTN がオンし、第１インバータ
２を第２電源７と接続する期間Ｔ0 があるが、トランジ
スタNT1 がオフした状態にあるので、入力信号ａが
「Ｌ」レベルのときには、第１インバータ２の出力信号
ｂは「Ｌ」レベルになることがない。
【００１１】また、逆に第１インバータ２の入力信号ａ
が図２(A) に示すように「Ｈ」レベルの場合は、トラン
ジスタNT1 がオンした状態にあるので、第１インバータ
出力ライン９はゲートトランジスタGTN がオンしている
期間中、第２電源７と接続された状態になり、CR回路11
のコンデンサ13が放電するので、第２インバータ３の入
力信号bbは常に「Ｌ」レベルになり、第２インバータ３
の出力信号ｃは「Ｈ」レベルになる。
【００１２】そして入力信号ａが「Ｈ」レベルにある期
間では、ゲートトランジスタGTP がオンし、第１インバ
ータ２を第１電源６と接続する期間があるが、トランジ
スタPT1 がオフした状態にあるので、入力信号ａが
「Ｈ」レベルのときに第１インバータ２の出力信号ｂが
「Ｈ」レベルになることがない。
【００１３】また、図２(A) に示すように第１インバー
タ２の入力信号ａが「Ｌ」レベルから「Ｈ」レベルに反
転する期間では、入力信号ａが反転してから最初にゲー
トトランジスタGTN がオンして第１インバータ出力ライ
ン９が第２電源７と接続状態にある期間では、CR回路11
の時定数により第２インバータ入力ライン9aの電位は閾
値電圧Ｖthより低下することがない。そしてCR回路11は
開放状態になる。
【００１４】そのため、第２インバータ３の出力信号ｃ
は図２(E) に示すように「Ｌ」レベルを保持する。そし
て、次にゲートトランジスタGTN がオンして第１インバ
ータ出力ライン９が第２電源７と接続状態になった時点
で、第２インバータ入力ライン9aの電位が閾値電圧Ｖth
以下に低下して、第２インバータ３の出力信号ｃは図２
(E) に示すように「Ｈ」レベルに反転する。
【００１５】逆に、第１インバータ２の入力信号ａが
「Ｈ」レベルから「Ｌ」レベルに反転するときには、入
力信号ａが反転した後に、ゲートトランジスタGTP が２
回目にオンした時点で第２インバータ３の出力信号ｃが
「Ｌ」レベルになる。このようにして入力信号が反転し
た後、ゲートトランジスタGTP 又はGTN に入力されるク
ロックの２回目の立上り時点まで第２インバータ３の出
力信号ｃは反転しない。
【００１６】次にバッファ入力端子８への入力信号ａに
閾値電圧Ｖth以上及び以下の各ノイズが発生した場合の
動作を、各部信号のタイミングチャートを示す図３とと
もに説明する。
【００１７】先ず、第１インバータ２の入力信号ａが図
３(A) に示すように「Ｌ」レベルの状態で、クロックｅ
が図３(C) に示すように「Ｈ」レベルの期間に、閾値電
圧Ｖth以上のノイズＮH が発生した場合は、ノイズＮH
が閾値電圧Ｖth以上にある期間T1ではトランジスタNT1
がオンして第１インバータ出力ライン９が第２電源７と
接続状態になる。
【００１８】この状態になるとコンデンサ13が放電を始
めるが、CR回路11の時定数によりノイズＮH が閾値電圧
Ｖth以上にある期間T1で第２インバータ入力ライン9aの
電位が閾値電圧Ｖth以下になることがない。
【００１９】そのためこのような状態では第２インバー
タ２の出力信号ｃは図３(E) に示す如く「Ｌ」レベルを
保持する。そしてノイズＮH が閾値電圧Ｖth以下になっ
た後、クロックｄが図３(B) に示すように「Ｌ」レベル
に反転するまでの期間ではCR回路11は解放状態となって
いるので、第２インバータ入力ライン9aの電位はいまま
での状態を保持したままになる。
【００２０】しかし、クロックｄが図３(B) に示すよう
に「Ｌ」レベルに反転してゲートトランジスタGTP がオ
ンした後は、CR回路11は第１電源６と接続状態となるの
で、コンデンサ13が充電されて第２インバータ入力ライ
ン9aの電位は再び上昇し、第１電源６の電圧と同レベ
ル、即ち「Ｈ」レベルになる。
【００２１】続いて、閾値電圧Ｖth以上のノイズＮH が
発生している期間T1が図３(B) に示すようにクロックｄ
が「Ｌ」レベルである場合はゲートトランジスタGTP が
オンし、トランジスタNT1 がオンするが、トランジスタ
PT1 及びゲートトランジスタGTN がオフするので、CR回
路11は解放状態になり、第２インバータ３の入力信号bb
は図３(D) に示すように「Ｈ」レベルのままで変化しな
い。
【００２２】一方、第１インバータ２の入力信号ａが
「Ｈ」レベルの状態でクロックｄが図３(B) に示すよう
に「Ｌ」レベルの期間に図３(A)に示すように閾値電圧
Ｖth以下であるノイズＮL が発生した場合、ゲートトラ
ンジスタGTP 、トランジスタPT1 がオンして、第１イン
バータ出力ライン９は第１電源６と接続状態になる。こ
の状態になるとCR回路11のコンデンサ13が充電され始め
るが、CR回路11の時定数により第２インバータ入力ライ
ン9aの電位が期間T2で閾値電圧Ｖth以上になることがな
い。
【００２３】そのため、このような状態では第２インバ
ータ３の出力信号ｃは「Ｈ」レベルの状態を保持する。
そしてノイズＮL が閾値電圧Ｖth以上になってからクロ
ックｅが図３(C) に示すように「Ｈ」レベルに反転する
までの期間は、CR回路11が解放状態となっているので、
第２インバータ入力ライン9aの電位はいままでの状態を
保持する。
【００２４】そして、クロックｅが反転しゲートトラン
ジスタGTN がオンするとCR回路11は第２電源７と接続状
態になるので、コンデンサ13が放電し、第２インバータ
入力ライン9aの電位は再び低下し、第２電源７の電圧と
同レベルになる。
【００２５】続いて、クロックｅが「Ｈ」レベルの期間
に、閾値電圧Ｖth以下のノイズＮL が再び発生した場合
はゲートトランジスタGTN がオンするとともにトランジ
スタPT1 がオンし、ゲートトランジスタGTP 及びトラン
ジスタNT1 がオフして、CR回路11は解放状態となり、第
２インバータ３の入力信号bbはいままでの「Ｌ」レベル
の状態を保持する。
【００２６】なお、入力信号ａが「Ｌ」レベルから
「Ｈ」レベルに反転する場合は、入力信号ａが反転した
後に、図３(C) に示すようにクロックｅが２回目に立上
った時点、即ちゲートトランジスタGTN が２回目にオン
した時点で図３(D) に示すように第２インバータ３の入
力信号bbが閾値電圧Ｖth以下になって図３(E) に示すよ
うに出力信号ｃが「Ｈ」レベルに反転する。同様に入力
信号ａが「Ｈ」レベルから「Ｌ」レベルに反転するとき
は、その反転後にクロックｄが２回目に立下った時点で
出力信号ｃが「Ｌ」レベルに反転する。
【００２７】ここで、第１電源６の電圧をＶ0 （Ｖ）、
閾値電圧レベルＶthの電圧をＶt （Ｖ）、ゲートトラン
ジスタGTP 及びGTN がオン状態にある時間をＴ
0 （秒）、CR回路11におけるコンデンサ13の容量をＣ0
（μF)、抵抗12の抵抗値をＲ0 （Ω）とすると、ゲート
トランジスタGTP 及びGTN に入力するクロックｄ及びｅ
が２回目に立上った時点に出力信号ｃを反転させるため
には、
【００２８】
【数１】
【００２９】の関係を満足させるように選定すればよ
い。このように構成したバッファ回路は、バッファ回路
の入力信号ａが「Ｌ」レベルのときにそれに閾値電圧以
上のノイズＮH が発生すると、第１インバータの出力信
号ｂが「Ｌ」レベルになるが、第１電源６と第１インバ
ータ２の電源側との間に介装させているゲートトランジ
スタGTP がオンしてCR回路11のコンデンサ13を充電し、
第２インバータ３の入力信号bbが閾値電圧Ｖth以下に低
下しないようにするから、ノイズＮH に応じて第２イン
バータ３の出力信号ｃが反転することがない。
【００３０】また入力信号ａが「Ｈ」レベルのときに、
それに閾値電圧Ｖth以下のノイズＮL が発生すると第１
インバータ２の出力信号ｂが「Ｈ」レベルになるが、第
２電源７と第１インバータ２の接地側との間に介装させ
ているゲートトランジスタGTN がオンしてCR回路11のコ
ンデンサ13を放電させ、第２インバータ３の入力信号bb
が閾値電圧Ｖth以上に上昇しないようにするから、ノイ
ズＮL に応じて第２インバータ３の出力信号ｃが反転す
ることがない。
【００３１】
【発明が解決しようとする課題】ところで、前述したバ
ッファ回路では、ゲートトランジスタに入力されるクロ
ックが停止すると、ゲートトランジスタの動作状態が不
定となり、第１インバータがインバータとしての機能を
失ってバッファ回路の機能を保持できないという問題が
ある。本発明は斯かる問題に鑑み、ゲートトランジスタ
のクロックが停止した場合でも、第１インバータのイン
バータ機能を保持できるバッファ回路を提供することを
目的とする。
【００３２】
【課題を解決するための手段】本発明に係るバッファ回
路は、インバータと第１電源との間、及びインバータと
第２電源との間に夫々介装させたゲートトランジスタに
入力しているクロックが停止した場合に、両ゲートトラ
ンジスタをともにオンさせる所定電位を、両ゲートトラ
ンジスタに与える構成にする。
【００３３】
【作用】インバータと第１電源との間、及びインバータ
と第２電源との間に夫々介装させたゲートトランジスタ
に同一周期で位相が異なるクロックを与えて両ゲートト
ランジスタを交互にオンさせる。クロックが停止する
と、両ゲートトランジスタがともにオンする所定電位を
両ゲートトランジスタに与えて、両トランジスタをとも
にオンさせる。これにより、インバータは第１電源及び
第２電源と接続した状態に保持されて、インバータの機
能が保持される。
【００３４】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図４は本発明に係るバッファ回路の回路図であ
る。バッファたる第１インバータ２はＰチャネルトラン
ジスタ（以下トランジスタという）PT1 及びＮチャネル
トランジスタ（以下トランジスタという）NT1 からなる
CMOSトランジスタで構成されており、トランジスタPT1
及びNT1 の各ゲートはバッファ入力端子８と接続されて
いる。
【００３５】トランジスタPT1 の電源側はＰチャネルの
ゲートトランジスタGTP を介して第１電源（ＶCC）６と
接続され、トランジスタNT1 の接地側はＮチャネルのゲ
ートトランジスタGTN を介して第２電源（ＶSS）７と接
続されている。ゲートトランジスタGTP のゲートはクロ
ックレベル固定回路17を介してクロック入力端子14と接
続され、ゲートトランジスタGTN のゲートはクロックレ
ベル固定回路17を介してクロック入力端子15と接続され
ている。
【００３６】クロック制御信号入力端子16はクロックレ
ベル固定回路17と接続されている。トランジスタPT1 と
NT1 との直列接続部は第１インバータ出力ライン９を介
してCR回路11を構成している抵抗12の一端と接続されて
おり、その他端はCR回路11を構成しているコンデンサ13
を介して第２電源７と接続され、また第２インバータ入
力ライン9aを介して、第２インバータ３を構成している
CMOSトランジスタたるＰチャネルトランジスタ（以下ト
ランジスタという）PT2 及びＮチャネルトランジスタ
（以下トランジスタという）NT2 の各ゲートと共通接続
されている。
【００３７】トランジスタPT2 の電源側は第１電源（Ｖ
CC）６と接続され、トランジスタNT2 の接地側は第２電
源（ＶSS）７と接続されている。トランジスタPT2 とNT
2 との直列接続部はバッファ出力端子10と接続されてい
る。
【００３８】図５はクロックレベル固定回路17の回路図
である。クロックレベル固定回路17はトランスミッショ
ンゲート19a,19b,19c,19d 及びインバータ18を備えてい
る。クロック入力端子14と接続される第１入力端子17a
はトランスミッションゲート19a を介して第１出力端子
17d と接続され、クロック入力端子15と接続される第２
入力端子17b はトランスミッションゲート19dを介して
第２出力端子17e と接続されている。
【００３９】クロック制御信号入力端子16と接続される
第３入力端子17c は、トランスミッションゲート19c を
介して第１出力端子17d と接続されており、またインバ
ータ18及びトランスミッションゲート19d の直列回路を
介して第２出力端子17e と接続されている。トランスミ
ッションゲート19a を構成しているＮチャネルトランジ
スタのゲートと、トランスミッションゲート19c を構成
しているＰチャネルトランジスタ19c のゲートと、トラ
ンスミッションゲート19b を構成しているＮチャネルト
ランジスタのゲートとを共通接続して第３入力端子17c
と接続されている。
【００４０】またトランスミッションゲート19a を構成
しているＰチャネルトランジスタのゲートと、トランス
ミッションゲート19d を構成しているＮチャネルトラン
ジスタのゲートと、トランスミッションゲート19b を構
成しているＰチャネルトランジスタのゲートとを共通接
続してインバータ18の出力側と接続されている。第１出
力端子17d はゲートトランジスタGTP のゲートと、第２
出力端子17e はゲートトランジスタGTN のゲートと接続
される。
【００４１】次にこのように構成したバッファ回路の動
作を説明する。クロック入力端子14及び15には同一周期
で位相が異なるクロックｄ，ｅが入力され、そのクロッ
クｄ，ｅが停止していない場合は、クロック制御信号入
力端子16に入力されるクロック制御信号ｆは「Ｈ」レベ
ルになり、クロックｄ，ｅが停止した場合は、クロック
制御信号入力端子16に入力されるクロック制御信号ｆは
「Ｌ」レベルになる。
【００４２】いま、クロックｄ，ｅが停止ていない場合
は、クロック制御信号ｆが「Ｈ」レベルになっているか
ら、トランスミッションゲート19c,19dがともにオフ
し、トランスミッションゲート19a,19b がともにオンす
る。そのため、クロックｄ，ｅはクロックレベル固定回
路を素通りしてゲートトランジスタGTP ，GTN のゲート
へ入力される。そして後述するようにノイズの伝搬を防
止する。
【００４３】一方、クロックｄ，ｅが停止した場合は、
クロック制御信号ｆが「Ｌ」レベルになるから、トラン
スミッションゲート19a,19b がオフし、トランスミッシ
ョンゲート19c,19d がオンする。それにより「Ｌ」レベ
ルのクロック制御信号ｆがトランスミッションゲート19
c を介してゲートトランジスタGTP のゲートへ入力さ
れ、クロック制御信号ｆをインバータ18で反転させた
「Ｈ」レベルの反転クロック制御信号ffがゲートトラン
ジスタGTN のゲートに入力されて、ゲートトランジスタ
GTP ，GTN がともにオンした状態になり、トランジスタ
PT1 が第１電源６に、トランジスタNT1 が第２電源７に
接続された状態に保持されて、第１インバータ２はイン
バータとしての機能を保持することができる。但し、こ
の場合は、ゲートトランジスタGTP ，GTN の機能が失わ
れるからノイズの伝搬を防止できない。
【００４４】次にクロックｄ，ｅが停止していない状態
において、先ず第１インバータ２の入力信号ａにノイズ
が発生していない整合がとれている場合における各部信
号のタイミングチャートを示す図２とともに説明する。
ゲートトランジスタGTP は図２(B) に示すようにクロッ
クｄが「Ｌ」レベルである、期間Ｔ0 においてオンし
て、第１インバータ２に第１電源６を接続する。
【００４５】またゲートトランジスタGTN は図２(C) に
示すようにクロックｅが「Ｈ」レベルである、期間Ｔ0
おいて第１インバータ２に第２電源７を接続する。そし
てゲートトランジスタGTP とGTN とが同時にオンするこ
とがない。
【００４６】さて、第１インバータ２の入力信号ａが図
２(A) に示すように「Ｌ」レベルのときには、トランジ
スタPT1 がオンする。そして第１インバータ出力ライン
９は、図２(B) に示すようにクロックｄが「Ｌ」であっ
てゲートトランジスタGTP がオンしている期間は、第１
電源６と接続された状態になり、CR回路11のコンデンサ
13が充電されるので、第２インバータ３の入力信号bbは
図２(D) に示すように常に「Ｈ」レベルになり、第２イ
ンバータ３の出力信号ｃは図２(E) に示す如く「Ｌ」レ
ベルになる。
【００４７】そして出力信号ｃが「Ｌ」レベルにある期
間中では、トランジスタGTN がオンし、第１インバータ
２を第２電源７と接続する期間Ｔ0 があるが、トランジ
スタNT1 がオフした状態にあるので、入力信号ａが
「Ｌ」レベルのときには、第１インバータ２の出力信号
ｂは「Ｌ」レベルになることがない。
【００４８】また、逆に第１インバータ２の入力信号ａ
が図２(A) に示すように「Ｈ」レベルの場合は、トラン
ジスタNT1 がオンした状態にあるので、第１インバータ
出力ライン９はゲートトランジスタGTN がオンしている
期間中、第２電源７と接続された状態になり、CR回路11
のコンデンサ13が放電するので、第２インバータ３の入
力信号bbは常に「Ｌ」レベルになり、第２インバータ３
の出力信号ｃは「Ｈ」レベルになる。
【００４９】そして入力信号ａが「Ｈ」レベルにある期
間では、ゲートトランジスタGTP がオンし、第１インバ
ータ２を第１電源６と接続する期間があるが、トランジ
スタPT1 がオフした状態にあるので、入力信号ａが
「Ｈ」レベルのときに第１インバータ２の出力信号ｂが
「Ｈ」レベルになることがない。
【００５０】また、図２(A) に示すように第１インバー
タ２の入力信号ａが「Ｌ」レベルから「Ｈ」レベルに反
転する期間では、入力信号ａが反転してから最初にゲー
トトランジスタGTN がオンして第１インバータ出力ライ
ン９が第２電源７と接続状態にある期間では、CR回路11
の時定数により第２インバータ入力ライン9aの電位は閾
値電圧Ｖthより低下することがない。そしてCR回路11は
開放状態になる。
【００５１】そのため、第２インバータ３の出力信号ｃ
は図２(E) に示すように「Ｌ」レベルを保持する。そし
て、次にゲートトランジスタGTN がオンして第１インバ
ータ出力ライン９が第２電源７と接続状態になった時点
で、第２インバータ入力ライン9aの電位が閾値電圧Ｖth
以下に低下して、第２インバータ３の出力信号ｃは図２
(E) に示すように「Ｈ」レベルに反転する。
【００５２】逆に、第１インバータ２の入力信号ａが
「Ｈ」レベルから「Ｌ」レベルに反転するときには、入
力信号ａが反転した後に、ゲートトランジスタGTP が２
回目にオンした時点で第２インバータ３の出力信号ｃが
「Ｌ」レベルになる。このようにして入力信号が反転し
た後、ゲートトランジスタGTP 又はGTN に入力されるク
ロックの２回目の立上り時点まで第２インバータ３の出
力信号ｃは反転しない。
【００５３】次にバッファ入力端子８への入力信号ａに
閾値電圧Ｖth以上及び以下の各ノイズが発生した場合の
動作を、各部信号のタイミングチャートを示す図３とと
もに説明する。
【００５４】先ず、第１インバータ２の入力信号ａが図
３(A) に示すように「Ｌ」レベルの状態で、クロックｅ
が図３(C) に示すように「Ｈ」レベルの期間に、閾値電
圧Ｖth以上のノイズＮH が発生した場合は、ノイズＮH
が閾値電圧Ｖth以上にある期間T1ではトランジスタNT1
がオンして第１インバータ出力ライン９が第２電源７と
接続状態になる。
【００５５】この状態になるとコンデンサ13が放電を始
めるが、CR回路11の時定数によりノイズＮH が閾値電圧
Ｖth以上にある期間T1で第２インバータ入力ライン9aの
電位が閾値電圧Ｖth以下になることがない。
【００５６】そのためこのような状態では第２インバー
タ２の出力信号ｃは図３(E) に示す如く「Ｌ」レベルを
保持する。そしてノイズＮH が閾値電圧Ｖth以下になっ
た後、クロックｄが図３(B) に示すように「Ｌ」レベル
に反転するまでの期間ではCR回路11は解放状態となって
いるので、第２インバータ入力ライン9aの電位はいまま
での状態を保持したままになる。
【００５７】しかし、クロックｄが図３(B) に示すよう
に「Ｌ」レベルに反転してゲートトランジスタGTP がオ
ンした後は、CR回路11は第１電源６と接続状態となるの
で、コンデンサ13が充電されて第２インバータ入力ライ
ン9aの電位は再び上昇し、第１電源６の電圧と同レベ
ル、即ち「Ｈ」レベルになる。
【００５８】続いて、閾値電圧Ｖth以上のノイズＮH が
発生している期間T1が図３(B) に示すようにクロックｄ
が「Ｌ」レベルである場合はゲートトランジスタGTP が
オンし、トランジスタNT1 がオンするが、トランジスタ
PT1 及びゲートトランジスタGTN がオフするので、CR回
路11は解放状態になり、第２インバータ３の入力信号bb
は図３(D) に示すように「Ｈ」レベルのままで変化しな
い。
【００５９】一方、第１インバータ２の入力信号ａが
「Ｈ」レベルの状態でクロックｄが図３(B) に示すよう
に「Ｌ」レベルの期間に図３(A)に示すように閾値電圧
Ｖth以下であるノイズＮL が発生した場合、ゲートトラ
ンジスタGTP 、トランジスタPT1 がオンして、第１イン
バータ出力ライン９は第１電源６と接続状態になる。こ
の状態になるとCR回路11のコンデンサ13が充電され始め
るが、CR回路11の時定数により第２インバータ入力ライ
ン9aの電位が期間T2で閾値電圧Ｖth以上になることがな
い。
【００６０】そのため、このような状態では第２インバ
ータ３の出力信号ｃは「Ｈ」レベルの状態を保持する。
そしてノイズＮL が閾値電圧Ｖth以上になってからクロ
ックｅが図３(C) に示すように「Ｈ」レベルに反転する
までの期間は、CR回路11が解放状態となっているので、
第２インバータ入力ライン9aの電位はいままでの状態を
保持する。
【００６１】そして、クロックｅが反転しゲートトラン
ジスタGTN がオンするとCR回路11は第２電源７と接続状
態になるので、コンデンサ13が放電し、第２インバータ
入力ライン9aの電位は再び低下し、第２電源７の電圧と
同レベルになる。
【００６２】続いて、クロックｅが「Ｈ」レベルの期間
に、閾値電圧Ｖth以下のノイズＮL が再び発生した場合
はゲートトランジスタGTN がオンするとともにトランジ
スタPT1 がオンし、ゲートトランジスタGTP 及びトラン
ジスタNT1 がオフして、CR回路11は解放状態となり、第
２インバータ３の入力信号bbはいままでの「Ｌ」レベル
の状態を保持する。
【００６３】なお、入力信号ａが「Ｌ」レベルから
「Ｈ」レベルに反転する場合は、入力信号ａが反転した
後に、図３(C) に示すようにクロックｅが２回目に立上
った時点、即ちゲートトランジスタGTN が２回目にオン
した時点で図３(D) に示すように第２インバータ３の入
力信号bbが閾値電圧Ｖth以下になって図３(E) に示すよ
うに出力信号ｃが「Ｈ」レベルに反転する。 同様に入
力信号ａが「Ｈ」レベルから「Ｌ」レベルに反転すると
きは、その反転後にクロックｄが２回目に立下った時点
で出力信号ｃが「Ｌ」レベルに反転する。
【００６４】ここで、第１電源６の電圧をＶ0 （Ｖ）、
閾値電圧レベルＶthの電圧をＶt （Ｖ）、ゲートトラン
ジスタGTP 及びGTN がオン状態にある時間をＴ
0 （秒）、ＣＲ回路１１におけるコンデンサ13の容量を
Ｃ0 （μF)、抵抗12の抵抗値をＲ0 （Ω）とすると、ゲ
ートトランジスタGTP 及びGTN に入力するクロックｄ及
びｅが２回目に立上った時点に出力信号ｃを反転させる
ためには、前記(1) 式の関係を満足させるように選定す
ればよい。
【００６５】このように構成したバッファ回路は、バッ
ファ回路の入力信号ａが「Ｌ」レベルのときにそれに閾
値電圧以上のノイズＮH が発生すると、第１インバータ
の出力信号ｂが「Ｌ」レベルになるが、第１電源６と第
１インバータ２の電源側との間に介装させているゲート
トランジスタGTP がオンしてCR回路11のコンデンサ13を
充電し、第２インバータ３の入力信号bbが閾値電圧Ｖth
以下に低下しないようにするから、ノイズＮH に応じて
第２インバータ３の出力信号ｃが反転することがない。
【００６６】また入力信号ａが「Ｈ」レベルのときに、
それに閾値電圧Ｖth以下のノイズＮL が発生すると第１
インバータ２の出力信号ｂが「Ｈ」レベルになるが、第
２電源７と第１インバータ２の接地側との間に介装させ
ているゲートトランジスタGTN がオンしてCR回路11のコ
ンデンサ13を放電させ、第２インバータ３の入力信号bb
が閾値電圧Ｖth以上に上昇しないようにするから、ノイ
ズＮL に応じて第２インバータ３の出力信号ｃが反転す
ることがない。したがって、入力信号ａに発生したノイ
ズが出力信号ｃに伝搬しない。
【００６７】
【発明の効果】以上詳述したように、本発明は第１イン
バータの電源側と第１電源との間、及び第１インバータ
の接地側と、第２電源との間に夫々介装させたゲートト
ランジスタに入力するクロックが停止した場合に、夫々
のゲートトランジスタをともにオンした状態に固定する
ようにしたから、第１インバータが第１電源及び第２電
源と接続された状態に保持されて、第１インバータの機
能を保持することが可能になる。したがって、本発明に
よれば、ノイズを伝搬せず、しかもゲートトランジスタ
へ入力しているクロックが停止してもインバータの機能
が損なわれないバッファ回路を提供できる優れた効果を
奏する。
【図面の簡単な説明】
【図１】ノイズを伝搬させないバッファ回路の回路図で
ある。
【図２】ノイズが発生していない場合におけるバッファ
回路の各部信号のタイミングチャートである。
【図３】ノイズが発生した場合におけるバッファ回路の
各部信号のタイミングチャートである。
【図４】本発明に係るバッファ回路の回路図である。
【図５】クロックレベル固定回路の回路図である。
【符号の説明】
２ 第１インバータ ３ 第２インバータ ６ 第１電源 ７ 第２電源 ８ バッファ入力端子 10 バッファ出力端子 11 CR回路 14,15 クロック入力端子 16 クロック制御信号入力端子 PT1 ，PT2 Ｐチャネルトランジスタ NT1 ，NT2 Ｎチャネルトランジスタ GTP Ｐチャネルのゲートトランジスタ GTN Ｎチャネルのゲートトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/0948 6959−5Ｊ Ｈ０３Ｋ 19/094 Ｂ

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 CMOSトランジスタからなるインバータと
    第１電源との間に第１ゲートトランジスタを、前記イン
    バータと第２電源との間に第２ゲートトランジスタを介
    装しており、両ゲートトランジスタを同一周期で位相が
    異なるクロックによりオンオフ制御してノイズの伝搬を
    防止するようにしているバッファ回路において、前記ク
    ロックが停止した場合に、前記第１ゲートトランジスタ
    及び第２ゲートトランジスタをともにオンさせる所定電
    位を、両ゲートトランジスタに与えるべくなしてあるこ
    とを特徴とするバッファ回路。
JP3193023A 1991-08-01 1991-08-01 バツフア回路 Pending JPH0537337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3193023A JPH0537337A (ja) 1991-08-01 1991-08-01 バツフア回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3193023A JPH0537337A (ja) 1991-08-01 1991-08-01 バツフア回路

Publications (1)

Publication Number Publication Date
JPH0537337A true JPH0537337A (ja) 1993-02-12

Family

ID=16300893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3193023A Pending JPH0537337A (ja) 1991-08-01 1991-08-01 バツフア回路

Country Status (1)

Country Link
JP (1) JPH0537337A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515023B1 (ko) * 1997-11-04 2006-05-12 삼성전자주식회사 다이나믹회로를구비한집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515023B1 (ko) * 1997-11-04 2006-05-12 삼성전자주식회사 다이나믹회로를구비한집적회로

Similar Documents

Publication Publication Date Title
US4874971A (en) Edge-sensitive dynamic switch
US6191630B1 (en) Delay circuit and oscillator circuit using same
EP0150480A2 (en) Power-on reset pulse generator
JPS6363134B2 (ja)
JPH1022796A (ja) タイミング回路
EP0259861A1 (en) Buffer circuit operable with reduced power consumption
JPH021456B2 (ja)
JP3061969B2 (ja) 半導体集積回路
JPH0537337A (ja) バツフア回路
JP3713881B2 (ja) 半導体集積回路
JPH06296130A (ja) データ出力回路
EP0234306A2 (en) Oscillator with feedback loop including delay circuit
JP2543248B2 (ja) ＢｉＣＭＯＳフルスィング駆動回路
EP0101947B1 (en) Driving circuit
JP2551871B2 (ja) 発振制御回路
JP2585147B2 (ja) 発振制御回路
JP3622102B2 (ja) Ｃｒ発振回路
JPH056972A (ja) バツフア回路
JPH03102911A (ja) クロック信号発生回路
JPH09270686A (ja) パワーオン・リセット回路
JP2803448B2 (ja) 出力回路
JP2895662B2 (ja) 差動増幅回路
JPH11145798A (ja) 遅延回路
JPS6111839A (ja) パワ−オン・イニシヤライズ回路
JP2000114946A (ja) オートリセット回路